KR930009075A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR930009075A
KR930009075A KR1019920018903A KR920018903A KR930009075A KR 930009075 A KR930009075 A KR 930009075A KR 1019920018903 A KR1019920018903 A KR 1019920018903A KR 920018903 A KR920018903 A KR 920018903A KR 930009075 A KR930009075 A KR 930009075A
Authority
KR
South Korea
Prior art keywords
memory cell
substrate
display data
transistor
gate electrode
Prior art date
Application number
KR1019920018903A
Other languages
English (en)
Other versions
KR960012057B1 (ko
Inventor
토시유키 마쯔모토
히로후미 이나다
히로시 닛타야
마사히로 가토오
Original Assignee
나카무라 타메이시
수미토모 긴조쿠 코오교오 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나카무라 타메이시, 수미토모 긴조쿠 코오교오 카부시키가이샤 filed Critical 나카무라 타메이시
Publication of KR930009075A publication Critical patent/KR930009075A/ko
Application granted granted Critical
Publication of KR960012057B1 publication Critical patent/KR960012057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

로직부를 구성하는 P채널 MOS 트랜지스터의 게이트 전극, N채널 MOS 트랜지스터의 게이트 전극, 메모리 셀부를 구성하는 N채널 MOS트랜지스터의 게이트전극 및 축전기용 전극을 제1층째의 폴리실리콘층을 패터닝하므로써 형성하고, DRAM으로서의 대용량의 이점을 살리면서 SRAM 수준으로 제조공정의 대폭적인 생략이 가능하고 수율이 향상되는 반도체장치.

Description

반도체 장치 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는, 본 발명 장치의 단면구조도.
제6도는, 본 발명 장치의 주요제조공정을 표시하는 공정설명도.
제7도는, 본 발명 장치의 주요제조공정을 표시하는 공정 설명도.
제8도는, 본 발명 장치의 주요제조공정을 표시하는 공정 설명도.
제9도는, 본 발명 장치의 주요제조공정을 표시하는 플로우챠아트.
제10도는, 본 발명에 관계되는 액정표시 구동용 반도체장치의블록도.
제11도는, 액정표시 구동동작의 타이밍챠아트.

Claims (4)

  1. 기판(1)과 그 기판(1) 상에 형성된 트랜지스터(9) 및 축전기(10)로 이루어지고 그 트랜지스터(9)의 게이트 전극 및 그 축전기의 전극이 동일공정으로 형성되어 있는 메모리셀과, 상기한 기판(1) 상에 메모리셀의 게이트전극 및 축전기의 전극과 동일공정으로 게이트전극이 형성된 트랜지스터로 이루어져서, 상기한 메모리셀에의 액세스 · 비액세스에 대응하여 상기한 메모리셀의 트랜지스터를 온 · 오프하는 로직회로를 구비한 것을 특징으로 하는 반도체장치.
  2. 메모리셀 및 그 메모리셀을 온 · 오프하는 로직회로가 동일기판상에 형성되어 있는 반도체장치의 제조방법에 있어서, 제1도전형의 기판에 제2도전형의 웰영역(3)을 형성하는 공정과, 상기한 기판(1)에 소자분리여역(4a) (4b) (4c) (4d)을 형성하는 공정과, 기판의 메모리셀을 형성하는 영역에 제1도전형의 축전기용 확산영역을 형성하는 공정과, 기판표면에 제1층의 전극재료층을 형성하는 공정과, 그 전극재료층을 패터닝하여 로직회로의 트랜지스터의 게이트전극 및 메모리셀의 트랜지스터의 게이트전극, 축전기용 전극을 형성하는 공정과, 상기한 로직회로 및 메모리셀을 구성하는 각 트래니스터의 소오스, 드레인영역으 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 기판과, 그 기판(1)상에 형성된 트랜지스터(9) 및 축전기(10)로 이루어지고, 그 트랜지스터(9)의 게이트전극 및 그 축전기의 전극이 동일공정으로 형성되어 있는 메모리셀이 어레이 형상으로 배치된 메모리셀 어레이와, 상기한 기판상에 메모리셀의 게이트전극 및 축전기의 전극과 동일공정으로게이트전극이 형성된 트랜지스터로 이루어지고, 상기한 메모리셀의 트랜지스터를 온 · 오프하는 로직회로로 구성되어서, 각 메모리셀에 각 구획소자의 표시데이터를 표시하는 표시데이터 램(RAM)과, 그 표시데이터 램의 전메모리셀에 연속적으로 액세스하여 표시구동회로에 표시데이터를 출력하는 장치와, 그 출력장치가 데이터를 출력한 후에 상기한 표시데이터 RAM(101)의 전메모리셀에 액세스하여 다음 표시데이터를 기록하는 장치를 구비하는 것을 특징으로 하는 액정구동용 반도체장치.
  4. 제3항에 있어서, 표시데이터 RAM(101)의 모든 메모리에 액세스하여 다음 표시데이터를 기록하는 상기한 장치는 표시구동회로에 전체 표시데이터중의 소정량의 표시데이터가 출력될 때마다 표시데이터가 출력된 메모리 셀에 액세스하여 다음 표시데이터를 기록하는 장치를 보유하는 액정구동용 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018903A 1991-10-04 1992-10-14 반도체장치 및 그 제조방법 KR960012057B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP28572991 1991-10-04
JP91-285729 1991-10-14
JP29853491 1991-10-16
JP91-298534 1991-10-16
JP92-254875 1992-09-24
JP4254875A JP2970253B2 (ja) 1991-10-04 1992-09-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR930009075A true KR930009075A (ko) 1993-05-22
KR960012057B1 KR960012057B1 (ko) 1996-09-11

Family

ID=27334364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018903A KR960012057B1 (ko) 1991-10-04 1992-10-14 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5341324A (ko)
EP (1) EP0543489B1 (ko)
JP (1) JP2970253B2 (ko)
KR (1) KR960012057B1 (ko)
DE (1) DE69229386T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098297B2 (en) * 1997-05-08 2015-08-04 Nvidia Corporation Hardware accelerator for an object-oriented programming language
US5903493A (en) * 1997-09-17 1999-05-11 Lucent Technologies Inc. Metal to metal capacitor apparatus and method for making
KR100464955B1 (ko) * 1998-06-29 2005-04-06 매그나칩 반도체 유한회사 메모리소자와 함께 집적화된 씨모스 이미지센서
US6480205B1 (en) 1998-07-22 2002-11-12 Nvidia Corporation Method and apparatus for occlusion culling in graphics systems
JP3621303B2 (ja) 1999-08-30 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7209140B1 (en) 1999-12-06 2007-04-24 Nvidia Corporation System, method and article of manufacture for a programmable vertex processing model with instruction set
US6844880B1 (en) 1999-12-06 2005-01-18 Nvidia Corporation System, method and computer program product for an improved programmable vertex processing model with instruction set
JP3723443B2 (ja) * 2000-11-17 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP3657921B2 (ja) * 2002-04-26 2005-06-08 株式会社東芝 半導体装置とその製造方法
KR100935248B1 (ko) * 2003-02-05 2010-01-06 매그나칩 반도체 유한회사 Ｄｍｏｓ 트랜지스터 및 그 제조 방법
US20070188506A1 (en) * 2005-02-14 2007-08-16 Lieven Hollevoet Methods and systems for power optimized display
US20110173577A1 (en) * 2008-02-01 2011-07-14 International Business Machines Corporation Techniques for Pattern Process Tuning and Design Optimization for Maximizing Process-Sensitive Circuit Yields

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887135A (en) * 1982-02-09 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Dual level polysilicon single transistor-capacitor memory array
US5054000A (en) * 1988-02-19 1991-10-01 Sony Corporation Static random access memory device having a high speed read-out and flash-clear functions
JPH01283863A (ja) * 1988-05-10 1989-11-15 Nec Corp Ｍｏｓ型半導体装置
JPH0834296B2 (ja) * 1988-12-06 1996-03-29 三菱電機株式会社 半導体記憶装置
US5181188A (en) * 1989-07-07 1993-01-19 Sharp Kabushiki Kaisha Semiconductor memory device
DE69126104T2 (de) * 1990-11-30 1997-08-28 Casio Computer Co Ltd Armbanduhr

Also Published As

Publication number Publication date
US5341324A (en) 1994-08-23
KR960012057B1 (ko) 1996-09-11
EP0543489A1 (en) 1993-05-26
JPH05203978A (ja) 1993-08-13
EP0543489B1 (en) 1999-06-09
JP2970253B2 (ja) 1999-11-02
DE69229386T2 (de) 2000-03-02
DE69229386D1 (de) 1999-07-15

Similar Documents

Publication Publication Date Title
US4319342A (en) One device field effect transistor (FET) AC stable random access memory (RAM) array
KR930020698A (ko) 라이트 및 리드용 트랜지스터를 갖는 반도체 메모리 및 그의 제조방법과 그의 사용방법
EP1308959B1 (en) Ferroelectric semiconductor memory
KR950002049A (ko) 반도체 기억장치
KR930009075A (ko) 반도체 장치 및 그 제조방법
JPH05120866A (ja) 半導体記憶素子
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
KR870004450A (ko) 반도체 기억장치
US4151610A (en) High density semiconductor memory device formed in a well and having more than one capacitor
KR870003508A (ko) 프로그래머블 반도체 리드 온리 메모리 장치
KR940005515B1 (ko) 디코더 회로
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR950034795A (ko) 스태틱램 메모리셀
KR950012461A (ko) 정적형 반도체 메모리 디바이스
JP2509764B2 (ja) ダイナミック型メモリセルおよびダイナミック型メモリ
JPH0817035B2 (ja) 半導体メモリ装置
US7733681B2 (en) Ferroelectric memory with amplification between sub bit-line and main bit-line
US6765253B2 (en) Semiconductor memory device
US11948931B2 (en) Apparatuses including semiconductor layout to mitigate local layout effects
JP4024049B2 (ja) 強誘電体メモリ
USRE32236E (en) One device field effect transistor (FET) AC stable random access memory (RAM) array
JP3167036B2 (ja) 半導体記憶装置
KR100327480B1 (ko) 강유전체램
JPH05282862A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 17

EXPY Expiration of term