KR870003508A - 프로그래머블 반도체 리드 온리 메모리 장치 - Google Patents
프로그래머블 반도체 리드 온리 메모리 장치 Download PDFInfo
- Publication number
- KR870003508A KR870003508A KR1019860007336A KR860007336A KR870003508A KR 870003508 A KR870003508 A KR 870003508A KR 1019860007336 A KR1019860007336 A KR 1019860007336A KR 860007336 A KR860007336 A KR 860007336A KR 870003508 A KR870003508 A KR 870003508A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- transistor
- insulating layer
- selected memory
- write
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 12
- 239000003990 capacitor Substances 0.000 claims 8
- 239000012535 impurity Substances 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 3
- 230000005669 field effect Effects 0.000 claims 2
- 239000011159 matrix material Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/04—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using capacitive elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 BIC PROM에 대한 실시예의 메모리 셀을 나타내는 횡단면도.
제6도는 본 발명에 따른 BIC PROM의 메모리 셀동가 회로도.
제9도는 제6도에서 보인 BIC PROM의 비선택 메모리 셀의 절연층과 공핍층의 용량 표시도.
제11도는 본 발명에 따른 BIC PROM의 회로 구성에 대한 실시예를 나타내는 시스템 블록선도.
Claims (9)
- 프로그래머를 반도체 리드 온의 메모리 장치에 있어서, 각 워드선과 각 비트선에 연결되고 행렬 형태로 배열된 다수의 메모리 셀로 구성된 메모리 셀 어레이,게이트가 워드선에 연결된 트랜지스터와, 한 단자가 비트선에 연결되고 다른 단자는 캐패시터가 상기 트랜지스터를 통하여 접지되도록 상기 트랜지스터에 연결되며 절연층을 가진 캐패시터를 각각 포함하는 상기 메모리 셀 어레이 내의 상기 다수의 메모리 셀과,선택된 메모리 셀 어레이에 연결된 특정 워드선과 특정 비트선이 구동될 때, 선택된 메모리 셀의 캐패시터의 절연층만을 파괴시켜 캐패시터를 도전상태로 하게 하는 상기 절연층을 포함하는 것을 특징으로 하는 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제1항에 있어서, 각 메모리 셀의 상기 트랜지스터가 금속 절연 반도체 전계효과 트랜지스터 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제2항에 있어서,각 메모리 셀의 상기 트랜지스터가 N채널 금속 절연 반도체 전개효과 트랜지스터이고, 상기 N채널 금속 절연 반도체 전계효과 트랜지스터가 상기 캐패시터의 상기 다른 단자에 연결된 드레인과 접지된 소오스를 가지는 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제1항에 있어서,각각의 셀의 반도체 기판, 상기 반도체 기판의 표면부에 형성된 첫번째와 두번째 불순물 영역, 상기 반도체 기판상에 형성되고 상기 첫번째와 두번째 불순물영역 위에 각각 형성된 첫번째와 두번째 접촉 홀을 가지는 첫번째 절연층 상기 반도체 기판상에 형성된 게이트층, 상기 첫번째 절연층의 상기 첫번째 접촉홀 위에 형성된 두번째 절연층, 상기 첫번째 절연층의 상기 두번째 접촉홀 위에 형성된 첫번째 배선층과 상기 두번째 절연층, 접지된 상기 첫번째 배선층, 비트선에 연결된 상기 두번째 배선층, 워드선에 연결된 상기 게이트층, 상기 캐패시터의 절연층을 구성하는 상기 두번째 절연층 위에 형성된 두번째 배선층을 포함하는 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제4항에 있어서,상기 반도체 기판이 P형 실리콘으로 만들어지고, 상기 첫번째 불순물 영역이 트랜지스터의 드레인을 구성하는 n+형 불순물 영역이며, 상기 두번째 불순물 영역이 트랜지스터의 소오스를 구성하는 n+형 분순물 영역인 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제4항에 있어서,비선택된 메모리 셀의 트랜지스터에 있는 상기 첫번째 불순물 영역이 공핍층을 형성함으로써 역 바이어스되고, 상기 공핍층은 상기 두번째 절연층의 용량보다 더 적은 용량을 가지는 프로그래머블 반도체 리드온리 메모리장치.
- 청구범위 제1항에 있어서,상기 선택된 메모리 셀의 트랜지스터가 ON되도록 상기 선택된 메모리 셀에 연결된 특정 워드선만이 구동되고, 상기 비선택된 메모리 셀이 OFF되도록 비선택된 메모리 셀에 연결된 워드선이 구동되지 아니하는 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제1항에 있어서,상기 메모리 셀 어레이의 상기 다수 메모리 셀 모두의 캐패시터가 쓰기 주기의 첫번째 반주기 동안에 방전되고, 상기 선택된 메모리 셀의 트랜지스터만이 상기 쓰기 주기의 두번째 반주기 동안에 ON되는 프로그래머블 반도체 리드 온리 메모리장치.
- 청구범위 제8항에 있어서,더우기 어드레스 신호가 공급된 어드레스 레지스터, 상기 선택된 메모리 셀에 연결된 상기 특정 워드선을 구동함으로써 상기 메모리 셀 어레이 내에 상기 선택된 메모리 셀의 로우 어드레스를 표시하기 위하여 상기 어드레스 레지스터의 출력이 공급된 로우디코우더, 상기 선택된 메모리 셀에 연결된 상기 특정 비트선을 구동함으로써 상기 메모리 셀 어레이 내에서 상기 선택된 메모리 셀의 칼럼 어드레스를 표시하기 위하여 상기 어드레스 레지스터의 출력이 공급된 칼럼 디코우더와, 상기 메모리 셀 어레이로부터 읽어낸 데이타를 수신하기 위하여 그리고 상기 메모리 셀 어레이에 쓰여질 데이타를 공급하기 위한 읽기/쓰기 회로를 포함하며, 상기 읽기/쓰기 회로는 상기 칼럼 디코우더를 제어하기 위한 쓰기 회로를 포함하고 모든 워드선은 각 쓰기 주기의 처음 반주기 동안에 구동되며, 각 쓰기 주기의 처음 반주기에는 아무런 비트선도 구동되지 않고 각 쓰기 주기의 두번째 반주기에는 상기 선택된 메모리 셀에 연결된 상기 특정 비트선만이 구동되도록 상기 쓰기 회로가 상기 칼럼 디코우더를 제어하는 프로그래머블 반도체 리드 온리 메모리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP268547 | 1984-12-21 | ||
JP195167 | 1985-09-04 | ||
JP60195167A JPS6254899A (ja) | 1985-09-04 | 1985-09-04 | プログラマブルリ−ドオンリメモリおよびその書込方法 |
JP60268547A JPS62128557A (ja) | 1985-11-29 | 1985-11-29 | 半導体記憶装置とその書込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870003508A true KR870003508A (ko) | 1987-04-17 |
KR900006155B1 KR900006155B1 (ko) | 1990-08-24 |
Family
ID=26508960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860007336A KR900006155B1 (ko) | 1985-09-04 | 1986-09-02 | 프로그래머블 반도체 리드 온리 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4782466A (ko) |
EP (1) | EP0213638B1 (ko) |
KR (1) | KR900006155B1 (ko) |
DE (1) | DE3680050D1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
JPH01204298A (ja) * | 1988-02-08 | 1989-08-16 | Fujitsu Ltd | 半導体記憶回路 |
NL8800846A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Geintegreerde schakeling met een programmeerbare cel. |
US5257222A (en) * | 1992-01-14 | 1993-10-26 | Micron Technology, Inc. | Antifuse programming by transistor snap-back |
US5781756A (en) * | 1994-04-01 | 1998-07-14 | Xilinx, Inc. | Programmable logic device with partially configurable memory cells and a method for configuration |
DE19622275A1 (de) * | 1996-06-03 | 1997-12-04 | Siemens Ag | Redundanzkonzept für integrierte Speicher mit ROM-Speicherzellen |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US5995409A (en) * | 1998-03-20 | 1999-11-30 | Silicon Aquarius, Inc. | Electrically-programmable read-only memory fabricated using a dynamic random access memory fabrication process and methods for programming same |
FR2787922B1 (fr) * | 1998-12-23 | 2002-06-28 | St Microelectronics Sa | Cellule memoire a programmation unique en technologie cmos |
DE10063683A1 (de) * | 2000-12-20 | 2002-03-14 | Infineon Technologies Ag | Schaltungsanordnung mit einer programmierbaren Verbindung |
US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057156B2 (ja) * | 1978-05-24 | 1985-12-13 | 株式会社日立製作所 | 半導体メモリ装置 |
JPS5832789B2 (ja) * | 1980-07-18 | 1983-07-15 | 富士通株式会社 | 半導体メモリ |
JPS57103348A (en) * | 1980-12-18 | 1982-06-26 | Toshiba Corp | Semiconductor memory device |
JPS5862893A (ja) * | 1981-10-09 | 1983-04-14 | Mitsubishi Electric Corp | Mosダイナミツクメモリ |
-
1986
- 1986-09-02 US US06/902,675 patent/US4782466A/en not_active Expired - Lifetime
- 1986-09-02 KR KR1019860007336A patent/KR900006155B1/ko not_active IP Right Cessation
- 1986-09-03 DE DE8686112185T patent/DE3680050D1/de not_active Expired - Fee Related
- 1986-09-03 EP EP86112185A patent/EP0213638B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0213638A3 (en) | 1989-02-15 |
US4782466A (en) | 1988-11-01 |
EP0213638B1 (en) | 1991-07-03 |
EP0213638A2 (en) | 1987-03-11 |
DE3680050D1 (de) | 1991-08-08 |
KR900006155B1 (ko) | 1990-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR880002181A (ko) | 반도체 기억장치 | |
KR950002049A (ko) | 반도체 기억장치 | |
KR910010526A (ko) | 페이지 소거 가능한 플래쉬형 이이피롬 장치 | |
KR890016573A (ko) | 반도체기억장치 | |
KR930020698A (ko) | 라이트 및 리드용 트랜지스터를 갖는 반도체 메모리 및 그의 제조방법과 그의 사용방법 | |
KR910006996A (ko) | 비휘발성 메모리 어레이 | |
KR850006983A (ko) | 반도체 메모리 장치 | |
KR850000798A (ko) | 반도체 집적회로 장치 | |
KR850006982A (ko) | 반도체 메모리 장치 | |
KR960012006A (ko) | 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치 | |
KR870003508A (ko) | 프로그래머블 반도체 리드 온리 메모리 장치 | |
KR870004450A (ko) | 반도체 기억장치 | |
KR930005017A (ko) | 반도체 dram 장치 | |
KR970023454A (ko) | 불 휘발성 반도체 메모리의 데이타 리드 방법 및 그에 따른 회로 | |
US4151610A (en) | High density semiconductor memory device formed in a well and having more than one capacitor | |
KR930022561A (ko) | 반도체 기억장치 | |
KR870010550A (ko) | 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀 | |
KR930009075A (ko) | 반도체 장치 및 그 제조방법 | |
KR0142037B1 (ko) | 반도체 디바이스 | |
KR100258345B1 (ko) | 파워라인의 배치구조를 개선한 반도체 메모리 장치 | |
KR940005515B1 (ko) | 디코더 회로 | |
KR860004410A (ko) | 반도체 메모리 | |
KR870000762A (ko) | 반도체 집적회로장치 | |
KR860004408A (ko) | 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |