DE10234945B3 - Halbleiterspeicher mit einer Anordnung von Speicherzellen - Google Patents

Halbleiterspeicher mit einer Anordnung von Speicherzellen Download PDF

Info

Publication number
DE10234945B3
DE10234945B3 DE10234945A DE10234945A DE10234945B3 DE 10234945 B3 DE10234945 B3 DE 10234945B3 DE 10234945 A DE10234945 A DE 10234945A DE 10234945 A DE10234945 A DE 10234945A DE 10234945 B3 DE10234945 B3 DE 10234945B3
Authority
DE
Germany
Prior art keywords
lines
semiconductor memory
line
memory cells
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10234945A
Other languages
English (en)
Inventor
Reidar Dr. Stief
Dirk Dr. Fuhrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10234945A priority Critical patent/DE10234945B3/de
Priority to TW092118252A priority patent/TWI245414B/zh
Priority to SG200303831A priority patent/SG102717A1/en
Priority to KR1020030052671A priority patent/KR100659260B1/ko
Priority to CNB031522610A priority patent/CN1263138C/zh
Priority to JP2003204193A priority patent/JP2004096095A/ja
Priority to US10/631,355 priority patent/US6882556B2/en
Application granted granted Critical
Publication of DE10234945B3 publication Critical patent/DE10234945B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

Es wird ein Halbleiterspeicher mit einer neuartigen Geometrie des Speicherzellenfeldes vorgeschlagen. Ohne den Abstand zwischen einander nächstbenachbarten Speicherkondensatoren (3) zu verringern, können zwischen benachbarten Leitungen (2), insbesondere Wortleitungen (2), zusätzliche Leitungen strukturiert werden. Bei einer bevorzugten Ausführungsform wird die Anzahl der bei gleichbleibender Anzahl von Speicherzellen (5) benötigten Wortleitungen (2) verringert, wodurch Wortleitungstreiber eingespart werden und Substratfläche gewonnen wird.

Description

  • Die Erfindung betrifft einen Halbleiterspeicher mit einer Anordnung von Speicherzellen, die an erste Leitungen, die parallel zueinander verlaufen, und an zweite Leitungen, die parallel zueinander und senkrecht zu den ersten Leitungen verlaufen, angeschlossen sind und jeweils einen Speicherkondensator und einen vertikalen Auswahltransistor aufweisen, wobei innerhalb der Anordnung von Speicherzellen an jedem Kreuzungspunkt zwischen einer ersten Leitung und einer zweiten Leitung eine Speicherzelle angeschlossen ist. Insbesondere DRAMs (dynamical random access memory) oder andere flüchtige Halbleiterspeicher sind in dieser Weise aufgebaut. Sie besitzen ein Speicherzellenfeld, deren Speicherzellen jeweils einen Speicherkondensator zum Speichern von Ladungen und einen Auswahltransistor aufweisen. Jede Speicherzelle wird von einer ersten Leitung (beispielsweise einer Bitleitung) und einer zweiten Leitung (z. B. einer Wortleitung), die senkrecht zur ersten Leitung über das Halbleitersubstrat verläuft, angesteuert. Durch eine Veränderung der elektrischen Potentiale an der ersten und/oder der zweiten Leitung kann der Auswahltransistor geschaltet werden, so dass eine gewisse Ladungsmenge in den Speicherkondensator oder aus diesem heraus fließen kann.
  • Auswahltransistoren werden meist als MOSFETs (metall oxide semiconductor field effect transistor) ausgebildet, deren eine Source/Drain-Elektrode an eine Bitleitung und deren Gateelektrode an eine Wortleitung angeschlossen ist. Die zweite Source/Drain-Elektrode führt zum Speicherkondensator. Angesichts zunehmender Integrationsdichte zukünftiger Halbleiterspeicher werden die Auswahltransistoren vorzugsweise als vertikale Transistoren ausgebildet, deren beide Source/Drain-Elektroden vertikal zur Substratoberfläche übereinander angeordnet sind. Dadurch benötigt der Auswahltransistor nur eine minimale Substratgrundfläche. Bei vertikalen Auswahltransistoren ist die Gateelektrode seitlich nur wenig versetzt und auf mittlerer Höhe zwischen beiden Source/Drain-Elektroden des Transistors angeordnet. Planare Auswahltransistoren hingegen, deren Elektroden lateral nebeneinander auf der Substratoberfläche angeordnet sind, benötigen eine wesentlich größere Substratgrundfläche.
  • Trotz der Verwendung vertikaler Auswahltransistoren läßt sich die Integrationsdichte eines Halbleiterspeichers nicht beliebig erhöhen, da aufgrund von Beugungserscheinungen bei der lithographischen Strukturierung eine Mindestbreite von Bitleitungen und Wortleitungen erforderlich ist und da zudem der Speicherkondensator, beispielsweise ein Grabenkondensator, eine gewisse Substratgrundfläche benötigt, um ausreichend hohe Ladungsmengen speichern zu können. Zwar besitzen die meist in Form eines deep trench ausgebildeten Speicherkondensatoren ein sehr hohes Aspektverhältnis und reichen sehr tief in das Substrat hinein, jedoch führen Leckströme gerade bei flüchtigen Halbleiterspeichern zu einem raschen Entweichen gespeicherter Ladungsmengen, so daß zur Kapazitätserhöhung auch in lateraler Richtung eine möglichst große Grundfläche für einen vergrabenen Speicherkondensator gewählt wird. Die Grundfläche der Grabenkondensatoren bestimmt daher die Integrationsdichte eines Halbleiterspeichers mit.
  • Im Zellenfeld eines Halbleiterspeichers werden Speicherkondensatoren bezüglich der Grundfläche des Halbleitersubstrats in unmittelbarer Nähe zum Kreuzungspunkt der Bitleitung und der Wortleitung angeordnet, die die betreffende Speicherzelle ansteuern. Entsprechend der netzwerkförmigen Anordnung zueinander paralleler Bitleitungen und zueinander paralleler Wortleitungen, die senkrecht zu den Bitleitungen über oder in der Substratgrundfläche verlaufen, sind die Speicherzellen und somit auch die Speicherkondensatoren beispielsweise schachbrettartig auf dem Substrat angeordnet. Bei anderen Halbleiterspeichern sind die Speicherkondensatoren nur an jedem zweiten Kreuzungspunkt zwischen einer Bitleitung und einer Wortleitung angeordnet, wie etwa in DE 199 54 867 . An mindestens einem Rand des Zellenfeldes sind Anschlüsse für die die Bitleitungen kreuzenden Wortleitungen vorgesehen. Bei einer realen Zellenfeldarchitektur kreuzen die Bitleitun gen kreuzenden Wortleitungen vorgesehen. Bei einer realen Zellenfeldarchitektur kreuzen die Bitleitungen hingegen nicht mehr alle Wortleitungen, sondern nur noch einige von ihnen, um die Bitleitungskapazität gering zu halten und ein Auslesen einer Information aus einer Speicherzelle zu erleichtern. Verschiedene Gruppen von Wortleitungen kreuzen daher unterschiedliche Gruppen von Bitleitungen, so daß anstelle eines einzigen Zellenfeldes mehrere Zellenblöcke entstehen. Für Wortleitungen und Bitleitungen sind aufwendige Treiberschaltungen, d.h. Wortleitungstreiber oder Bewertungsschaltungen für Bitleitungen erforderlich. Größe und Anzahl dieser Schaltungen sind herkömmlich nur veränderbar, wenn zugleich die Anzahl der Wort- und Bitleitungen verändert wird.
  • Bei einem herkömmlichen Halbleiterspeicher werden die Breiten der Bit- und Wortleitungen und ihre Abstände voneinander so gering wie möglich entsprechend der für die lithographische Belichtung verwendeten Wellenlänge gewählt. Die Grabenkondensatoren werden so breit wie möglich gestaltet, um große Ladungsmengen speichern zu können. Um die zur Verfügung stehende Substratgrundfläche bestmöglich auszunutzen, ist in der unmittelbaren Nähe an jedem Kreuzungspunkt zwischen einer Bitleitung und einer Wortleitung eine Speicherzelle, das heißt ein Speicherkondensator vorgesehen. Zum Auslesen gespeicherter Informationen sind Bewertungsschaltungen, z.B. mit Dummy-Zellen vorgesehen, um eine ausgelesene Speicherinformation einem digitalen Wert Null oder Eins zuordnen zu können.
  • Bei der Anordnung von Speicherzellen an jedem Kreuzungspunkt zwischen Bit- und Wortleitung bei einem oben beschriebenen herkömmlichen Halbleiterspeicher lassen sich keine weiteren Strukturen mehr im Zellenfeld zwischen den einander benachbarten Bitleitungen oder einander benachbarten Wortleitungen unterbringen, da ihr gegenseitiger Abstand sowie ihre Breite bereits entsprechend der jeweiligen optischen Auflösungsgrenze optimiert sind.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, einen Halbleiterspeicher bereitzustellen, bei dem ohne Veränderung des seitlichen Abstands zwischen benachbarten Speicherkondensatoren zusätzliche Strukturen, etwa Steuerleitungen zwischen benachbarten ersten oder zweiten Leitungen ausgebildet werden können. Es ist ferner die Aufgabe der Erfindung, die Anzahl von Speicherzellen, die pro Wortleitung oder pro Bitleitung angeschlossen angesteuert werden, zu verändern und dadurch Potential für eine Flächeneinsparung auf einem Halbleitersubstrat zu schaffen.
  • Diese Aufgabe wird bei einem Halbleiterspeicher der eingangs genannten Art dadurch gelöst, daß jede der zweiten Leitungen Speicherzellen miteinander verbindet, deren Speicherkondensatoren abwechselnd auf beiden Seiten der jeweiligen zweiten Leitung seitlich versetzt zu dieser jeweiligen zweiten Leitung angeordnet sind.
  • Erfindungsgemäß werden die Speicherkondensatoren in Form eines Rasters angeordnet, bei dem einander nächstbenachbarte Kondensatoren nicht wie herkömmlich in Richtung einer Bitleitung oder einer Wortleitung gegeneinander versetzt sind, sondern schräg, vorzugsweise diagonal zum Verlauf dieser Richtungen. Der Abstand der einander nächstbenachbarten Speicherkondensatoren soll, da er bestimmend für den Zellenabstand ist, unverändert bleiben. Die diagonale Anordnung einander nächstbenachbarter Grabenkondensatoren ermöglicht eine neuartige Geometrie bei der Anordnung der Speicherzellen. Erfindungsgemäß verbindet jede der zweiten Leitungen Speicherzellen miteinander, deren Speicherkondensatoren abwechselnd auf beiden Seiten dieser zweiten Leitung seitlich versetzt zu ihr angeordnet sind. Während herkömmlich eine Reihe von Speicherzellen zentral unterhalb einer zweiten Leitung angeordnet ist, ist erfindungsgemäß jede einzelne der zweiten Leitungen mit Speicherzellen verbunden, deren Speicherkondensatoren abwechselnd links von ihr und rechts von ihr seitlich versetzt angeordnet sind. Auf diese Weise können durch eine einzige zweite Leitung zwei Reihen von Speicherzellen angesteuert werden, deren Speicherkondensatoren denselben Abstand voneinander besitzen wie bei einem herkömmlichen Halbleiterspeicher. Dadurch kann die Anzahl der benötigten zweiten Leitungen verringert werden. Da die Zellendichte infolge des unveränderten Abstandes zwischen einander nächstbenachbarten Speicherkondensatoren unverändert geblieben ist, sind die Abstände zwischen den zweiten Leitungen bei dem erfindungsgemäßen Halbleiterspeicher größer als herkömmlich. Dies hat zum einen den Vorteil, daß weniger Treiber zum Betreiben der zweiten Leitungen erforderlich sind; zum anderen können, soweit es die lithographische Auflösungsgrenze für die ersten und zweiten Leitungen zuläßt, zwischen einander benachbarten zweiten Leitungen zusätzliche Leitungen, etwa Steuerleitungen oder Hilfsleitungen angeordnet werden. Beispielsweise ist denkbar, die Wortleitungen mit jeweils einer zusätzlichen Parallelleitung zur Erhöhung ihrer Leitfähigkeit auszustatten. Die Anzahl der benötigten Treiber für die zweiten Leitungen wird dadurch nicht erhöht.
  • Bei dem erfindungsgemäßen Halbleiterspeicher ist die Anzahl von Speicherzellen, die an eine Wortleitung oder an eine Bitleitung angeschlossen sind, gegenüber einem herkömmlichen Halbleiterspeicher verändert. Das durch die erfindungsgemäße Anordnung erreichte veränderte Längenverhältnis beider Abmessungen der Speicherzellenfeldes schafft zusätzliches Potential für eine Flächeneinsparung auf einem Halbleitersubstrat. Eine erfindungsgemäße Veränderung der Anzahl pro Wort- oder Bitleitung angeschlossenen Speicherzellen bietet außerdem die Möglichkeit, die Länge und die Kapazität von Wortleitungen und Bitleitungen zu optimieren. Beispielsweise können gerade bei abnehmenden Strukturbreiten Schaltungen zum Bewerten äußerst schwacher Signale dimensioniert werden. In Verbindung mit einer Verringerung des Kondensatorabstands selbst bietet die erfindungsgemäße Anordnung komplexere Optimierungsmöglichkeiten.
  • Vorzugsweise ist vorgesehen, daß beliebige zwei Speicherzellen, deren Speicherkondensatoren einander nächstbenachbart sind, stets an zwei einander benachbarte erste Leitungen angeschlossen sind. Die einander nächstbenachbarten Speicherkondensatoren sind zwar an derselben zweiten Leitung angeschlossen, und sind in entgegengesetzte Richtungen senkrecht zum Verlauf dieser zweiten Leitungen gegenüber dieser seitlich versetzt, jedoch sind die Speicherzellen dieser Speicherkondensatoren weiterhin an unterschiedliche erste Leitungen angeschlossen, so daß ein Ansteuern einzelner Speicherzellen möglich ist.
  • Vorzugsweise ist vorgesehen, daß beliebige zwei Speicherzellen, die an dieselbe erste Leitung angeschlossen sind und deren Speicherkondensatoren entlang dieser ersten Leitung zueinander benachbart sind, stets an zwei einander benachbarte, vorzugsweise nächstbenachbarte zweite Leitungen angeschlossen sind. Obwohl jede zweite Leitung zwei Reihen von Speicherzellen ansteuert, von denen eine Reihe beispielsweise links und die andere Reihe rechts von ihr angeordnet ist, ist jede Speicherzelle einer dieser Reihen an eine jeweils andere erste Leitung angeschlossen. Obwohl aufgrund des diagonal angeordneten schachbrettartigen Musters einander nächstbenachbarter Speicherkondensatoren zwischen zwei benachbarten zweiten Leitungen stets zwei Reihen von Speicherzellen liegen, sind diejenigen Speicherzellen, die an dieselbe erste Leitung angeschlossen sind und entlang dieser ersten Leitung benachbart sind, an einander unmittelbar benachbarte zweite Leitungen angeschlossen.
  • Vorzugsweise ist vorgesehen, daß einander benachbarte zweite Leitungen um einen doppelt so großen Abstand gegeneinander versetzt angeordnet sind wie einander nächstbenachbarte erste Leitungen. Bei dieser Ausführungsform wird ausgenutzt, daß die zweiten Leitungen, die erfindungsgemäß zwei Reihen von Speicherzellen miteinander verbinden, in geringerer Anzahl benötigt werden als bei einem herkömmlichen Leiterspeicher. Dadurch können ihre Abstände voneinander vergrößert werden. Vorzugsweise können zwischen den nun in einem größeren Abstand voneinander angeordneten zweiten Leitungen zusätzliche Leitungen, etwa Steuerleitungen oder Hilfsleitungen angeordnet werden. Sofern der Abstand nächstbenachbarter Speicherkondensatoren voneinander unverändert bleibt gegenüber einem herkömmlichen Halbleiterspeicher, verringert sich der Abstand der ersten Leitungen voneinander entsprechend. Für die ersten Leitungen und ihren gegenseitigen Abstand ist eine zusätzliche Verkleinerung der Auflösungsgrenze erforderlich, um zwischen den einander benachbarten zweiten Leitungen die zusätzlichen Leitungen zu strukturieren. Der Abstand der einander nächstbenachbarten Speicherkondensatoren bleibt jedoch unverändert. Im Falle einer schachbrettartigen Anordnung der Speicherzellen mit quadratischer Speicherzellengrundfläche und einem diagonal, d. h. etwa um 45° verdrehten Zellenraster ist der Abstand nächstbenachbarter zweiter Leitungen zueinander genau doppelt so groß wie der Abstand nächstbenachbarter erster Leitungen; zwischen den zweiten Leitungen kann daher je eine zusätzliche Leitung strukturiert werden.
  • Vorzugsweise ist vorgesehen, daß die ersten Leitungen Bitleitungen und die zweiten Leitungen Wortleitungen sind. Eine einzige Wortleitung kann dann doppelt so viele Speicherzellen pro Leitungslänge ansteuern. Dies kommt der Tendenz, die Bitleitungen ohnehin wesentlich kürzer als die Wortleitungen auszubilden, sehr entgegen. Auf diese Weise können Zellenblöcke, die wesentlich mehr Bitleitungen als Wortleitungen besitzen, auf einer rechteckigen Grundfläche angeordnet werden, deren Kantenverhältnis (das Verhältnis der Kantenlängen der längeren zur kürzeren Kante) wesentlich kleiner ist als bei einem herkömmlichen Halbleiterspeicher.
  • Alternativ ist vorgesehen, daß die ersten Leitungen Wortleitungen und die zweiten Leitungen Bitleitungen sind. Bei dieser Ausführungsform können zwischen einander benachbarten Bitleitungen zusätzliche Leitungen, die parallel zu den Bitleitungen verlaufen, strukturiert werden.
  • Vorzugsweise ist vorgesehen, daß einander nächstbenachbarte Speicherkondensatoren ein zum Verlauf der ersten Leitungen und zum Verlauf der zweiten Leitungen diagonales Raster bilden. Die Abstände der Wortleitungen voneinander und der Bitleitungen voneinander werden für Wortleitungen und für Bitleitungen unterschiedlich groß gewählt, wodurch die Speicherkondensatoren so verschoben werden können, daß ihre Positionen ein quadratisches, zum Verlauf der Wortleitungen und der Bitleitungen diagonales Raster bilden.
  • Vorzugsweise sind die Speicherkondensatoren in einem Halbleitersubstrat vergrabene Grabenkondensatoren. Die in einem deep trench angeordneten Kondensatoren werden hergestellt, indem in einen deep trench zunächst das Kondensatordielektrikum an der Grabenwand abgeschieden wird und anschließend eine Füllung als innere Kondensatorelektrode eingebracht wird. Die äußere Elektrode wird durch eine eindiffundierte Schicht in dem dotierten Halbleitersubstrat, das den deep trench umgibt, gebildet.
  • Alternativ dazu können über den Halbleitersubstrat gestapelte Schichtkondensatoren vorgesehen sein.
  • Die Auswahltransistoren sind vorzugsweise MOSFETs; ihre Gateelektroden sind üblicherweise an die Wortleitungen angeschlossen. Die oberen Source/Drain-Elektroden der vertikalen Auswahltransistoren sind an die Bitleitungen angeschlossen; die unteren Source/Drain-Elektroden sind leitfähig mit der inneren Elektrode des Kondensators verbunden.
  • Der Halbleiterspeicher ist vorzugsweise ein flüchtiger Halbleiterspeicher, insbesondere ein DRAM.
    •
  • Die Erfindung wird nachstehend anhand der 1 bis 5 beschrieben. Es zeigen:
  • 1 eine Draufsicht auf einen Halbleiterspeicher in schematischer Darstellung,
  • 2 einen Querschnitt durch eine Speicherzelle eines Halbleiterspeichers,
  • 3 einen herkömmlichen Halbleiterspeicher,
  • 4 eine erste Ausführungsform eines erfindungsgemäßen Halbleiterspeichers und
  • 5 eine zweite Ausführungsform eines erfindungsgemäßen Halbleiterspeichers.
  • 1 zeigt einen Halbleiterspeicher, der eine Vielzahl von Speicherzellen 5 aufweist, die durch erste Leitungen, etwa Bitleitungen 1, und zweite Leitungen, etwa Wortleitungen reihenweise miteinander verbunden sind. Außerhalb des Speicherblocks 15 ist schematisch ein Bewertungsschaltungsbereich 7 dargestellt. Eine Bewertungsschaltung bewertete das aus einer Speicherzelle ausgelesene Signal als digitale Eins oder Null und kann beispielsweise eine Dummy-Bitleitung 9 mit Dummy-Speicherzellen 8 aufweisen. Beim Auslesen einer Speicherzelle 5 kann die Bewertung der ausgelesenen Ladungsmenge mit einem digitalen Bitwert beispielsweise durch den Vergleich mit einem aus einer Dummy-Zelle 8 ausgelesenen Datenwert erfolgen. In diesem Fall steuert eine nicht dargestellte Bewertungseinheit die Dummy-Bitleitung 9 und die jeweils ansteuernde Bitleitung 1 an.
  • 2 zeigt den typischen Aufbau einer Speicherzelle, die einen in einem deep trench angeordneten Speicherkondensator, d. h. einen Grabenkondensator 3 aufweist. In dem Graben ist oberhalb des Speicherkondensators 3 der Auswahltransistor 4 der Speicherzelle 5 angeordnet. Sofern der Auswahltransistor ein MOSFET ist, besitzt er eine obere und eine untere Source/Drain-Elektrode 11, 12, zwischen denen ein Kanalbereich angeordnet ist. Seitlich neben dem Kanalbereich verläuft eine Wortleitung 2, die die Gateelektrode des Auswahltransistors bildet. Zwischen der Gateelektrode und dem Kanalbereich ist eine dünne Isolatorschicht angeordnet, durch elektrische Induktion kann ein Kanal ausgebildet werden, der den Transistor öffnet und den Kondensator 3 lädt oder entlädt.
  • Die obere Elektrode 11 ist mit einer Bitleitung 1 verbunden, die senkrecht zur Wortleitung 2 über die Substratoberfläche verläuft.
  • Die in 2 im Querschnittsansicht dargestellte Speicherzelle ist auf einem Halbleiterspeicher in großer Anzahl vorhanden. 3 zeigt einen schematischen Grundriß eines herkömmlichen Halbleiterspeichers, dessen Bitleitungen 1 und Wortleitungen 2 einander kreuzen. An jedem Schnittpunkt ist eine Speicherzelle 5 gemäß 2 oder in anderer, aus dem Stand der Technik bekannter Ausführung angeordnet. Die Speicherkondensatoren 3 befinden sich im Falle von Grabenkondensatoren üblicherweise zentral unter der jeweiligen Wortleitung oder stets in dieselbe Richtung (in 3 nach oben) versetzt gegenüber der Wortleitung.
  • 4 zeigt einen schematischen Grundriß eines erfindungsgemäßen Halbleiterspeichers in einer ersten Ausführungsform, bei der die ersten Leitungen Bitleitungen und die zweiten Leitungen Wortleitungen sind. Der Halbleiterspeicher besitzt ein Raster von Speicherkondensatoren 3, bei dem die Strecke zwischen einander nächstbenachbarten Grabenkondensatoren 3 um 45° gegenüber dem Verlauf, d. h. der Richtung der Bitleitungen 1 und Wortleitungen 2 verdreht ist, dem Betrag nach jedoch gleich groß ist wie in 3. Daher ist die Speicherzellendichte gleich groß wie in 3. Die Verschaltung der Speicherzellen miteinander ist jedoch in beiden Figuren unterschiedlich. Jede Wortleitung 2 ist in 4 an zwei zur Wortleitung parallele Reihen von Speicherzellen 5 angeschlossen. Die an jeweils eine einzige Wortleitung 2 angeschlossenen Speicherzellen 3 sind in Form einer zickzackförmigen Linie abwechselnd oberhalb und unterhalb der Wortleitung in 3, d. h. in Bezug auf die Substratoberfläche links und rechts von der Wortleitung 2 zu dieser versetzt angeordnet, wodurch eine Wortleitung bei gleichbleibender Wortleitungsmenge mehr Speicherzellen ansteuern kann als bei einem herkömmlichen Halbleiterspeicher. Wie bei einem herkömmlichen Halbleiterspeicher sind auch in 4 zwei dieselbe Bitleitung 1b angeschlossene und entlang dieser Bitleitung 1b einander benachbarte Speicherzellen 5a an verschiedene, einander nächstbenachbarte Wortleitungen 2a angeschlossen, so daß auch mit dem erfindungsgemäßen Halbleiterspeicher ein vorzugsweise einzelnes Ansteuern jeweils nur einer einzigen Speicherzelle möglich ist. Die Speicherkondensatoren 3c, der an eine einzige Bitleitung angeschlossenen Speicherzellen 5a sind entweder alle rechts oder alle links von der Wortleitung versetzt angeordnet. Einander nächstbenachbarte Speicherkondensatoren 3a bzw. 3b sind somit stets an zwei nächstbenachbarte Bitleitungen 1a angeschlossen. Das Rastermaß der Wortleitungen 2 ist doppelt so groß wie das der Bitleitungen 1, so daß zwischen den Wortleitungen jeweils eine zusätzliche Leitung strukturiert werden kann, um beispielsweise bei sehr langen Wortleitungen deren Leitfähigkeit zu erhöhen.
  • 5 zeigt eine weitere Ausführungsform eines erfindungsgemäßen Halbleiterspeichers in schematischer Draufsicht, bei der Wortleitungen und Bitleitungen hinsichtlich der Anordnung der Speicherzellen miteinander vertauscht sind. Zwar sind weiterhin die Bitleitungen mit den oberen Source/Drain-Elektroden der Speicherzellen 5 verbunden und die Wortleitungen bilden auch weiterhin die Gateelektroden der Auswahltransistoren, jedoch sind bei dem in 5 dargestellten Block von Speicherzellen die Bitleitungen an eine größere Anzahl von Speicherzellen 5 pro Bitleitungsmenge angeschlossen als bei einem herkömmlichen Halbleiterspeicher gemäß 3. Die Grabenkondensatoren 3 befinden sich abwechselnd rechts und links, d. h. in 5 nach oben und nach unten gegenüber der Bitleitung 2 versetzt, so daß jede Bitleitung 2 zwei Reihen von Speicherzellen ansteuert. Die Wortleitungen 1 sind mit einer geringeren Anzahl von Speicherzellen verbunden.
  • Gegenüber dem Halbleiterspeicher gemäß 4 hat die Ausführungsform gemäß 5 den Vorteil, daß die Bitleitung bei vorgegebener Anzahl von Speicherzellen, die an eine Bitleitung anzuschließen sind, besonders kurz ausgebildet werden kann. Andererseits hat die Ausführungsform gemäß 4 den Vorteil, daß nur wenige Wortleitungen benötigt werden, so daß auch nur eine geringe Anzahl von Wortleitungstreibern erforderlich ist, wodurch auf dem Halbleitersubstrat 16 Grundfläche eingespart wird.
  • Das Auslesen eines Halbleiterspeichers gemäß 4 oder 5 erfolgt wie bei einem herkömmlichen Halbleiterspeicher mit Hilfe von Bewertungsschaltungen.
  • Insbesondere flüchtige Halbleiterspeicher wie vorzugsweise DRAMs können auf die erfindungsgemäße Weise ausgebildet werden.
    • 1
    erste Leitung
    2
    zweite Leitung
    3
    Speicherkondensator
    4
    Auswahltransistor
    5
    Speicherzelle
    7
    Bewertungsschaltungsbereich
    11
    obere Source/Drain-Elektrode
    12
    untere Source/Drain-Elektrode
    13
    Gateelektrode
    15
    Speicherzellenfeld
    16
    Halbleitersubstrat

Claims (10)

  1. Halbleiterspeicher mit einer Anordnung von Speicherzellen (5), die an erste Leitungen (1), die entlang einer ersten Richtung verlaufen, und an zweite Leitungen (2), die entlang einer zweiten Richtung verlaufen und die die ersten Leitungen (1) kreuzen, angeschlossen sind und jeweils einen Speicherkondensator (3) und einen vertikalen Auswahltransistor (4) aufweisen, wobei innerhalb der Anordnung von Speicherzellen an jedem Kreuzungspunkt zwischen einer ersten Leitung (1) und einer zweiten Leitung (2) eine Speicherzelle (5) angeschlossen ist, dadurch gekennzeichnet, daß jede der zweiten Leitungen (2) Speicherzellen (5) miteinander verbindet, deren Speicherkondensatoren (3b) abwechselnd auf beiden Seiten der jeweiligen zweiten Leitung (2) seitlich versetzt zu dieser jeweiligen zweiten Leitung (2) angeordnet sind.
  2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß beliebige zwei Speicherzellen (5), deren Speicherkondensatoren (3a) einander nächstbenachbart sind, stets an zwei einander benachbarte erste Leitungen (1a) angeschlossen sind.
  3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beliebige zwei Speicherzellen (5a), die an dieselbe erste Leitung (1b) angeschlossen sind und deren Speicherkondensatoren (3c) entlang dieser ersten Leitung (1b) zueinander benachbart sind, stets an zwei einander benachbarte zweite Leitungen (2a) angeschlossen sind.
  4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß einander benachbarte zweite Leitungen (2) um einen doppelt so großen Abstand (d2) gegeneinander versetzt angeordnet sind wie einander nächstbenachbarte erste Leitungen (1).
  5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten Leitungen (1) Bitleitungen und die zweiten Leitungen (2) Wortleitungen sind.
  6. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten Leitungen (1) Wortleitungen und die zweiten Leitungen (2) Bitleitungen sind.
  7. Halbleiterspeicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß daß einander nächstbenachbarte Speicherkondensatoren (3b) ein zum Verlauf der ersten Leitungen (1) und zum Verlauf der zweiten Leitungen (2) diagonales Raster bilden.
  8. Halbleiterspeicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Speicherkondensatoren (3) in einem Halbleitersubstrat (8) vergrabene Grabenkondensatoren sind.
  9. Halbleiterspeicher nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Auswahltransistoren (4) MOSFETs sind, deren Gateelektroden (6) an die Wortleitungen (2) angeschlossen sind.
  10. Halbleiterspeicher nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterspeicher ein dynamischer Schreib-Lese-Speicher ist.
DE10234945A 2002-07-31 2002-07-31 Halbleiterspeicher mit einer Anordnung von Speicherzellen Expired - Fee Related DE10234945B3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10234945A DE10234945B3 (de) 2002-07-31 2002-07-31 Halbleiterspeicher mit einer Anordnung von Speicherzellen
TW092118252A TWI245414B (en) 2002-07-31 2003-07-03 Semiconductor memory having an arrangement of memory cells
SG200303831A SG102717A1 (en) 2002-07-31 2003-07-23 Semiconductor memory having an arrangememt of memory cells
KR1020030052671A KR100659260B1 (ko) 2002-07-31 2003-07-30 메모리 셀 장치를 구비한 반도체 메모리
CNB031522610A CN1263138C (zh) 2002-07-31 2003-07-31 具内存单元配置的半导体内存
JP2003204193A JP2004096095A (ja) 2002-07-31 2003-07-31 メモリーセルの配列を有する半導体メモリー
US10/631,355 US6882556B2 (en) 2002-07-31 2003-07-31 Semiconductor memory having a configuration of memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234945A DE10234945B3 (de) 2002-07-31 2002-07-31 Halbleiterspeicher mit einer Anordnung von Speicherzellen

Publications (1)

Publication Number Publication Date
DE10234945B3 true DE10234945B3 (de) 2004-01-29

Family

ID=29796620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234945A Expired - Fee Related DE10234945B3 (de) 2002-07-31 2002-07-31 Halbleiterspeicher mit einer Anordnung von Speicherzellen

Country Status (7)

Country Link
US (1) US6882556B2 (de)
JP (1) JP2004096095A (de)
KR (1) KR100659260B1 (de)
CN (1) CN1263138C (de)
DE (1) DE10234945B3 (de)
SG (1) SG102717A1 (de)
TW (1) TWI245414B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630683B1 (ko) 2004-06-02 2006-10-02 삼성전자주식회사 6ｆ2 레이아웃을 갖는 디램 소자
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
US7394677B2 (en) * 2005-07-07 2008-07-01 Seiko Epson Corporation Ferroelectric random access memory device, display drive IC and electronic equipment
KR100771871B1 (ko) * 2006-05-24 2007-11-01 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자
JP5497266B2 (ja) * 2008-01-31 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体モジュール、基板および配線方法
JP2010080755A (ja) * 2008-09-26 2010-04-08 Elpida Memory Inc 半導体装置
JP2010129972A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc 半導体装置およびその製造方法
US8355272B2 (en) * 2010-12-22 2013-01-15 Everspin Technologies, Inc. Memory array having local source lines
EP2498291B1 (de) 2011-03-09 2014-12-24 Imec Resistives Speicherelement und zugehöriges Steuerverfahren
US8848428B2 (en) * 2012-07-13 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US9257522B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US20150256385A1 (en) * 2014-03-04 2015-09-10 Qualcomm Connected Experiences, Inc. System and method for providing a human readable representation of an event and a human readable action in response to that event
KR20220050633A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 3차원 구조의 트랜지스터 소자를 구비하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954867C1 (de) * 1999-11-15 2000-12-07 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959698A (en) * 1986-10-08 1990-09-25 Mitsubishi Denki Kabushiki Kaisha Memory cell of a semiconductor memory device
DE19519159C2 (de) * 1995-05-24 1998-07-09 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5691934A (en) * 1995-07-13 1997-11-25 Douglass; Barry G. Memory cell and method of operation thereof
US6118683A (en) * 1999-09-29 2000-09-12 Infineon Technologies North America Corporation Dynamic random access memory cell layout
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
DE10257665B3 (de) * 2002-12-10 2004-07-01 Infineon Technologies Ag Halbleiterspeicher mit einer Anordnung von Speicherzellen
JP2004193483A (ja) * 2002-12-13 2004-07-08 Renesas Technology Corp 半導体記憶装置
JP2004221473A (ja) * 2003-01-17 2004-08-05 Renesas Technology Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954867C1 (de) * 1999-11-15 2000-12-07 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
CN1263138C (zh) 2006-07-05
SG102717A1 (en) 2004-03-26
TW200402145A (en) 2004-02-01
CN1484313A (zh) 2004-03-24
KR20040012545A (ko) 2004-02-11
US20040022100A1 (en) 2004-02-05
US6882556B2 (en) 2005-04-19
TWI245414B (en) 2005-12-11
KR100659260B1 (ko) 2006-12-18
JP2004096095A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE4433695C2 (de) Dynamische Halbleiterspeichervorrichtung
EP0025130B1 (de) Hochintegrierter Festwertspeicher
DE4109774C2 (de)
DE10065703B4 (de) Spaltenauswahltransistoranordnung
DE10234945B3 (de) Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE102005056427A1 (de) Speicherzellenfeld
DE19832795B4 (de) Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst
DE69911102T2 (de) Verbesserte dynamische Direktzugriffspeicherschaltung und Herstellungsverfahren
DE69920121T2 (de) Wortleitungstreiberschaltung mit ringförmiger Vorrichtung
WO2006029594A1 (de) Halbleiterspeicherbauelement
EP1160844A2 (de) Speicherzellenanordnung
DE10257665B3 (de) Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE19724222B4 (de) Dram
DE10009346B4 (de) Integrierte Schreib-/Leseschaltung zur Auswertung von zumindest einer Bitline in einem DRAM Speicher
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE102009035926B4 (de) Kompakte Speicherarrays
DE102004021051B3 (de) DRAM-Speicherzellenanordnung nebst Betriebsverfahren
EP0931339B1 (de) Verfahren zur herstellung eines dram-kondensators mit gestapelten elektroden
DE3933178A1 (de) Halbleiter-speichereinrichtung
DE10244988A1 (de) Mehrebenen-Signalleitungen mit vertikalen Twists
DE10058782B4 (de) Verfahren zum Herstellen einer Kondensatoranordnung
DE3643635A1 (de) Halbleiterspeichereinrichtung
DE102006031097B4 (de) Speicherzellenanordnung und Verfahren zur Herstellung einer Speicherzellenanordnung
DE10134101B4 (de) Integrierter Halbleiterspeicher und Herstellungsverfahren

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee