DE10244988A1 - Mehrebenen-Signalleitungen mit vertikalen Twists - Google Patents

Mehrebenen-Signalleitungen mit vertikalen Twists

Info

Publication number
DE10244988A1
DE10244988A1 DE10244988A DE10244988A DE10244988A1 DE 10244988 A1 DE10244988 A1 DE 10244988A1 DE 10244988 A DE10244988 A DE 10244988A DE 10244988 A DE10244988 A DE 10244988A DE 10244988 A1 DE10244988 A1 DE 10244988A1
Authority
DE
Germany
Prior art keywords
bit line
signal line
twists
level
twist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10244988A
Other languages
English (en)
Inventor
Gerhard Mueller
Armin Reith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10244988A1 publication Critical patent/DE10244988A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird eine Signalleitungsarchitektur in Mehrebenenanordnung mit Signalleitungspaaren offengelegt, die vertikale Twists zum Verringern des Kopplungsrauschens verwenden. Die Signalleitungspaare sind mit offenen Bereichen versehen, um Versatzstücke von Twists benachbarter Signalleitungspaare aufzunehmen, wodurch die Leitungsrasterung der Signalleitungen verringert wird. Der offene Bereich wird gebildet durch Entfernen eines Teils der Signalleitung in der oberen Ebene und Anordnen dieses Teils auf einer anderen Ebene über der oberen Ebene.

Description

    GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Mehrebenen- Signalleitungen mit vertikalen Twists und insbesondere Mehrebenen-Bitleitungsarchitekturen in Speicher-ICs.
    • ALLGEMEINER STAND DER TECHNIK
  • Mit Bezug auf Fig. 1 ist eine herkömmliche dynamische Direktzugriffspeicherzelle 101 gezeigt. Wie gezeigt umfaßt die Speicherzelle einen Zellentransistor 110 und einen Zellenkondensator 150 zum Speichern von Daten. Ein erster Knoten 111 des Transistors ist an eine Bitleitung 125 und ein zweiter Knoten 112 an den Kondensator 150 angekoppelt. Eine Gate- Elektrode 113 des Transistors ist an eine Wortleitung 126 angekoppelt. Eine Bezugs- oder Konstantspannung (Vpl) kann an eine Platte des Kondensators angekoppelt werden. Diejenige Platte, die an die Bezugsspannung angekoppelt wird, kann als eine gemeinsame Platte in dem Speicherarray dienen.
  • Zellen sind in Zeilen und Spalten angeordnet, um ein Array zu bilden, das in der Zeilenrichtung durch Wortleitungen und in der Spaltenrichtung durch Bitleitungen verbunden ist. Die Bitleitungen sind an Leseverstärker angekoppelt, um Speicherzugriffe zu ermöglichen. In der Regel ist ein Bitleitungspaar an einen Leseverstärker angekoppelt. Die Bitleitung, die die gewählte Speicherzelle enthält, wird als die Bitleitung oder die wahre Bitleitung bezeichnet und die andere als die Referenzbitleitung oder das Bitleitungskomplement.
  • Die Bitleitungen können in verschiedenen Arten von Bitleitungsarchitekturen angeordnet werden, wie zum Beispiel offen, gefaltet, offen/gefaltet, diagonal, in mehreren Ebenen angeordnet, in verzweigten Ebenen oder in verzweigten Ebenen diagonal angeordnet. Bitleitungsarchitekturen in Mehrebenen- oder Verzweigungs-Ebenenanordnung werden zum Beispiel in Hamada et al., A Split Level Diagonal Bitline Stack Capacitor Cell for 256 Mb DRAMs, IEDM 92-7990, und Hoenigschmid et al., A 0,21 µm2 7F Trench Cell With a Locally-Open Globally-Folded Dual Bitline For 1 Gb-4 Gb DRAM, VLSI Symp. 1998, beschrieben, die für alle Zwecke durch Bezugnahme hierin aufgenommen sind.
  • Fig. 2 zeigt eine Bitleitungsarchitektur in Mehrebenenanordnung mit vertikalen Twists. Wie gezeigt, umfaßt ein Bitleitungspaar 210 Bitleitungen 211 und 212, die eine obere und eine untere Bitleitungsebene 230 und 220 einnehmen. Die untere Bitleitungsebene wird als M0 und die obere Bitleitungsebene als M1 bezeichnet. Die Bitleitungen sind im wesentlichen in den verschiedenen Bitleitungsebenen vertikal zueinander ausgerichtet. Vertikale Twists 280 sind vorgesehen, um zwischen den Ebenen der Bitleitungen von M0 und M1 zu wechseln. Speicherzellen 250 sind an die Bitleitungssegmente auf M0 angekoppelt.
  • Mit Bezug auf Fig. 3 ist eine herkömmliche Technik zum Realisieren eines vertikalen Twists gezeigt. Wie gezeigt, bildet ein Bitleitungspaar 310 mit einer ersten und einer zweiten Bitleitung 311 und 312 einen Twist 280. Die erste Bitleitung 311 enthält ein erstes Segment 311a auf M0 und ein zweites Segment 311b auf M1. Die zweite Bitleitung 312 enthält ein erstes Segment 312a auf M1 und ein zweites Segment 312b auf M0. Das Twist 280 umfaßt einen ersten und einen zweiten Kontakt 340 und 350. Der erste Kontakt schaltet die erste Bitleitung auf M0 (Segment 311a) zu M1 (Segment 311b); der zweite Kontakt schaltet die zweite Bitleitung auf M1 (Segment 312a) zu M0 (Segment 312b). Ein Teil der Bitleitungssegmente 311b und 312a ist an gegenüber liegenden Seiten der Bitleitung versetzt, um den Kontakt zu umgehen, der die Segmente der anderen Bitleitung koppelt. Solche herkömmlichen Realisierungen des Twists erfordern jedoch einen größeren Rasterabstand oder Distanz zwischen benachbarten Bitleitungspaaren, was zu Flächenaufwand führt. Dies ist unerwünscht, da es zu einem größeren Chip führt.
  • Wie aus der obigen Erläuterung hervorgeht, ist es wünschenswert, eine verbesserte Bitleitungsarchitektur in Mehrebenenanordnung bereitzustellen, die den mit den Twists verbundenen Flächenaufwand reduzieren.
    • KURZE DARSTELLUNG DER ERFINDUNG
  • Die Erfindung betrifft Signalleitungsarchitekturen in Mehrebenenanordnung mit vertikalen Twists. Die vertikalen Twists dienen zum Umwechseln der Signalleitungen eines Signalleitungspaars von einer Ebene zur anderen (z. B. von der ersten Ebene zu der zweiten Ebene). Bei einer Ausführungsform sind die Signalleitungspaare Bitleitungspaare. Die Twists sind so angeordnet, daß das Koppelrauschen zwischen Signalleitungspaaren reduziert wird. Gemäß der Erfindung werden in einem Signalleitungspaar offene Bereiche vorgesehen, um ein Versatzstück von einem Twist eines benachbarten Signalleitungspaars aufzunehmen. Der offene Bereich wird durch Entfernen eines Teils der Signalleitung in der oberen Ebene oder der zweiten Ebene und Anordnen dieses Teils auf einer dritten Ebene gebildet. Die Verwendung eines offenen Bereichs ermöglicht eine kleinere Teilung zwischen Signalleitungspaaren. Bei einer anderen Ausführungsform nimmt der offene Bereich zwei Versetzungen auf, nämlich einen von jedem der benachbarten Signalleitungspaare.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt eine Speicherzelle,
  • Fig. 2-3 zeigt eine Bitleitungsarchitektur in Mehrebenenanordnung mit vertikalen Twists, und
  • Fig. 4-7 zeigt Ausführungsformen der Erfindung zur Verringerung der mit den Twists verbundenen Flächenkosten.
    • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung betrifft allgemein Signalleitungsarchitekturen in Mehrebenenanordnung von integrierten Schaltungen (ICs) mit vertikalen Twists. Solche ICs können zum Beispiel Direktzugriffsspeicher (RAMs), einschließlich dynamische RAMs (DRAMs), Hochgeschwindigkeits-DRAMs, wie zum Beispiel Rambus- DRAMs und SLDRAMs, ferroelektrische RAMs (FRANs), synchrone DRAMs (SDRAMs), gemischte DRAM-Logikchips (eingebettete DRAMs) oder andere Arten von Speicher-ICs oder Logik-ICs sein. Gemäß der Erfindung können Mehrebenen-Signalleitungen mit Twists mit im Vergleich zu herkömmlichen Mehrebenen- Signalleitungen mit Twists zu kleinerem Flächenaufwand realisiert werden. Die Verringerung des Flächenaufwands wird durch Bereitstellen einer zusätzlichen Metallebene für die Signalleitungen erreicht. Durch Verringern des mit den Twists verbundenen Flächenaufwands können kleinere Chips hergestellt werden.
  • Fig. 4 zeigt eine Draufsicht eines Teils 400 einer Signalleitungsarchitektur in Mehrebenenanordnung mit vertikalen Twists gemäß einer Ausführungsform der Erfindung. Der Teil 400 enthält ein erstes, zweites, drittes und viertes Signalleitungspaar 410, 420, 430 und 440. Die Signalleitungspaare umfassen eine erste und eine zweite Differenzsignalleitung (411 und 412; 421 und 422; 431 und 432; 441 und 442), wie zum Beispiel interne differentielle Datenleitungen, differentielle Taktleitungen oder andere Arten von differentiellen Signalleitungen in einem IC. Bei einer Ausführungsform umfassen die Signalleitungspaare Bitleitungspaare mit einer ersten und einer zweiten Bitleitung. In der Regel wird eine der Bitleitungen als die Bitleitung oder wahre Bitleitung und die andere als Bezugs- oder komplementäre Bitleitung bezeichnet.
  • Die Bitleitungspaare umfassen Bitleitungspfade auf einer ersten und einer zweiten Metall- oder Bitleitungsebene M0 und M1. Die Bitleitungen eines Bitleitungspaars nehmen beide Bitleitungspfade ein (d. h. ein oder mehrere Segmente einer Bitleitung befinden sich auf beiden Metallebenen). Speicherzellen werden an die Bitleitungssegmente auf der unteren Bitleitungsebene angekoppelt. Ein Twist 280 dient zum Wechseln der Bitleitungen von einem Pfad zu einem anderen.
  • Wie in Fig. 4 gezeigt, enthält das Bitleitungspaar 410 einen ersten Bitleitungspfad 417 auf M0 und einen zweiten Bitleitungspfad 418 auf M1 für die Bitleitungen 411 und 412. Die erste Bitleitung enthält ein erstes und ein zweites Segment 411a und 411b. Das Segment 411a befindet sich in dem Bitleitungspfad 417 (M0) und das Segment 411b in dem Bitleitungspfad 418 (M1). Die zweite Bitleitung enthält ein erstes Segment 412a (M1) und ein zweites Segment 412b (M0). Die verschiedenen Segmente einer Bitleitung (411a und 411b; 412a und 412b) werden über den Twist 280 gekoppelt.
  • Bei einer Ausführungsform umfaßt der Twist 280 einen ersten und einen zweiten Twistkontakt 440 und 450. Ein Twist-Kontakt dient zum Koppeln von Segmenten einer Bitleitung, die sich auf verschiedenen Bitleitungsebenen befinden. Bei einer Ausführungsform befinden sich die Twist-Kontakte in Ausrichtung mit benachbarten Enden 414 und 415 der Bitleitungssegmente 411a und 412b. Die Bitleitungssegmente 411b und 412a enthalten jeweils einen Versatz 417 und 418 auf gegenüberliegenden Seiten des Bitleitungspfades. Der Versatz wird bei einer Ausführungsform auf M1 vorgesehen. Der Versatz ermöglicht ein Ankoppeln des Bitleitungssegments auf M1 (411b oder 412a) an den entsprechenden Kontakt, der an das andere Segment derselben Bitleitung angekoppelt ist (411a oder 412b). Der erste Kontakt (450) koppelt Segmente der Bitleitung 411 und der zweite Kontakt (440) Segmente der Bitleitung 412.
  • Ein benachbartes Bitleitungspaar 420 oder 430 kann außerdem einen oder mehrere (nicht gezeigte) Twists enthalten, um die Pfade der Bitleitungen in dem Bitleitungspaar von einer Ebene zur anderen umzuwechseln. Bei einer Ausführungsform befinden sich der Twist bzw. die Twists des benachbarten Bitleitungspaars nicht in dem Bereich neben dem Twist oder den Twists des Bitleitungspaars 410.
  • Gemäß der Erfindung wird in dem benachbarten Bitleitungspaar 420 ein offener Bereich 480 vorgesehen. Der offene Bereich wird auf M1 oder der oberen Bitleitungsebene vorgesehen. Der offene Bereich ist dem Twist 280 des Bitleitungspaars 410 benachbart. Der offene Bereich wird gebildet durch Entfernen eines Segments 425 der Bitleitung 422 auf der zweiten Ebene und Verlegen des Segments auf eine dritte Metallebene (M2). Ein erster und ein zweiter Kontakt des offenen Bereichs 460 und 461 sind vorgesehen, um das Bitleitungssegment 425 auf M2 an die Bitleitung 422 auf M1 anzukoppeln. Der offene Bereich nimmt den Versatz des Bitleitungssegments 411b auf. Ähnlich umfaßt das benachbarte Bitleitungspaar 430 einen offenen Bereich 490 zur Aufnahme des Versatzes auf dem Bitleitungssegment 412a. Ein auf der dritten Metallebene angeordnetes Bitleitungssegment 435 wird über die Kontakte des offenen Bereichs 470 und 471 an die Bitleitung 432 angekoppelt. Durch Bereitstellen offener Bereiche in benachbarten Bitleitungspaaren, die dem Twist-Bereich des Bitleitungspaars 410 benachbart sind, kann ein kleineres Abstandsraster zwischen Bitleitungspaaren erzielt werden. Somit werden die mit Twists verbundenen Flächenkosten verringert.
  • Das Bitleitungspaar 440, das sich neben dem Bitleitungspaar 430 befindet, kann Bitleitungs-Twists und Twist-Bereiche (nicht gezeigt) enthalten. Gemäß einer Ausführungsform der Erfindung enthält das Bitleitungspaar keine Twist-Bereiche in demselben Teil des Bitleitungspaars wie das Bitleitungspaar 410 (ein Bitleitungspaar entfernt) oder offene Bereiche in demselben Teil des Bitleitungspaars wie das Bitleitungspaar 430, dem es benachbart ist. Eine solche Anordnung von Bitleitungspaaren kann als wiederholbare Baublöcke zur Bildung eines Arrays dienen.
  • Fig. 5 zeigt eine Draufsicht auf eine Signalleitungsarchitektur in Mehrebenenanordnung gemäß einer weiteren Ausführungsform der Erfindung. Der Teil enthält Signalleitungspaare 510, 520 und 530. Bei einer Ausführungsform umfassen die Signalleitungspaare Bitleitungspaare. Das erste Bitleitungspaar 510 enthält einen offenen Bereich 580, ausgebildet durch Entfernen eines Segments 515 der zweiten Bitleitung 512 auf der zweiten Bitleitungs- oder Metallebene (M1) und Anordnen dieses Segments auf der dritten Metallebene (M2). Das Segment wird über einen ersten und einen zweiten Kontakt 560 und 561 an die zweite Bitleitung angekoppelt. Gemäß einer Ausführungsform der Erfindung nimmt der offene Bereich Versatzstücke 518 von Twists der beiden benachbarten Bitleitungspaare 520 und 530 auf. Durch Bereitstellen eines offenen Bereichs in einer Bitleitung, der Versatzstücke von zwei Twists aufnehmen kann, können benachbarte Bitleitungen mit Twists in im wesentlichen demselben Bereich der Bitleitungspaare angeordnet werden, ohne daß Flächenaufwand entsteht.
  • Fig. 6 zeigt eine Draufsicht auf einen Teil einer Signalleitungsarchitektur in Mehrebenenanordnung gemäß einer weiteren Ausführungsform der Erfindung. Der Teil enthält Signalleitungspaare BLi, BLi-1, BLi-2, BLi + 1. Bei einer Ausführungsform sind die Signalleitungspaare Bitleitungspaare. Twists (angedeutet durch einen Kreis mit einem x darin) sind in den Bitleitungspaaren vorgesehen, um die Bitleitungspaare von einer Ebene zur anderen umzuwechseln. Der fettgedruckte Teil des Bitleitungspaars stellt zum Beispiel dar, daß sich die erste Bitleitung des Paars auf der unteren oder M0-Ebene und eine zweite Bitleitung auf der oberen oder M1-Ebene befindet. Der nicht fettgedruckte Teil stellt dar, daß sich die erste Bitleitung auf M1 und die zweite Bitleitung auf M0 befindet.
  • Bei einer Ausführungsform trennen die Twists Bitleitungen eines Bitleitungspaars in mehrere Segmente auf. Die Gesamtlängen des ersten und des zweiten Bitleitungssegments entlang einem Bitleitungspaar sind etwa gleich. Bei einer Ausführungsform sind die Twists so angeordnet, daß Kopplungsrauschen zwischen den Bitleitungspaaren zu Gleichtaktrauschen transformiert wird. Dies ist vorteilhaft, da Gleichtaktrauschen den Betrag des Differenzsignals nicht verkleinert.
  • Bei einer Ausführungsform wird eines der Bitleitungspaare (BLi) mit m Twists versehen, wobei m eine ganze Zahl ≥ 1 ist. Ein benachbartes Bitleitungspaar (BLi + 1 oder BLi - 1) umfaßt n Twists, wobei n eine ganze Zahl ≥ 1 und ≠ m ist. Die Twists trennen die Bitleitungen zu mehreren Bitleitungssegmenten (m + 1 oder n + 1) auf. Durch Bereitstellen einer verschiedenen Anzahl von Twists für benachbarte Bitleitungspaare werden die Twists von zwei beliebigen benachbarten Bitleitungspaaren in verschiedenen Bereichen des Bitleitungspaars angeordnet, so daß die Implementierung eines offenen Bereichs 680 zur Aufnahme der Twists eines benachbarten Bitleitungspaars möglich wird.
  • Gemäß einer Ausführungsform umfassen die Bitleitungspaare BLi - 1 und BLi + 1 eine verschiedene Anzahl von Twists (ni + 1 ≠ ni - 1). Dadurch wird sichergestellt, daß jedes andere Bitleitungspaar Twists in verschiedenen Bereichen des Bitleitungspaars aufweist. Ein offener Bereich muß also nur einen Twist von einem benachbarten Bitleitungspaar aufnehmen. Die Bereitstellungsregeln für Bitleitungspaare können auf das Bitleitungspaar BLi-2 erweitert werden. Zum Beispiel können benachbarte Bitleitungspaare betreffende Regeln auf BLi - 2 in bezug auf BLi - 1 angewandt werden.
  • Bei einem erläuternden Ausführungsbeispiel umfaßt das Bitleitungspaar BLi einen Twist (m = 1), eines der benachbarten Bitleitungspaare (BLi + 1) vier Twists (ni + 1 = 4) und das andere benachbarte Bitleitungspaar (BLi-1) 2 Twists 538a-b (d. h. ni - 1 = 2). Das Bitleitungspaar BLi - 2 umfaßt 8 Twists. In dem Bitleitungspaar sind offene Bereiche vorgesehen, wobei jeder offene Bereich einen Twist von einem benachbarten Bitleitungspaar aufnimmt. Die Gruppe von Bitleitungspaaren kann zum Beispiel wiederholt werden, um ein Array zu bilden.
  • Bei einer alternativen Ausführungsform der Erfindung, wie in Fig. 7 gezeigt, umfassen Bitleitungspaare BLi + 1 und BLi - 1, die dem Bitleitungspaar BLi benachbart sind, dieselbe Anzahl von Twists (ni + 1 + ni - 1). Folglich nimmt ein offener Bereich 780 in einem Bitleitungspaar BLi zwei Twists auf, nämlich einen von jedem Bitleitungspaar, dem er benachbart ist. Beispielsweise umfaßt das Bitleitungspaar BLi 1 Twist, und die benachbarten Bitleitungspaare BLi + 1 und BLi - 1 umfassen 4 Twists. Die Gruppe von Bitleitungspaaren kann zum Beispiel wiederholt werden, um ein Array zu bilden.
  • Obwohl die Erfindung insbesondere mit Bezug auf verschiedene Ausführungsformen gezeigt und beschrieben wurde, ist für Fachleute erkennbar, daß Modifikationen und Änderungen an der vorliegenden Erfindung vorgenommen werden können, ohne vom Gedanken und Schutzumfang dieser abzuweichen. Beispielsweise könnte die Erfindung nützlich sein, um die nachteilige Auswirkung von Koppelrauschen in einer beliebigen Art von Differentialsignalleitungen zu reduzieren. Der Schutzumfang der Erfindung sollte deshalb nicht mit Bezug auf die obige Beschreibung, sondern mit Bezug auf die angefügten Ansprüche, zusammen mit ihrem vollen Schutzumfang von Äquivalenten, bestimmt werden.

Claims (1)

1. Signalleitungspaar in Mehrebenenanordnung, umfassend:
einen ersten und einen zweiten Signalleitungspfad auf einer ersten und einer zweiten Signalleitungsebene;
eine erste und eine zweite Signalleitung, die einen ersten und einen zweiten Signalleitungspfad einnehmen;
einen vertikalen Twist zum Umwechseln der ersten und der zweiten Signalleitung auf verschiedene Signalleitungspfade, wobei die vertikalen Twists einen ersten und einen zweiten Twist-Kontakt enthalten, wobei der erste Twist-Kontakt die erste Signalleitung auf verschiedene Signalleitungspfade umwechselt und der zweite Twist- Kontakt die zweite Signalleitung auf verschiedene Signalleitungspfade umwechselt, wobei die erste Signalleitung ein erstes Versatzstück enthält, um den zweiten Kontakt zu umgehen, und die zweite Signalleitung ein zweites Versatzstück enthält, um den ersten Kontakt zu umgehen; und
einen offenen Bereich in einer der Signalleitungen auf der zweiten Signalleitungsebene, um ein Versatzstück eines der Twists in einem benachbarten Signalleitungspaar aufzunehmen, wobei der offene Bereich einen ersten und einen zweiten Kontakt des offenen Bereichs umfaßt, wobei die Kontakte ein Segment der einen Signalleitung, das sich auf einer dritten Signalleitungsebene befindet, an die eine Signalleitung ankoppeln.
DE10244988A 2001-09-26 2002-09-26 Mehrebenen-Signalleitungen mit vertikalen Twists Ceased DE10244988A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/964,209 US6430076B1 (en) 2001-09-26 2001-09-26 Multi-level signal lines with vertical twists

Publications (1)

Publication Number Publication Date
DE10244988A1 true DE10244988A1 (de) 2003-05-28

Family

ID=25508260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10244988A Ceased DE10244988A1 (de) 2001-09-26 2002-09-26 Mehrebenen-Signalleitungen mit vertikalen Twists

Country Status (2)

Country Link
US (1) US6430076B1 (de)
DE (1) DE10244988A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270997B2 (en) 2017-11-30 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Memory device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045918A1 (en) * 2003-09-02 2005-03-03 Armin Reith Hybrid vertical twisted bitline architecture
FR2881564B1 (fr) * 2005-02-02 2007-06-01 St Microelectronics Sa Circuit integre de memoire, en particulier de memoire sram et procede de fabrication correspondant
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
US8988917B2 (en) * 2012-11-15 2015-03-24 Sandisk Technologies Inc. Bit line resistance compensation
US10903239B2 (en) * 2017-07-28 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with improved layout

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327170B1 (en) * 1999-09-28 2001-12-04 Infineon Technologies Ag Reducing impact of coupling noise in multi-level bitline architecture
US6188598B1 (en) * 1999-09-28 2001-02-13 Infineon Technologies North America Corp. Reducing impact of coupling noise
US6320780B1 (en) * 1999-09-28 2001-11-20 Infineon Technologies North America Corp. Reduced impact from coupling noise in diagonal bitline architectures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270997B2 (en) 2017-11-30 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Memory device

Also Published As

Publication number Publication date
US6430076B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
DE4433695C2 (de) Dynamische Halbleiterspeichervorrichtung
DE3941926C2 (de) Halbleiterspeichereinrichtung
DE4000429C2 (de) Dram
DE4430804C2 (de) Halbleiterspeichereinrichtung mit Wortleitungen und Bitleitungen
DE602005002546T2 (de) Verbessertes layout einer sram-speicherzelle
DE4122829C2 (de) Halbleiterspeichereinrichtung
DE10066486B3 (de) Halbleitervorrichtung
DE3937068C2 (de) Dynamische Halbleiterspeicheranordnung
DE4109774C2 (de)
DE2760030C2 (de) Speicherschaltung
DE3915438A1 (de) Verdrahtungsaufbau fuer eine halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE4024295A1 (de) Dynamische halbleiterspeichervorrichtung
EP1184871A1 (de) MRAM-Anordnung
DE3923629A1 (de) Halbleiterspeichergeraet
DE69911102T2 (de) Verbesserte dynamische Direktzugriffspeicherschaltung und Herstellungsverfahren
DE60016061T2 (de) Abgeschirmte Bitleitungen für statischen Ramspeicher
DE4135826A1 (de) Halbleitereinrichtung und verfahren zur herstellung derselben
DE4406459C2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Speicherzellenanordnung
DE4312651C2 (de) Dram
DE19652870B4 (de) Halbleiterspeichervorrichtung
DE10234945B3 (de) Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE102004006948A1 (de) Speichervorrichtung und Verfahren zum Lesen von Daten aus einer Speicherzelle
DE69722132T2 (de) Statische Halbleiterspeicheranordnung mit Vorausladungsschaltung mit ähnlicher Konfiguration wie Speicherzelle
DE10244988A1 (de) Mehrebenen-Signalleitungen mit vertikalen Twists
DE19602291A1 (de) Speicherschaltung und Verfahren zum Speichern von Daten

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8110 Request for examination paragraph 44
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final