CN1263138C - 具内存单元配置的半导体内存 - Google Patents

具内存单元配置的半导体内存 Download PDF

Info

Publication number
CN1263138C
CN1263138C CNB031522610A CN03152261A CN1263138C CN 1263138 C CN1263138 C CN 1263138C CN B031522610 A CNB031522610 A CN B031522610A CN 03152261 A CN03152261 A CN 03152261A CN 1263138 C CN1263138 C CN 1263138C
Authority
CN
China
Prior art keywords
circuit
internal storage
storage location
semiconductor memory
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031522610A
Other languages
English (en)
Other versions
CN1484313A (zh
Inventor
D·富赫曼恩
R·林德斯特德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1484313A publication Critical patent/CN1484313A/zh
Application granted granted Critical
Publication of CN1263138C publication Critical patent/CN1263138C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一种具有新颖的几何学的内存单元阵配置的半导体内存被提出。并未缩减储存电容器间的距离，这些电容器彼此最紧密的相邻，在相邻的线路间以特殊的字符线路建构额外的线路是可能的。在一较佳实施例中，具有维持相同的内存单元数目所需要的字符线路的数目是被降低的，导致该字符线路驱动器被节省以及基板面积被获得。

Description

具内存单元配置的半导体内存
技术领域
本发明是关于一具有内存单元配置的半导体内存，该内存单元被连接至第一线路，该第一线路以彼此平行的方向行进，以及连接至第二线路，该第二线路彼此以平行的方向行进并且与第一线路铅直，以及各自具有一储存电容器与一铅直选择晶体管，在内存单元的配置中，一内存单元被连接至各个于第一线路与第二线路之间的交叉点。特别地，DRAMS(动态随机存取内存)或其它易挥发的半导体内存可以此方式构造。他们具有一内存单元配置，他们的内存单元每一个都有一储存电容器用以储存电荷以及一选择晶体管。每一个内存单元被一第一线路(例如一位线路)以及一第二线路(即一字符线路)所满足，该第二线路在基板上与第一线路行进方向互相铅直。而有改变第一线路以及/或第二线路上的电位能，开关选择晶体管是可能的，如此一特定数量的电荷可以流进或流出该储存电容器。
背景技术
选择晶体管经常被设计如MOSFETs(金属氧化物半导体场效晶体管)，其第一源/漏极被连接至一位线路以及其栅极被连接至一字符线路。其第二开关/漏极连至储存电容器。考虑到未来半导体内存的增加的整合密度，选择晶体管将被较佳地设计成铅直晶体管，该晶体管的两个源/漏极被以一个在上一个在下的关于基板表面铅直的方式配置。结果，选择晶体管只需要一最小的基板底面积。至于铅直选择晶体管，该栅极被配置以某种程度上仅只些微的横向偏移并且在该晶体管的两个源/漏极中间的一中心水平面上。相较之下，平面选择晶体管的电极是以一个靠着一个在基板表面上横向配置，需要一明显较大的基板底面积。
尽管铅直选择晶体管的使用，半导体内存的整合密度不能被任意地增加，因为一位线路以及字符线路的最低限度宽度是需要的，导致微影图形期间所产生的绕射现象以及，再者，因为储存电容器，例如一沟槽电容器，需要一特定基板底面积为了可以储存足够地高数量的电荷。虽然储存电容器常被以一具有一非常高的深宽比以及非常深地延伸入基板的深沟形式设计，漏电流仍然导致一快速流出的储存数量电荷，确实地就挥发性半导体内存而言，为了增加电容器量，最大可能的底面积也被选择用来当作一埋藏的储存电容器在横向的方向。因此，沟槽电容器的底面积相伴地决定了一半导体内存的整合密度。
在一半导体内存的单元配置中，储存电容器被安排，关于半导体基板的底面积，在直接邻近一位线路以及字符线路间的交叉点满足相关的内存单元。依据互相平行的位线路与互相平行且铅直于位线路的字符线路在基板底面上或里面的计算机网络型式的配置，内存单元以及储存电容器亦如此被配置，例如像国际象棋棋盘的样式在基板上配置。终端代替字符线路与位线路相交被提供在至少一边缘的单元配置中。相较之下，在实际的单元配置结构中，位线路并不全部，而只有一些与字符线路相交，为了维持位线路容量的减少并且促进一信息对象从内存单元的读出。然后不同团体的字符线路与不同团体的位线路相交，以至于一复数的单元方块被形成而取代单一单元的配置。字符线路与位线路需要复杂的驱动电子回路，即在位线路中的字符线路驱动或值的计算电路。依照惯例，这些电路的大小与数量可以被改变只要字符与位线路的数量同时地被改变。
在传统的半导体内存中，位与字符线路的宽度以及它们彼此之间的距离均被选择为尽可能的缩小依据微影曝光所使用的波长。沟槽电容器为了可以储存大量电荷而被尽可能宽阔的制造。为了以最可能的方式利用有效的基板底面积，一内存单元，可以说是一个储存电容器，被提供在直接邻近每个位线路与字符线路的交叉点上。为了读出储存的信息，供应由计算电路制造，例如用仿制的单元为了可以指定一读出内存信息对象为一数字数值零或一。
随着内存单元的配置在如上所述的传统半导体内存中的每个位线路与字符线路间的交叉点，将不再可能在单元配置的彼此相邻的位线路或彼此相邻的字符线路中间容纳任何更多的结构，因为他们彼此之间的距离以及它们的宽度已经被依据个别的光学分辨率极限而最佳化。
发明内容
本发明的目的在提供一半导体内存，其中，并未改变相邻的储存电容器间横向的距离，而可能形成额外的结构，例如控制线路介于相邻的第一或第二线路之间。再者，本发明的目的系改变内存单元的数量其满足每个字符线路或每个位线路的连接方式，如此以创造半导体基板上面积的节省的潜力。
至于如介绍所述样式的半导体内存其目的达成而有每一个第二线路与内存单元连接在一起，该内存单元的储存电容器被间隔的配置在各个第二线路的两侧，以某种程度上关于该各个第二线路的横向偏移的优点。
根据本发明，储存电容器被以极板网栅的形式配置，其中，不像传统的实施，彼此最紧密相邻的电容器是关于彼此之间在一位线路或一字符线路的方向互相不偏移的，但是有点倾斜地，更好地相关于该方向的方位倾斜。在彼此最紧密的相邻的储存电容器间的距离是维持不变的，因为它对单元间隔具有一决定性的影响。彼此最紧密相邻的沟槽电容器的对角的配置可以使内存单元的配置有一新颖的几何配置。根据本发明，每一个第二线路与内存单元连接在一起，该等储存电容器在各个第二线路的两侧以某种程度上相关于该各个第二线路的横向偏移被间隔配置着。反之，传统上一排的内存单元被中心地配置在一第二线路之下依据该发明，第二线路的每一个个别的线路连接至内存单元，该内存单元的储存电容器以该线路左边以及在线路右边的横向偏移方式被间隔的配置。在此种方式之中，单一的第二线路可被用来满足两排内存单元，该内存单元的储存电容器彼此之间的距离相同，就像是传统的半导体内存。第二线路的需求数量可因此被减少。因为单元密度已经维持不变导致在彼此紧密相邻的储存电容器之间的距离不变，第二线路间的距离较大，就半导体内存而言，根据传统的案例的发明。这具有优点，在第一方面，需要较少的驱动来驱动第二线路；另一方面，在此程度为第一线路与第二线路的微影分辨率极限所允许，安排额外的线路是可能的，例如控制线路或附属线路，在彼此相邻的第二线路之间。除了所举的例子之外，为了增加导电度，在每个框架中装置字符线路与一额外的并行线路是可以想象得到的。驱动第二线路所需要的数量因此而不会增加。
根据本发明的半导体内存，连接至一字符线路或一位线路的内存单元的数量相较于传统的半导体内存是改变的。根据本发明，由此配置的优点达成的内存单元阵列的二维的改变线性比例创造出一额外的潜力在节省一半导体基板面积。此外，根据本发明，连接每个字符或位线路的内存单元的数量的改变提供了字符线路以及位线路最佳化长度以及电容器的可能性。除了所举实例之外，精确地在减少对象的大小的上下文中，电路可能被限制尺寸为了求出其极微弱的讯号。与电容器本身间隔减低相关联，根据本发明的配置带来更复杂的最佳化的可能性。
较佳地是，分别含有最邻近的储存电容器的任何两个内存单元永远连接至两彼此相邻的第一线路。虽然彼此最紧密相邻的储存电容器系连接至相同的第二线路并且横向偏移相关于相反方向铅直于同一层的这些第二线路，这些储存电容器的内存单元仍然连接至不同的第一线路，以便个别的内存单元可以被满足。
较佳地提供连接至相同第一线路以及其储存电容器系彼此相邻沿着该第一线路的任两个内存单元总是连接至两个互相相邻的第二线路，较佳地其中一个系最紧密地与另一个相邻。虽然每个第二线路置放两排的内存单元，其中，除了所举实例之外，一排系安排于该线路的左边而另一排系安排于该线路右边，这些配置中的一个中的每个内存单元连接至一分别不同的第一线路。虽然两排的内存单元总是位于相邻的第二线路之间，因为倾斜地安排于似象棋棋盘的样式的储存电容器彼此系最紧密的相邻，那些连接至相同的第一线路并且沿着该第一线路相邻的内存单元系连接至第二线路，该第二线路系直接地彼此相邻。
较佳地是，彼此相邻的第二线路间的间隔是最邻近的两第一线路间的间隔的两倍，该第一线路系彼此最紧密地相邻。此实施例开启一个事实即根据本发明的第二线路与两排的内存单元连接在一起而需要较传统半导体内存为更小量的内存单元。结果导致，增加他们彼此间的距离是可能的。较佳地，额外的线路例如控制线路或附属线路可以被安排在第二线路之间，该第二线路现在被配置在一个彼此间较大的距离。提供最紧密相邻的储存电容器间的距离相对于传统的半导体内存维持不变，第一线路间的距离亦相符地降低。对第一线路以及它们之间的距离而言，分辨率极限额外的降低是必须的，为了刻划额外的线路在彼此相邻的第二线路之间。然而，在彼此最紧密相邻的储存电容器之间的距离维持不变。就一具有方形内存单元底面的内存单元的一似象棋棋盘的配置以及倾斜地旋转的单元格子而言，即例如旋转45°，在最近密相邻的第二线路之间的距离系恰好为最紧密相邻的第一线路之间的距离；因此，在每一个框架中额外的线路可被放置于第二线路之间。
较佳地提供该第一线路系为位线路以及该第二线路系为字符线路。单一的字符线路可以在每条线路上放置两倍的内存单元。无论如何，这与制造明显地较短于字符线路的位线路的沟槽十分符合。在此方式中，具有明显较字符线路多的位线路的单元方块可被安排在一方形的底面积，该底面边缘比例(边缘的较长边长度对较短边缘比例)系明显较短于一传统半导体内存中的框架。
较佳地提供连接至一单一字符线路的内存单元的储存电容器被间隔地安排在该字符线路的一侧边与在该字符线路的另一侧边。相应于此，连接至一单一字符线路的内存单元系间隔地有关字符线路的左与右偏移。结果，字符线路在两排的内存单元之间的中心点行进，而该内存单元均系以此单一字符线路定位。
另一种选择，提供第一线路系字符线路而第二线路系位线路。在此实施例朱，额外的线路行进方向与位线路互相平行而可以被置放于彼此相邻的位线路之间。
较佳地提供彼此最紧密相邻的储存电容器相较于第一线路的方向以及相较于第二线路的方向形成一倾斜的网格。在字符线路以及位线路间的距离系被选择如此以至于他们具有不同的数值对于字符线路以及位线路而言，结果储存电容器可以被搬移如此以致他们的位置形成一方形倾斜的网格关于字符线路与位线路的方向。
较佳地储存电容器系为埋藏在一半导体基板中的沟槽电容器。排放在一深沟中的电容器系由一程序所制造，其中首先电容器介电层被沉积入一深沟中，在深沟侧壁上，以及一填充物接着被导入作为内电容器电极。外部电极系由一非扩散层所形成于包围该深沟的参杂的半导体基板。
此外另一种方式，堆栈在半导体基板上的薄膜电容器可被提供。
选择晶体管系较佳地为M0SFETs；它们的栅极通常连接至字符线路。铅直的选择晶体管的较上方的源/漏极系连接至位线路；较下方的源/漏极系传导性地连接至电容器的内电极。
半导体内存系较佳地为一挥发性半导体内存，尤其是一DRAM。
附图说明
本发明以下列图1至图5为参考来描述，其中：
图1：显示一半导体内存的平面视角图标，
图2：显示一半导体内存的内存单元的剖面图，
图3：显示一传统半导体内存，
图4：显示本发明的半导体内存的第一实施例，以及
图5：显示笨发明只半导体内存的第二实施例。
具体实施方式
图1显示一半导体内存具有一多重的内存单元5，其连接至彼此以配置状沿着第一线路，例如位线路1，以及第二线路，例如字符线路。一计算电路区7在图标中内存方块15的外边。一计算电路计算从内存单元读出的讯号，以数字1或0以及可能具有，例如，一假的位线路9具有假的内存单元8。当从一内存单元5读的时候，可能会影响电荷的读出量的计算伴随一数字位值，例如以从一假内存单元8读出的数据值来比较。在此实例中，一计算单元(图中未显示)驱动该假的位线路9以及个别驱动的位线路1。
图2显示出一内存单元的典型结构，其具有一储存电容器排置于一深沟中，即深沟电容器3。在沟槽中，内存单元5的选择晶体管4被安排在储存电容器3之上。如果该选择晶体管是一MOSFET，它具有一较上方以及一较下方的源/漏极11与12，在其之间，一隧道区被安排。一字符线路2，形成选择晶体管的栅极，在该隧道区旁边以横向进行。一薄的绝缘层被安排在栅极与隧道区之间；经过电磁感应，可能形成一隧道，其打开晶体管以及使电容器3充电或放电。
该较上方的电极11连接至一位线路1，该位线路以铅直于字符线路2在基板表面上行进。
一半导体内存具有一大量的内存单元的剖面图以图标于图2中。图3显示一传统半导体内存的图标的平面，该半导体内存的位线路1以及字符线路2彼此相交。一根据图2或在不同实施例中从先前内存中所知的内存单元5被安排在每一个交叉点上。在沟槽式电容器中，储存电容器3经常坐落于个别的字符线路下方中心或者是总是在相同方向相关于字符线路而偏移(在图3上方)。
图4显示根据本发明第一实施例的半导体内存平面图，其中第一线路系位线路而第二线路系字符线路。该半导体内存具有一网格的储存电容器3，其中彼此最紧密相邻的沟槽电容器3之间的路径关于位线路1以及字符线路2的方向被旋转45°，但是就其大小而言系与图3相同的尺寸。因此，内存单元密度与图3的大小相同。然而，在此种方式中的内存单元连接至彼此上方在两图中是不同的。在图4中，每一字符线路2连接至两排的内存单元5并且平行于字符线路。在图3中，该内存单元3在每一框架中连接至一单一字符线路2被安排以Z字形线路的形式间隔地在字符线路上或下方，即，关于基板表面，在字符线路2左边以及右边以某种程度上的偏移，如此结果，字符线路的数量保持相同，一字符线路可比一传统半导体的字符线路放置更多的内存单元。当在一传统半导体内存中，在图4中，两内存单元5连接至相同的位线路1b并且彼此沿着该位线路1b相邻，该等内存单元5连接至不同的字符线路2a，该字符线路彼此最紧密地相邻，以至于在每个框架中只有一单一内存单元的一较佳地各自驱动具有根据本发明的半导体内存是可能的。连接至一单一位线路的内存单元5a的储存电容器3c被安排以一偏移方式在所有字符线路的右边或是左边。结果，彼此最紧密相邻的储存电容器3a以及3b，各自地，总是连接至两最紧密相邻的位线路1a。字符线路2的网格方位是位线路1的两倍大，因此在此实例中一额外线路可被放置于字符线路间，例如非常长的字符线路，以增加其导电度。
图5显示出再一个依据本发明的半导体内存的实施例的平面图，其中字符线路与位线路彼此互相交换关于内存单元的配置方式。虽然位线路仍然连接至内存单元5的较上方的源/漏极而字符线路也仍然形成选择晶体管的栅极，位线路仍然连接至一每条位线路的数量为较大量的内存单元5在框架里如图5所示的内存单元相较于依据图3中的传统半导体内存的框架中的内存单元。沟槽电容器3间隔地坐落于右边与左边，即在图5中，关于位线路2往上与下偏移，如此以至于每条位线路2置放了两排的内存单元。字符线路1则连接至一较小数量的内存单元。
与依照图4所得的半导体内存比较，根据图5的实施例具有给予一预先确定的数量的内存单元连接至一位线路的优势，该位线路可被制成特别短。另一方面，根据图4的实施例具有仅需少字符线路的优势，如此以至于仅需要一小量的字符线路驱动，结果半导体基板16的底面积则可节省。
从根据图4或图5的半导体内存读出被计算电路的援助所影响如同在一传统的半导体内存。
特别地，就如较佳地DRAMs这些挥发性的半导体内存可以根据本发明以此方式来设计。
参考符号列表
1第一线路
2第二线路
3储存电容器
4选择晶体管
5内存单元
7计算电路区
11较上方的源/漏极
12较下方的源/漏极
13栅极
15内存单元阵列
16半导体基板

Claims (11)

1.一种具有内存单元(5)配置的半导体内存，所述的内存单元被连接至第一线路(1)与第二线路(2)，其中该第一线路(1)沿着第一方向行进，而该第二线路(2)沿着第二方向行进并且与所述第一线路(1)相交，并且每个内存单元(5)具有一储存电容器(3)以及一铅直选择晶体管(4)，在所述内存单元(5)配置中，一内存单元(5)被连接至每一个第一线路以及第二线路的交叉点，其特征在于：
与各第二线路(2)连接在一起的内存单元(5)的储存电容器(3b)是以相对于所述第二线路(2)侧向偏移的方式而被交替地排列在各第二线路(2)的两侧。
2.根据权利要求1所述的半导体内存，其特征在于：
分别含有最邻近的储存电容器(3b)的任何两个内存单元(5)永远连接至两彼此相邻的第一线路(1a)。
3.根据权利要求1或2所述的半导体内存，其特征在于：
连接至相同的第一线路(1b)且在所述第一线路(1b)的方向上分别含有最邻近的储存电容器(3c)的任两个内存单元(5a)永远连接至两彼此相邻的第二线路(2a)。
4.根据权利要求1或2所述的半导体内存，其特征在于：
彼此相邻的第二线路(2)间的间隔是最邻近的两第一线路(1)间的间隔的两倍。
5.根据权利要求1或2所述的半导体内存，其特征在于：
第一线路(1)是位线路以及第二线路(2)是字符线路。
6.根据权利要求5所述的半导体内存，其特征在于：
连接至一单一字符线路(2)的内存单元(5)的储存电容器(3)是被交替地排列在该字符线路(2)之一侧边以及在该字符线路之另一侧边。
7.根据权利要求1或2所述的半导体内存，其特征在于：
第一线路(1)为字符线路以及第二线路(2)为位线路。
8.根据权利要求1或2所述的半导体内存，其特征在于：
最相邻的储存电容器(3b)相对于第一线路(1)之方向以及相对于第二线路(2)之方向而形成一对角的网格。
9.根据权利要求1或2所述的半导体内存，其特征在于：
所述的储存电容器(3)是埋藏于一半导体基板(8)中的沟槽电容器。
10.根据权利要求1或2所述的半导体内存，其特征在于：
所述的选择晶体管(4)为金属氧化半导体场效应晶体管，其栅极电极(6)连接至该字符线路(2)。
11.根据权利要求1或2所述的半导体内存，其特征在于：
所述的半导体内存为一动态随机存取内存。
CNB031522610A 2002-07-31 2003-07-31 具内存单元配置的半导体内存 Expired - Fee Related CN1263138C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10234945A DE10234945B3 (de) 2002-07-31 2002-07-31 Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE10234945.2 2002-07-31

Publications (2)

Publication Number Publication Date
CN1484313A CN1484313A (zh) 2004-03-24
CN1263138C true CN1263138C (zh) 2006-07-05

Family

ID=29796620

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031522610A Expired - Fee Related CN1263138C (zh) 2002-07-31 2003-07-31 具内存单元配置的半导体内存

Country Status (7)

Country Link
US (1) US6882556B2 (zh)
JP (1) JP2004096095A (zh)
KR (1) KR100659260B1 (zh)
CN (1) CN1263138C (zh)
DE (1) DE10234945B3 (zh)
SG (1) SG102717A1 (zh)
TW (1) TWI245414B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630683B1 (ko) 2004-06-02 2006-10-02 삼성전자주식회사 6ｆ2 레이아웃을 갖는 디램 소자
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
US7394677B2 (en) 2005-07-07 2008-07-01 Seiko Epson Corporation Ferroelectric random access memory device, display drive IC and electronic equipment
KR100771871B1 (ko) * 2006-05-24 2007-11-01 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자
JP5497266B2 (ja) * 2008-01-31 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 半導体モジュール、基板および配線方法
JP2010080755A (ja) * 2008-09-26 2010-04-08 Elpida Memory Inc 半導体装置
JP2010129972A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc 半導体装置およびその製造方法
US8355272B2 (en) * 2010-12-22 2013-01-15 Everspin Technologies, Inc. Memory array having local source lines
EP2498291B1 (en) 2011-03-09 2014-12-24 Imec Resistive memory element and related control method
US8848428B2 (en) * 2012-07-13 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US9257522B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory architectures having dense layouts
US20150256385A1 (en) * 2014-03-04 2015-09-10 Qualcomm Connected Experiences, Inc. System and method for providing a human readable representation of an event and a human readable action in response to that event
KR20220050633A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 3차원 구조의 트랜지스터 소자를 구비하는 반도체 장치
WO2023070640A1 (en) * 2021-10-31 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors in staggered layouts

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959698A (en) * 1986-10-08 1990-09-25 Mitsubishi Denki Kabushiki Kaisha Memory cell of a semiconductor memory device
DE19519159C2 (de) * 1995-05-24 1998-07-09 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5691934A (en) * 1995-07-13 1997-11-25 Douglass; Barry G. Memory cell and method of operation thereof
US6118683A (en) * 1999-09-29 2000-09-12 Infineon Technologies North America Corporation Dynamic random access memory cell layout
DE19954867C1 (de) 1999-11-15 2000-12-07 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
DE10257665B3 (de) * 2002-12-10 2004-07-01 Infineon Technologies Ag Halbleiterspeicher mit einer Anordnung von Speicherzellen
JP2004193483A (ja) * 2002-12-13 2004-07-08 Renesas Technology Corp 半導体記憶装置
JP2004221473A (ja) * 2003-01-17 2004-08-05 Renesas Technology Corp 半導体記憶装置

Also Published As

Publication number Publication date
US20040022100A1 (en) 2004-02-05
JP2004096095A (ja) 2004-03-25
SG102717A1 (en) 2004-03-26
US6882556B2 (en) 2005-04-19
TW200402145A (en) 2004-02-01
CN1484313A (zh) 2004-03-24
KR20040012545A (ko) 2004-02-11
DE10234945B3 (de) 2004-01-29
TWI245414B (en) 2005-12-11
KR100659260B1 (ko) 2006-12-18

Similar Documents

Publication Publication Date Title
CN1263138C (zh) 具内存单元配置的半导体内存
US20220130845A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
CN110520990B (zh) 具有增大的存储密度的三维闪存器件
US7411822B2 (en) Nonvolatile memory cell arrangement
CN1262525A (zh) 具有公共位接触区的半导体器件
US11444093B2 (en) Memory arrays and methods of forming memory arrays
US20220037342A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
KR20050084343A (ko) 측면 부동 스페이서를 가진 다중레벨 메모리 셀
CN1310844A (zh) 铁电存储器装置
KR20090035414A (ko) 자기 커패시터를 구비한 디램 셀
CN100411179C (zh) 电荷捕捉半导体存储装置
CN1079994C (zh) 固定值存储单元装置及其制作方法
CN113451270B (zh) 位线结构和半导体存储器
US7053447B2 (en) Charge-trapping semiconductor memory device
CN1210339A (zh) 动态随机存取存储器单元装置及其制造方法
US7057224B2 (en) Semiconductor memory having an arrangement of memory cells
CN1165083C (zh) 用于dram存储器的带有垂直晶体管的写入放大器/读出放大器
CN1248316C (zh) 非易失性半导体存储单元及其半导体电路配置的制造方法
US7274592B2 (en) Non-volatile memory and method of controlling the same
CN1288758C (zh) 具有形成于脊上的选择性晶体管的集成半导体存储器
US20230012587A1 (en) Semiconductor structure
US20240206190A1 (en) An Array Of Capacitors, An Array Of Memory Cells, Method Used In Forming An Array Of Memory Cells, And Method Used In Forming An Array Of Capacitors
CN1174412A (zh) 高电阻负载型静态随机存储器单元及其制造方法
CN116997179A (zh) 半导体结构及其形成方法
CN1267987C (zh) 隔离具有部分垂直沟道存储单元的有源区的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705