CN116997179A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN116997179A CN116997179A CN202210434127.9A CN202210434127A CN116997179A CN 116997179 A CN116997179 A CN 116997179A CN 202210434127 A CN202210434127 A CN 202210434127A CN 116997179 A CN116997179 A CN 116997179A
- Authority
- CN
- China
- Prior art keywords
- word lines
- substrate
- top surface
- semiconductor structure
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 230000001808 coupling effect Effects 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底；多条字线，位于所述衬底的顶面上，每条所述字线沿平行于所述衬底的顶面的方向延伸，多条所述字线沿垂直于所述衬底的顶面的方向间隔排布，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。本公开降低了相邻两条字线之间的电容耦合效应，且有助于控制所述半导体结构的尺寸。
Description
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
在DRAM等半导体结构中，多条字线是位于同一水平高度，这样导致相邻字线之间的电容耦合效应较强，从而影响半导体结构的电性能。
因此，如何降低相邻字线之间的电容耦合效应，从而改善半导体结构的性能，是当前亟待解决的技术问题。
发明内容
本公开一些实施例提供的半导体结构及其形成方法，用于解决相邻字线之间的电容耦合效应较强的问题，以改善半导体结构的电性能。
根据一些实施例，本公开提供了一种半导体结构，包括：
衬底；
多条字线，位于所述衬底的顶面上，每条所述字线沿平行于所述衬底的顶面的方向延伸，多条所述字线沿垂直于所述衬底的顶面的方向间隔排布，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线完全错开设置。
在一些实施例中，每条所述字线沿第一方向延伸，在所述第一方向和垂直于所述衬底的顶面的方向构成的平面上，任意相邻的两条所述字线的投影部分重叠。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上，多条所述字线依次排序，且任意相邻的两条第奇数位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第偶数位的所述字线在所述衬底的顶面上的投影重叠。
在一些实施例中，每条所述字线沿第一方向延伸，且每条所述字线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线，位于所述衬底的顶面上，每条所述字线引线沿垂直于所述衬底的顶面的方向延伸，多条所述字线引线分别与多条所述字线的所述第一端部电连接。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上任意相邻的两条第奇数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部；
在沿垂直于所述衬底的顶面的方向上任意相邻的两条第偶数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上任意相邻的两条所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部。
在一些实施例中，每条所述字线沿第一方向延伸，且每条所述字线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线，位于所述衬底的顶面上，每条所述字线引线沿垂直于所述衬底的顶面的方向延伸，与第奇数位的所述字线电连接的所述字线引线均位于第奇数位的所述字线的所述第一端部，与第偶数位的所述字线电连接的所述字线引线均位于第偶数位的所述字线的所述第二端部。
在一些实施例中，每条所述字线包括第一端面、以及沿所述第一方向与所述第一端面相对的第二端面；
所有所述第奇数位的所述字线的所述第一端面均平齐，所有所述第奇数位的所述字线的所述第二端面均平齐；
所有所述第偶数位的所述字线的所述第一端面均平齐，所有所述第偶数位的所述字线的所述第二端面均平齐。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上任意相邻的两条第奇数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部；
在沿垂直于所述衬底的顶面的方向上任意相邻的两条第偶数位的所述字线中，较靠近所述衬底的一条所述字线的所述第二端部沿所述第一方向突出于另一条所述字线的所述第二端部。
在一些实施例中，与一条所述字线电连接的所述字线引线的底面完全位于所述字线上。
在一些实施例中，与一条所述字线连接的所述字线引线的底面仅部分位于所述字线上。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上，多条所述字线依次排序，且任意相邻的两条第3n位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+1位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+2位的所述字线在所述衬底的顶面上的投影重叠，其中，n为整数。
在一些实施例中，还包括：
多个半导体层，位于所述衬底的顶面上，每个所述半导体层包括沿第一方向间隔排布的多个有源柱，且多个所述半导体层沿垂直于所述衬底的顶面的方向间隔排布，每个所述有源柱包括沟道区域、以及沿第二方向分布于所述沟道区域的相对两侧的源极区域和漏极区域，每条所述字线连续覆盖一个所述半导体层中沿所述第一方向间隔排布的多个所述沟道区域，所述第一方向和所述第二方向均为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交；
多条位线，位于所述衬底的顶面上，每条所述位线沿垂直于所述衬底的顶面的方向延伸，多条所述位线沿所述第一方向间隔排布，一条所述位线与沿垂直于所述衬底的顶面的方向间隔排布的多个所述源极区域电连接。
根据另一些实施例，本公开还提供了一种如上任一项所述的半导体结构的形成方法，包括如下步骤：
提供衬底；
形成多条字线于所述衬底的顶面上，每条所述字线沿平行于所述衬底的顶面的方向延伸，多条所述字线沿垂直于所述衬底的顶面的方向间隔排布，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。
本公开一些实施例提供的半导体结构及其形成方法，每条字线沿平行于衬底的顶面的方向延伸，且在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置，从而能够减少相邻两条所述字线之间的正对面积，从而降低相邻两条字线之间的电容耦合效应，实现对半导体结构电性能的改善。另外，本公开通过减少相邻两条所述字线之间的正对面积来降低电容耦合效应，相邻两条所述字线沿垂直于所述衬底的顶面的方向上的距离无需增大，从而有助于控制所述半导体结构的尺寸。
附图说明
附图1是本公开具体实施方式中半导体结构的第一种俯视结构示意图；
附图2是本公开具体实施方式中半导体结构的第一种立体结构示意图；
附图3是本公开具体实施方式中半导体结构的第二种俯视结构示意图；
附图4是本公开具体实施方式中半导体结构的第二种立体结构示意图；
附图5是本公开具体实施方式中半导体结构的形成方法流程图。
具体实施方式
下面结合附图对本公开提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构，附图1是本公开具体实施方式中半导体结构的第一种俯视结构示意图，附图2是本公开具体实施方式中半导体结构的第一种立体结构示意图。本具体实施方式中所述的半导体结构可以是但不限于DRAM。如图1和图2所示，所述半导体结构，包括：
衬底；
多条字线15，位于所述衬底的顶面上，每条所述字线15沿平行于所述衬底的顶面的方向延伸，多条所述字线15沿垂直于所述衬底的顶面的方向D3间隔排布，在沿垂直于所述衬底的顶面的方向D3上，任意相邻的两条所述字线15至少部分错开设置。
具体来说，所述衬底可以是但不限于硅衬底，本具体实施方式以所述衬底为硅衬底为例进行说明。在其他实施例中，所述衬底还可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底用于支撑在其上的器件结构。所述字线15可以采用金属钨或者TiN等导电材料制成。
具体来说，如图1和图2所示，每条所述字线15沿与所述衬底的顶面平行的第一方向D1延伸，且多条所述字线15沿垂直于所述衬底的顶面的方向D3间隔排布，从而形成水平字线结构。相较于垂直字线结构，本具体实施方式提供的水平字线结构有助于增大所述半导体结构的存储密度。沿垂直于所述衬底的顶面的方向D3上，任意相邻的两条所述字线至少部分错开设置是指，对于沿垂直于所述衬底的顶面的方向相邻的两条所述字线15，其中一条所述字线15在所述衬底的顶面上的投影与另一条所述字线15在所述衬底的顶面上的投影至少部分错开设置。以沿垂直于所述衬底的顶面的方向D3相邻的第一字线151和第二字线152为例，所述第一字线151在第一方向D1和所述第二方向D2共同构成的平面上的投影与所述第二字线152第一方向D1和所述第二方向D2共同构成的平面上的投影至少部分错开设置，所述第二方向D2为平行于所述衬底的顶面的方向，且所述第一方向D1与所述第二方向D2相交，所述第一方向D1和所述第二方向D2均与垂直于所述衬底的顶面的方向D3垂直。本具体实施方式中的相交可以是垂直相交，也可以是倾斜相交。
本具体实施方式通过在沿垂直于所述衬底的顶面的方向D3上，任意相邻的两条所述字线15至少部分错开设置，从而使得相邻的两条所述字线15之间的正对面积减小，从而降低了相邻的两条所述字线15之间的电容耦合效应。而且，本具体实施方式在降低相邻两条所述字线15之间的电容耦合效应时，无需增大相邻的两条所述字线15在沿垂直于所述衬底的顶面的方向D3上的间距，从而无需增大所述半导体结构的尺寸，有助于使得所述半导体结构进一步提高所述半导体结构的集成度。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线15完全错开设置。
具体来说，多条所述字线15沿垂直于所述衬底的顶面的方向D3间隔排布，任意相邻的两条所述字线15完全错开设置是指，在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条所述字线15(例如相邻的所述第一字线151和所述第二字线152)，在所述衬底的顶面上的投影相互分离(即互不重叠)。通过将两条相邻的所述字线15完全错开设置，可以消除相邻两条所述字线15之间的电容耦合效应，从而更好的改善半导体结构的性能。
在一些实施例中，每条所述字线15沿第一方向D1延伸，在所述第一方向D1和垂直于所述衬底的顶面的方向D3构成的平面上，任意相邻的两条所述字线15的投影部分重叠。
举例来说，对于在垂直于所述衬底的顶面的方向相邻的所述第一字线151和所述第二字线152，所述第一字线151在所述第一方向D1和垂直于所述衬底的顶面的方向D3构成的平面上的投影与所述第二字线152在所述第一方向D1和垂直于所述衬底的顶面的方向D3构成的平面上部分重叠，从而有助于减小所述第一字线151与所述第二字线152在沿垂直于所述衬底的顶面的方向D3上的间距，以进一步提高所述半导体结构的存储密度。
在一些实施例中，在沿垂直于所述衬底的顶面的方向上，多条所述字线15依次排序，且任意相邻的两条第奇数位的所述字线15在所述衬底的顶面上的投影重叠，任意相邻的两条第偶数位的所述字线15在所述衬底的顶面上的投影重叠。
具体来说，如图1和图2所示，在沿垂直于所述衬底的顶面的方向D3上，多条所述字线15依次排序，即在沿垂直于所述衬底的顶面的方向D3上，第奇数位的所述字线15(例如所述第一字线151)与第偶数位的所述字线15(例如所述第二字线152)交替排布，任意相邻的第奇数位的所述字线15与第偶数位的所述字线15在沿垂直于所述衬底的顶面的方向D3上至少部分错开设置。任意相邻的两条第奇数位的所述字线15在所述衬底的顶面上的投影重叠是指，任意相邻的两条第奇数位的所述字线15在垂直于所述衬底的顶面的方向D3上对准。任意相邻的两条第偶数位的所述字线15在所述衬底的顶面上的投影重叠是指，任意相邻的两条第偶数位的所述字线15在沿垂直于所述衬底的顶面的方向D3上对准。通过设置奇偶字线，且任意相邻的两条第奇数位的所述字线15在所述衬底的顶面上的投影重叠，任意相邻的两条第偶数位的所述字线15在所述衬底的顶面上的投影重叠，能够减少掩膜版的数量，从而简化所述半导体结构的制程工艺，降低半导体结构的制造成本。
在一些实施例中，每条所述字线15沿第一方向D1延伸，且每条所述字线15包括第一端部201、以及沿所述第一方向D1与所述第一端部201相对的第二端部202，所述第一方向D1为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线16，位于所述衬底的顶面上，每条所述字线引线16沿垂直于所述衬底的顶面的方向D3延伸，与第奇数位的所述字线15电连接的所述字线引线16均位于第奇数位的所述字线的所述第一端部201，与第偶数位的所述字线15电连接的所述字线引线16均位于第偶数位的所述字线15的所述第二端部202。
具体来说，多条所述字线15沿垂直于所述衬底的顶面的方向D3依次排序，与第奇数位的所述字线15连接的所述字线引线16均位于所述字线15的所述第一端部201，与第偶数位的所述字线15连接所述字线引线16均位于所述字线15的所述第二端部202，即与任意相邻的两条所述字线15连接的两条所述字线引线16分布于所述晶体管区域11的相对两端沿所述第一方向D1相对的两侧，从而增大了相邻的两条所述字线引线16之间的距离，减小了相邻的所述字线引线16之间的电容耦合效应，从而进一步改善了半导体结构的电性能，而且还能够增大形成所述字线引线16时的工艺窗口，降低半导体结构的制造难度。
在一些实施例中，每条所述字线15包括第一端面203、以及沿所述第一方向D1与所述第一端面203相对的第二端面；
所有所述第奇数位的所述字线15的所述第一端面203均平齐，所有所述第奇数位的所述字线15的所述第二端面均平齐；
所有所述第偶数位的所述字线15的所述第一端面均平齐，所有所述第偶数位的所述字线15的所述第二端面均平齐。
具体来说，所有所述第奇数位的所述字线15的所述第一端面203均平齐，所有所述第奇数位的所述字线15的所述第二端面均平齐是指，所有第奇数位的所述字线15在所述衬底的顶面上的投影的边缘均完全重叠。所有所述第偶数位的所述字线15的所述第一端面均平齐，所有所述第偶数位的所述字线15的所述第二端面均平齐是指，所有第偶数位的所述字线15在所述衬底的顶面上的投影均完全重叠。由于所有所述第奇数位的所述字线15的所述第一端面203均平齐，所有所述第奇数位的所述字线15的所述第二端面均平齐，所有所述第偶数位的所述字线15的所述第一端面均平齐，所有所述第偶数位的所述字线15的所述第二端面均平齐，从而无需通过对多条所述字线15进行刻蚀以形成台阶状结构，简化了半导体结构的制造工艺。此时，由于与下层所述字线15电连接的所述字线引线16需要贯穿上层的所述字线15，因此，所述字线引线16的侧壁还需覆盖隔离层，以隔离所述字线引线16的侧壁与上层的所述字线15。其中，所述字线引线16的材料可以是金属钨等导电材料，所述隔离层的材料可以是二氧化硅等绝缘材料。
在另一些实施例中，在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条第奇数位的所述字线15中，较靠近所述衬底的一条所述字线15的所述第一端部201沿所述第一方向D1突出于另一条所述字线15的所述第一端部201；
在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条第偶数位的所述字线15中，较靠近所述衬底的一条所述字线15的所述第二端部202沿所述第一方向D1突出于另一条所述字线15的所述第二端部202。
具体来说，多条第奇数位的所述字线15的所述第一端部201共同形成台阶状结构，且多条第偶数位的所述字线15的所述第二端部202也共同形成台阶状结构，从而使得与下层的所述字线15连接的所述字线引线16无需穿过上层的所述字线15，一方面，可以简化所述字线引线16的形成工艺；另一方面，还能够有效避免相邻字线15之间的信号串扰。
附图3是本公开具体实施方式中半导体结构的第二种俯视结构示意图，附图4是本公开具体实施方式中半导体结构的第二种立体结构示意图。在另一些实施例中，如图3和图4所示，每条所述字线15沿第一方向D1延伸，且每条所述字线15包括第一端部201、以及沿所述第一方向D1与所述第一端部201相对的第二端部202，所述第一方向D1为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线16，位于所述衬底的顶面上，每条所述字线引线16沿垂直于所述衬底的顶面的方向D3延伸，多条所述字线引线16分别与多条所述字线15的所述第一端部201电连接。
具体来说，每条所述字线15包括所述第一端部201和所述第二端部201，多条所述字线引线16分别与多条所述字线15的所述第一端部201电连接，从而能够于同一侧将多条所述字线15的信号引出，从而有助于减少所述字线引线16在所述半导体结构中的占用面积，提高所述半导体结构内部的空间利用率。
在一些实施例中，在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条第奇数位的所述字线15中，较靠近所述衬底的一条所述字线15的所述第一端部201沿所述第一方向D1突出于另一条所述字线15的所述第一端部201；
在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条第偶数位的所述字线15中，较靠近所述衬底的一条所述字线15的所述第一端部201沿所述第一方向D1突出于另一条所述字线15的所述第一端部201。
具体来说，多条第奇数位的所述字线15的所述第一端部201共同形成台阶状结构，且多条第偶数位的所述字线15的所述第一端部201也共同形成台阶状结构，从而使得与下层的第奇数位或者第偶数位的所述字线15连接的所述字线引线16无需穿过上层的第奇数位或者第偶数位的所述字线15，一方面，可以简化所述字线引线16的形成工艺；另一方面，还能够有效避免相邻字线15之间的信号串扰。
在一些实施例中，在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条所述字线15中，较靠近所述衬底的一条所述字线15的所述第一端部201沿水平方向突出于另一条所述字线15的所述第一端部201。
具体来说，在沿垂直于所述衬底的顶面的方向D3上任意相邻的两条所述字线15中，较靠近所述衬底的一条所述字线15的所述第一端部201沿水平方向突出于另一条所述字线15的所述第一端部201，从而能够增大与相邻的两条所述字线15分别连接的两条所述字线引线16之间的距离，降低相邻的所述字线引线16之间的电容耦合效应，从而进一步改善所述半导体结构的性能。
为了增强所述字线23与所述字线引线16之间的连接稳定性，在一些实施例中，与一条所述字线15电连接的所述字线引线16的底面完全位于所述字线15上。
在另一些实施例中，与一条所述字线15连接的所述字线引线16的底面仅部分位于所述字线15上。
具体来说，所述字线引线16的底面仅部分位于所述字线15上，例如在沿垂直于所述衬底的顶面的方向D3上，所述字线引线16底面的投影与所述字线15的投影之间的重叠面积大于或者等于所述字线引线16底面的投影总面积的60％。采用这种结构，在确保所述字线引线16与所述字线15稳定电连接的同时，还能够增大形成所述字线引线16时的工艺窗口，提高所述半导体结构制程工艺的容限度，并有助于改善半导体结构的良率。
本具体实施方式是以所述字线引线16搭接于所述字线15表面(即所述字线引线16与所述字线15背离所述衬底的顶面接触)为例进行说明。在其他具体实施方式中，所述字线引线16还可以可以内嵌到所述字线15内部，从而增大所述字线引线16与所述字线15之间的接触面积，降低所述字线引线16与所述字线15之间的接触电阻。
为了进一步提高所述半导体结构的集成度，在一些实施例中，在沿垂直于所述衬底的顶面的方向D3上，多条所述字线15依次排序，且任意相邻的两条第3n位的所述字线15在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+1位的所述字线15在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+2位的所述字线15在所述衬底的顶面上的投影重叠，其中，n为整数。
在一些实施例中，所述半导体结构还包括：
多个半导体层，位于所述衬底的顶面上，每个所述半导体层包括沿第一方向D1间隔排布的多个有源柱131，且多个所述半导体层沿垂直于所述衬底的顶面的方向D3间隔排布，每个所述有源柱131包括沟道区域、以及沿第二方向D2分布于所述沟道区域的相对两侧的源极区域和漏极区域，每条所述字线15连续覆盖一个所述半导体层中沿所述第一方向D1间隔排布的多个所述沟道区域，所述第一方向D1和所述第二方向D2均为平行于所述衬底的顶面的方向，且所述第一方向D1与所述第二方向D2正交；
多条位线17，位于所述衬底的顶面上，每条所述位线17沿垂直于所述衬底的顶面的方向D3延伸，多条所述位线17沿所述第一方向D1间隔排布，一条所述位线17与沿垂直于所述衬底的顶面的方向D3间隔排布的多个所述源极区域电连接。
具体来说，所述半导体层的材料可以是但不限于硅。如图1和图2所示，所述衬底的顶面上包括晶体管区域11、以及沿所述第二方向D2分布于所述晶体管区域11相对两侧的位线区域10和电容区域12。多个所述半导体层沿垂直于所述衬底的顶面的方向D3间隔排布，且每个所述半导体层中包括沿所述第一方向D1间隔排布的多个半导体柱13，所述半导体柱13包括位于所述晶体管区域11的有源柱131和位于所述电容区域12的导电柱132。所述有源柱131包括沟道区域、以及沿所述第二方向D2位于所述沟道区域相对两侧的源极区域和漏极区域。所述漏极区域与所述导电柱132接触电连接，且所述漏极区域与所述导电柱132具有相同的掺杂离子，以进一步降低所述漏极区域与所述导电柱132之间的接触电阻。所述电容区域12还包括多个围绕所述导电柱132分布的电容器14。所述电容器14包括覆盖于所述导电柱132表面的下电极层、覆盖于所述下电极层表面的电介质层、以及覆盖于所述电介质层表面的上电极层。多条所述位线17均位于所述位线区域，每条所述位线17沿垂直于所述衬底的顶面的方向D3延伸，多条所述位线17沿所述第一方向D1间隔排布，且一条所述位线17与沿垂直于所述衬底的顶面的方向D3间隔排布的多个所述源极区域电连接。多条位线引线18分别与多条所述位线17电连接，用于将所述位线17的信号引出。
本具体实施方式还提供了一种如上任一项所述的半导体结构的形成方法，附图5是本公开具体实施方式中半导体结构的形成方法流程图。本具体实施方式形成的半导体结构的示意图可以参见图1-图4。本具体实施方式所述的半导体结构可以是但不限于DRAM。如图1-图5所示，所述半导体结构的形成方法，包括如下步骤：
步骤S51，提供衬底；
步骤S52，形成多条字线15于所述衬底的顶面上，每条所述字线15沿平行于所述衬底的顶面的方向延伸，多条所述字线15沿垂直于所述衬底的顶面的方向D3间隔排布，在沿垂直于所述衬底的顶面的方向D3上，任意相邻的两条所述字线15至少部分错开设置。
本具体实施方式一些实施例提供的半导体结构及其形成方法，每条字线沿平行于衬底的顶面的方向延伸，且在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置，从而能够减少相邻两条所述字线之间的正对面积，从而降低相邻两条字线之间的电容耦合效应，实现对半导体结构电性能的改善。另外，本公开通过减少相邻两条所述字线之间的正对面积来降低电容耦合效应，相邻两条所述字线沿垂直于所述衬底的顶面的方向上的距离无需增大，从而有助于控制所述半导体结构的尺寸。
以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本公开原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。
Claims (15)
1.一种半导体结构，其特征在于，包括：
衬底；
多条字线，位于所述衬底的顶面上，每条所述字线沿平行于所述衬底的顶面的方向延伸，多条所述字线沿垂直于所述衬底的顶面的方向间隔排布，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。
2.根据权利要求1所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线完全错开设置。
3.根据权利要求2所述的半导体结构，其特征在于，每条所述字线沿第一方向延伸，在所述第一方向和垂直于所述衬底的顶面的方向构成的平面上，任意相邻的两条所述字线的投影部分重叠。
4.根据权利要求1所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上，多条所述字线依次排序，且任意相邻的两条第奇数位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第偶数位的所述字线在所述衬底的顶面上的投影重叠。
5.根据权利要求4所述的半导体结构，其特征在于，每条所述字线沿第一方向延伸，且每条所述字线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线，位于所述衬底的顶面上，每条所述字线引线沿垂直于所述衬底的顶面的方向延伸，多条所述字线引线分别与多条所述字线的所述第一端部电连接。
6.根据权利要求5所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上任意相邻的两条第奇数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部；
在沿垂直于所述衬底的顶面的方向上任意相邻的两条第偶数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部。
7.根据权利要求6所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上任意相邻的两条所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部。
8.根据权利要求4所述的半导体结构，其特征在于，每条所述字线沿第一方向延伸，且每条所述字线包括第一端部、以及沿所述第一方向与所述第一端部相对的第二端部，所述第一方向为平行于所述衬底的顶面的方向；所述半导体结构还包括：
多条字线引线，位于所述衬底的顶面上，每条所述字线引线沿垂直于所述衬底的顶面的方向延伸，与第奇数位的所述字线电连接的所述字线引线均位于第奇数位的所述字线的所述第一端部，与第偶数位的所述字线电连接的所述字线引线均位于第偶数位的所述字线的所述第二端部。
9.根据权利要求8所述的半导体结构，其特征在于，每条所述字线包括第一端面、以及沿所述第一方向与所述第一端面相对的第二端面；
所有所述第奇数位的所述字线的所述第一端面均平齐，所有所述第奇数位的所述字线的所述第二端面均平齐；
所有所述第偶数位的所述字线的所述第一端面均平齐，所有所述第偶数位的所述字线的所述第二端面均平齐。
10.根据权利要求8所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上任意相邻的两条第奇数位的所述字线中，较靠近所述衬底的一条所述字线的所述第一端部沿所述第一方向突出于另一条所述字线的所述第一端部；
在沿垂直于所述衬底的顶面的方向上任意相邻的两条第偶数位的所述字线中，较靠近所述衬底的一条所述字线的所述第二端部沿所述第一方向突出于另一条所述字线的所述第二端部。
11.根据权利要求5或8所述的半导体结构，其特征在于，与一条所述字线电连接的所述字线引线的底面完全位于所述字线上。
12.根据权利要求5或8所述的半导体结构，其特征在于，与一条所述字线连接的所述字线引线的底面仅部分位于所述字线上。
13.根据权利要求1所述的半导体结构，其特征在于，在沿垂直于所述衬底的顶面的方向上，多条所述字线依次排序，且任意相邻的两条第3n位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+1位的所述字线在所述衬底的顶面上的投影重叠，任意相邻的两条第3n+2位的所述字线在所述衬底的顶面上的投影重叠，其中，n为整数。
14.根据权利要求1所述的半导体结构，其特征在于，还包括：
多个半导体层，位于所述衬底的顶面上，每个所述半导体层包括沿第一方向间隔排布的多个有源柱，且多个所述半导体层沿垂直于所述衬底的顶面的方向间隔排布，每个所述有源柱包括沟道区域、以及沿第二方向分布于所述沟道区域的相对两侧的源极区域和漏极区域，每条所述字线连续覆盖一个所述半导体层中沿所述第一方向间隔排布的多个所述沟道区域，所述第一方向和所述第二方向均为平行于所述衬底的顶面的方向，且所述第一方向与所述第二方向正交；
多条位线，位于所述衬底的顶面上，每条所述位线沿垂直于所述衬底的顶面的方向延伸，多条所述位线沿所述第一方向间隔排布，一条所述位线与沿垂直于所述衬底的顶面的方向间隔排布的多个所述源极区域电连接。
15.一种如权利要求1-14中任一项所述的半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
形成多条字线于所述衬底的顶面上，每条所述字线沿平行于所述衬底的顶面的方向延伸，多条所述字线沿垂直于所述衬底的顶面的方向间隔排布，在沿垂直于所述衬底的顶面的方向上，任意相邻的两条所述字线至少部分错开设置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210434127.9A CN116997179A (zh) | 2022-04-24 | 2022-04-24 | 半导体结构及其形成方法 |
| PCT/CN2022/107928 WO2023206836A1 (zh) | 2022-04-24 | 2022-07-26 | 半导体结构及其形成方法 |
| US18/167,828 US20230345711A1 (en) | 2022-04-24 | 2023-02-10 | Semiconductor structure and method for forming semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210434127.9A CN116997179A (zh) | 2022-04-24 | 2022-04-24 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116997179A true CN116997179A (zh) | 2023-11-03 |
Family
ID=88517124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210434127.9A Pending CN116997179A (zh) | 2022-04-24 | 2022-04-24 | 半导体结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116997179A (zh) |
| WO (1) | WO2023206836A1 (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168066A (ja) * | 1997-08-25 | 1999-03-09 | Hitachi Ltd | 半導体集積回路装置 |
| US6570781B1 (en) * | 2000-06-28 | 2003-05-27 | Marvell International Ltd. | Logic process DRAM |
| JP5296963B2 (ja) * | 2005-12-21 | 2013-09-25 | エルピーダメモリ株式会社 | 多層配線半導体集積回路、半導体装置 |
| WO2021146897A1 (en) * | 2020-01-21 | 2021-07-29 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
| CN113451269B (zh) * | 2020-03-25 | 2022-07-22 | 长鑫存储技术有限公司 | 字线结构和半导体存储器 |
| KR20220005866A (ko) * | 2020-07-07 | 2022-01-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20220031321A (ko) * | 2020-09-04 | 2022-03-11 | 에스케이하이닉스 주식회사 | 메모리 장치 |
-
2022
- 2022-04-24 CN CN202210434127.9A patent/CN116997179A/zh active Pending
- 2022-07-26 WO PCT/CN2022/107928 patent/WO2023206836A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023206836A1 (zh) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113053894B (zh) | 半导体存储装置 | |
| US8951865B2 (en) | Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof | |
| US5032882A (en) | Semiconductor device having trench type structure | |
| JP2508288B2 (ja) | 半導体記憶装置 | |
| KR102627897B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN115440732A (zh) | 半导体结构及其形成方法 | |
| US20210118899A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| KR102629478B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN113497037B (zh) | 双面电容结构及其形成方法 | |
| US7057224B2 (en) | Semiconductor memory having an arrangement of memory cells | |
| US20230005919A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| CN116997179A (zh) | 半导体结构及其形成方法 | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| US20230345711A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230020883A1 (en) | Semiconductor structure and method for forming same | |
| CN115188714A (zh) | 存储器及其形成方法 | |
| CN116997178A (zh) | 半导体结构及其形成方法 | |
| CN114188321A (zh) | 半导体结构和半导体结构的制造方法 | |
| US20230403840A1 (en) | Three-dimensional semiconductor structure and formation method thereof | |
| US20240064971A1 (en) | Semiconductor structure and method for forming same | |
| WO2024146132A1 (zh) | 半导体结构及其形成方法 | |
| WO2024036877A1 (zh) | 半导体结构及其形成方法 | |
| WO2023245817A1 (zh) | 半导体结构及其制造方法、存储芯片、电子设备 | |
| US20230413523A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| WO2023221187A1 (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |