CN102224566B - 具有交替叠层部分的整合电容器 - Google Patents

具有交替叠层部分的整合电容器 Download PDF

Info

Publication number
CN102224566B
CN102224566B CN200980146546.5A CN200980146546A CN102224566B CN 102224566 B CN102224566 B CN 102224566B CN 200980146546 A CN200980146546 A CN 200980146546A CN 102224566 B CN102224566 B CN 102224566B
Authority
CN
China
Prior art keywords
node
dull
stereotyped
link
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980146546.5A
Other languages
English (en)
Other versions
CN102224566A (zh
Inventor
祯·L.·戴钟
史帝芬·拜耳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN102224566A publication Critical patent/CN102224566A/zh
Application granted granted Critical
Publication of CN102224566B publication Critical patent/CN102224566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种于集成电路(IC)中的电容器具有：一第一节点平板链路，形成于IC的一第一金属层，其电气连接且形成电容器的一第一节点的一部分，且沿着一第一轴(y)延伸；及，一第二节点平板链路，形成于IC的一第二金属层，其沿着该轴延伸且借着一通路而连接至第一节点平板链路。形成于第一金属层的一第三节点平板链路电气连接且形成电容器的一第二节点的一部分，且沿着节点平板阵列的一第二轴(x)延伸而横向于第一节点平板链路、邻近于第一节点平板链路的一端且重迭第二节点平板链路的一部分。

Description

具有交替叠层部分的整合电容器
技术领域
本发明关于形成于集成电路(IC；integrated circuit)中的电容器，通称为“整合电容器”。
背景技术
制造IC的方法典型包括：一前端处理顺序，其中，诸如晶体管的种种的电气元件形成于一半导体基板；及，一后端处理顺序，概括包括形成具有传导通路(via)的介电材料与图案化(patterned)传导材料(典型为金属)的交替层或使用其它技术以互连金属层来形成一种三维的接线结构，其连接电气元件至其它电气元件及IC的端子。
电容器为了种种目的而用于IC系统。于多个实例，纳入(整合)一电容器于IC芯片是期待的。一种简单的方式是形成具有一介于中间的介电质的二个传导平板；然而，此针对于取得的电容而消耗相当大的面积。用于增大一既定面积的电容的一种技术运用多个传导平板，各个传导平板与邻近的平板由介电质所分开。另外的技术运用传导板条(strip)，亦称为传导线条(line)、传导指部(finger)或传导线迹(trace)，其交替地连接至第一与第二电容器端子(节点)。于传导板条之间耦合的侧壁提供电容。以垂直一致性排列或配置的传导板条层可附加以进而增大一种整合电容器结构的电容。
一种电容器具有连接至第一节点的于连续层的若干个传导板条且与连接至整合电容器的第二节点的相等数目个传导板条交替。该传导板条是于连续层上偏置了半个单元，使得连接至第一节点的一传导板条具有于其上方且二侧的连接至第二节点的传导板条。提供针对于各个节点之于一层的相等数目个传导板条是与至基板的各个节点的耦合平衡，此是期待于一些应用中，但为不期待于其它者，诸如：切换式应用，其中，于一个节点处具有较小的耦合是期待的。
提供一种整合电容器的另一个方式是具有连接至该电容器的交替节点之于一层的传导板条及连接至相同节点的重迭传导板条。此本质为形成连接至该电容器的第一节点的一帘幕(curtain)的传导板条与互连通路及连接至第二节点的相邻帘幕的传导板条与互连通路。连接至该相同节点的重迭传导板条避免关联于汇流板条的丧失的表面积；然而，层间的电容是降低，因为上方板条如同下方板条而连接至相同节点。此效应是稍微排除，因为随着临界尺寸缩小，板条间的电容相较于层间的电容而成为较为强势。换言之，于连续金属层之间的介电层分离随着减小临界尺寸而成为愈来愈大于传导板条之间的介电分离。
长、平行的传导指部经常造成设计限制，诸如：针对于一既定金属层的既定长度的最小宽度。于一些设计，长的传导指部造成不期待的电感-电阻量变曲线，电感随着增大该指部的长度而增大。
因此，克服先前技术的缺点的整合电容器是期望。更概括期望的是：整合电容器具有每单位面积的高电容、低损失(电阻)与低的自电感，其藉由提高自共振时脉与电容器电路质量而改良高频的应用。
发明内容
一种于集成电路(IC)中的电容器具有：一第一节点平板链路(link)，形成于该IC的一第一金属层，其电气连接且形成该电容器的一第一节点的一部分，且沿着一第一轴延伸；及，一第二节点平板链路，形成于该IC的一第二金属层，其沿着该轴延伸且借着一通路而连接至第一节点平板链路。形成于第一金属层的一第三节点平板链路电气连接且形成该电容器的一第二节点的一部分，且沿着节点平板阵列的一第二轴延伸而横向于第一节点平板链路、邻近于第一节点平板链路的一端且重迭第二节点平板链路的一部分。
附图说明
伴随图式显示根据本发明的一或多个观点的示范实施例；然而，伴随图式不应视作限制本发明于图示的实施例，而是仅用于解说与了解。
图1A是根据本发明的一个实施例的一种整合电容器的一部分的平面图。
图1B是根据一个实施例的一种整合电容器的一节点平板阵列的平面图。
图1C是图1A的上方金属层的一部分的平面图。
图2A是一节点平板阵列的第一图案化金属层的一部分的平面图。
图2B是一节点平板阵列的第二图案化金属层的一部分的平面图。
图2C是根据另一个实施例的一种整合电容器的一节点平板阵列的一部分的平面图。
图2D是图2C的节点平板阵列的横截面，沿着截面线L-L所取得。
图2E是根据另一个实施例的一种四层整合电容器250的一部分的横截面。
图3A是运用根据图2C的一图案的一节点平板阵列的一部分的平面图。
图3B是根据一个实施例的一种于IC的整合电容器的一部分的平面图。
图4是根据另一个实施例的一种整合电容器的一节点平板阵列400的一部分的平面图。
图5是纳入根据一个实施例的整合电容器的一种FPGA的平面图。
具体实施方式
诸如可程序逻辑元件的复合IC经常具有藉由形成于一半导体基板上的介电材料层所分开的数个图案化金属层，其用于接线连接与其它功能，通称为IC的“后端”。本发明的一些实施例可适于现存CMOS处理程序，藉由运用形成期望的图案于适当金属层的屏蔽(mask)及通过于IC的后端的金属间的介电质(IMD；inter-metal dielectric)层或层间的介电质(ILD；inter-layer dielectric)的通路(via)。通路运用数种习知技术的任一者所形成，诸如：接触插头(contactplug)、金属镶嵌(damascene)或双金属镶嵌技术。同理，传导板条运用数种习知技术的任一者所形成，诸如：薄膜金属蚀刻(etch)、薄膜金属升离(lift-off)、金属镶嵌与双金属镶嵌技术。于一些实施例，该些传导层的一者是一聚硅或硅化物层。于再一个实施例，于半导体基板的一传导井是形成一电容器平板或一遮蔽的一部分。
现场可程序门阵列(FPGA；field programmable gate array)运用整合电容器于种种的电路应用，诸如：滤波电容器、切换电容器与RF耦合电容器。整合电容器的实施例可扩充以提供用于种种电路应用的大范围的总电容值。高的比电容(specific capacitance)(每单位面积硅的电容)是可达成而且维持低的电阻与电感阻抗，且高的总电容是于小面积得到，保持IC芯片尺寸为小。电容器概括有用于广泛的种种集成电路及于广泛的种种应用。举例而言，一或多个电容器可有用于一种切换电容器网络，诸如：于一模拟至数字转换器，或作为针对于AC发讯的一种解耦合或滤波电容器(例如：于MGT)。概括而言，本文所述的电容器结构可有用于需要电容的任何应用。
图1A是根据本发明的一个实施例的一种整合电容器100的一部分的平面图。该平面图显示于一IC的二个图案化传导层的部分者且其间的介电材料移除。下方金属层是由斜线所显示以较明确区分于下方金属层的特征与于上方金属层的彼等者。此外，延伸在于上方层的金属特征之下的下方层的金属特征是为了该二层式结构的改善图标而由虚线所显示。
该种整合电容器具有一第一节点A与一第二节点B。于一些实施例，A与B节点是于IC的一种切换电容器的顶部与底部节点。于一些切换电容器应用，遮蔽该顶部节点免于电气噪声或杂散耦合是特别期待。于其它实施例，A与B节点是一种RF耦合电容器的平衡节点。于一些RF耦合应用，特别期待的是：一个节点是实质呈现如同另一个节点的相同阻抗且电容器具有高的自共振时脉。于还有其它的实施例，A与B节点是一种滤波电容器的节点。高的比电容与高的总电容通常期待于滤波电容器。注意：一电容器概括视为一种二端子元件，且如本文所述的“顶部”与“底部”节点概括对应于电容器的此二个端子。因此，下述的结构可视为(例如：电气)连接至一个节点或另一个节点或形成一节点的部分者。一节点未分开其所连接的电容结构，而是彼等结构可形成一节点的部分者。
整合电容器100由数个节点平板链路102、104、106、108、110所构成。该些节点平板链路实质为相同，但是替代实施例运用于不同层的不同链路或于一层之内的不同链路。附加的实施例运用连接至节点平板阵列的节点平板链路的附加的传导元件(参阅：例如于图2A所示的中央“H元件”)。该些节点平板链路是矩形且具有自约1.5∶1至约5∶1的一长度∶宽度的长宽比。具有较低的长宽比的节点链路(参阅：例如图1A的参考符号104)典型具有于诸层之间的超过一个接点。具有单一个接点的节点链路(参阅：例如图2C的参考符号237)可具有一较高的长宽比。于一个特定实施例，一节点平板链路(参阅：例如图2C的参考符号237)具有：一宽度，此针对于该节点平板链路为形成于其的图案化金属层的一金属线迹的最小设计宽度；及，一长度，约为等于该宽度的三倍(例如：通路为形成于其的二个方形端部分与该节点平板链路为重迭下面的横向节点平板链路的一中央方形部份)加上二个最小金属线间隔(例如：于其在链路237下面的横向节点平板链路与其在链路237左右的链路端之间的间隔(基本为于链路237的垂直虚线对之间的长度))。于一特定实施例，最小金属线间隔约等于最小金属线宽度，造成约为5∶1的一长宽比。于一替代实施例，一节点平板链路约为3f宽及6f长，其中，f针对于节点平板链路为形成于其的金属层的节点技术的临界最小尺度。
相较于用于诸多习用的整合电容器的金属丝线(其经常具有大于100∶1的长宽比)，节点平板链路的长宽比是相当低。节点平板链路的低的长宽比提供高的比电容，藉由在连接至第一节点的一节点平板链路对于连接至第二节点的对应节点平板链路的二端与二个侧边的层内(边缘至边缘)电容(参阅：图1C与关联的说明)。为了便于论述，一节点平板链路的长度是一节点平板链路的平面图的较长维度，其典型于一节点平板阵列的一第一轴的接点之间延伸，且该宽度是较短的维度，其典型沿着节点平板阵列的一第二轴延伸，第二轴典型为正交于第一轴。
一些节点平板链路108、110是于下方金属层，且其它的节点平板链路102、104、106、122是于上方金属层。于一层的节点平板链路(例如：于上层的节点平板链路102)是由传导通路(“通路”)112所电气连接至于其它层的节点平板链路(例如：节点平板链路108)，且该些节点平板链路是充分宽以容纳至少一个(且或者二或多个)通孔。节点平板链路是以一种“篮筐-编织(basket-weave)”图案于列B1、B2、B3与行A1、A2、A3、A4、A5而自一层至下一层交替。即，连接至第一节点的沿着行A5延伸于上层的一节点平板链路102通过在连接至第二节点的沿着B1延伸于下层的一节点平板链路114的上方。节点平板链路102串联连接沿着行A5延伸于下层的一第二节点平板链路108，且第二节点平板链路108通过连接至第二节点的沿着列B2延伸于上层的一节点平板链路106的下方。此顺序沿着整合电容器100的诸列与诸行重复。
于上方图案化金属层，连接至第一节点的节点平板链路102是在于下方图案化金属层的节点平板链路114的上方而沿着一第一轴延伸，节点平板链路114连接至第二节点且沿着正交于第一轴的一第二轴延伸。行A5包括附接至整合电容器的第一节点而交替于第一(上方)与第二(下方)金属层之间的节点平板链路，且列B1包括附接至整合电容器的第二节点而交替于第一与第二金属层之间的节点平板链路。于上方金属层，沿着该节点平板链路阵列(“节点平板阵列”)的一第一轴延伸，连接至整合电容器的第一节点的一第一节点平板链路是沿着第一轴(即：节点平板链路的长维度是沿着第一轴延伸)方位，接着连接至整合电容器的第二节点的一第二节点平板链路是沿着第二轴方位，且接着连接至第一节点的一第三节点平板链路是沿着第一轴方位。
于各行的各个节点平板链路连接至该种电容器的A节点，且于各列的各个节点平板链路连接至该种电容器的B节点，此关于图1B而进一步论述。
相较于其运用长、薄的传导丝线的习用式整合电容器，篮筐-编织图案提供高的比电容及低的电感与电阻阻抗。于上层的节点平板链路102电容式耦合至于下层的节点平板链路114，其中，该些链路是跨接(部分重迭)，称作为“层间电容”，节点平板链路102的末端电容式耦合至相邻的节点平板链路106的边缘，称作为“层内电容”，且相邻的节点平板链路104的末端电容式耦合至节点平板链路102的边缘。因此，该种篮筐-编织图案提供层间与层内电容。对于总电容的层间作用对层内作用的比值是可选择，藉由调整该些节点平板链路的长宽比与尺度及该图案布局。于一些实施例，节点平板元件运用最小间距规则而布局。于一些实施例，节点平板元件运用最小金属线宽度规则与最小间距而图案化。于替代实施例(参阅：例如图1A)，节点平板元件布局为大于最小金属线宽度。
于再一个实施例，在该二个图示层的上方或下方的附加金属层是图案化。举例而言，一第三金属层(参阅：图2E)图案化为实质类似第一金属层且重迭于图1A所示的上方金属层。另一个图案化金属层是可于类似方式而在下方的图示层。堆栈的通路自最下方的金属层延伸且通过中间的金属层而至最上方(第三)金属层。实施例可具有偶数个图案化金属层或奇数个图案化金属层(比一个大)。附加的图案化金属层提高该种整合电容器的比电容。
图1B是根据一个实施例的一种整合电容器的一节点平板阵列150的平面图。节点平板阵列150是一区块的节点平板链路，该区块复制且重复以形成该种整合电容器的一部分，类似于内存单元阵列如何分段及重复。于该节点平板阵列的节点平板链路的数目是为了说明而降低。节点平板阵列150具有概括为方形的覆盖区，提供针对于该电容器的二个节点的高度对称的阻抗特性。节点平板阵列的替代实施例是非方形。于一个特定实施例，于一阵列的列与行的数目(且因此沿着对应行或列的串联链路的数目)是选择以调整电容对串联电阻的比值。
串联的节点平板链路是实行于列与行。典型节点平板链路阵列具有串联于一列或一行的10至100个节点平板链路。串联于汇流条(“金属接线”)或其它共同节点连接器之间的链路数目是由数个因素所确定，诸如：整合电容器的期望的电容与阻抗特性。举例而言，通路可具有相当高的串联电阻。一个实施例可能运用具有单一个通路的窄的节点平板链路，而另一个实施例运用具有于各排(tier)的二或多个通路的较宽的节点平板链路。运用较宽的节点平板链路是透过多个(并联)通路而增强层间电容且提供低的串联电阻，但是藉由降低针对于节点平板阵列的一已知区域的边缘至边缘的耦合的总长度而降低层内电容，因此层内电容对层间电容的比值可根据节点平板链路的长宽比而调整(选择)。
诸行的节点平板链路延伸于一第一汇流条152与概括平行于第一汇流条的一第二汇流条154之间，汇流条152、154沿着该节点平板阵列的一第一轴(X轴)，诸列的节点平板链路延伸于一第三汇流条156与一第四汇流条158之间，汇流条156、158沿着该节点平板阵列的一第二轴(Y轴)延伸。第三与第四汇流条156、158显示于虚线，以指出其为图案化于下方金属层且为了说明清楚而于一简化方式。通路160、162电气连接于上层的节点平板链路164至于下层的汇流条156。同理，通路166、168连接第一汇流条152至于下方金属层的一节点平板链路(未显示)(参阅：例如图1A)。汇流条的其它配置是替代运用。举例而言，垂直与水平的汇流条是实质为图案化于单一个金属层，运用数种跨接技术的任一者，其中，该些汇流条是跨越或否则为相交。
汇流条概括为低电阻、低阻抗的元件，其连接一或多个节点平板链路阵列至整合电容器的电路节点。提供一汇流条沿着节点平板链路阵列150的相对边缘是呈现一对称的电气环境，且降低其将出现于单端的列或行的串联电阻或电感。换言之，于该阵列中央的一节点平板链路具有对于该些汇流条的各者的类似电阻，基本提供并联的二个电阻器且降低明显的串联电阻。
于一种典型的整合电容器，多个节点平板链路阵列是连接至汇流条。举例而言，附加的节点平板链路阵列(未显示)是连接至汇流条156、158的左侧与右侧或在汇流条152、154的上方或下方。运用一种标准的节点平板链路阵列使得易于制造不同值与不同实际尺寸的整合电容器。整合电容器的一些实施例运用单一个节点平板阵列。
运用一种篮筐-编织图案技术的整合电容器提供良好的制造一致性与高的比电容。制造一致性(即：跨于一晶圆或跨于一IC的低变化与低的逐批变化)是特别期待于实际大的IC，诸如：FPGA，其中，整合电容器可能实际分开于IC芯片的相当大距离。运用大于最小金属线宽度所制造的节点平板元件的实施例(参阅：例如图1A的节点平板链路，其为充分宽以容纳二个通路)是提供跨于多个IC的一晶圆的良好一致性及良好的逐个晶圆与逐批的一致性。相较于最小金属线宽度所制造的习用丝线式电容器，大于最小金属线宽度所制造的整合电容器是提供高的比电容与高的制造产量。
图1C是图1A的上方金属层的一部分120的平面图。连接至一个节点(即：节点A)的一节点平板链路122(例如：于图1A的列B2相交于行A2的节点平板链路)具有相邻于连接至其它节点(即：节点B)的节点平板链路128、130的末端124、126。节点平板链路122的侧边132、134亦相邻于连接至其它节点的节点平板链路136、138。节点平板链路122的末端124、126耦合于相对节点平板链路128、130的侧边以提供层内电容。同理，节点平板链路122的侧边132、134耦合于相对节点平板链路136、138的末端以提供附加的层内电容。运用一篮筐-编织技术所配置的矩形节点平板链路提供在该些传导元件的末端与侧边的层内电容，因此提供高的比电容。
图2A是一节点平板阵列的第一图案化金属层201(即：于图2C的上方金属层)的一部分的平面图。节点平板链路210、214、211、218是沿着行A1、A2、A3与列B1、B2、B3配置。一H元件202具有侧边元件205、207及延伸于该些侧边元件之间的交接元件209。H元件202是连接至A节点，如为节点平板链路210与214。交接元件209为沿着行的方向延伸，如连接至A节点的节点平板链路所延伸，而侧边元件205、207为沿着列的方向延伸，如连接至B节点的节点平板链路所延伸。此允许该些侧边元件以耦合至于沿着相较于一简单矩形链路的末端边缘(比较：图1C的参考符号124、126)为较长边缘的列的B节点链路平板，因此提供提高的层内电容。举例而言，于H元件202与节点平板链路218之间的层内耦合213、215增加至末端至侧边的耦合217，其将发生于若该H元件为以一矩形链路所取代。此外，侧边元件205耦合至节点平板链路221，如由双端箭头219所指出。熟悉整合电容器技术人士将理解的是：H元件的侧边元件提供对于其它节点平板链路(诸如：链路211与223)的附加的层内电容。
图2B是一节点平板阵列的第二图案化金属层203(即：于图2C的下方金属层)的一部分的平面图。第二图案化金属层203的部分是实质类似于旋转九十度后的图2A的第一图案化金属层的部分。因此，第二图案化金属层的此部分的详细说明是省略。第二H元件提高层内电容，如同关于图2A的上文所述，且亦提高层间电容，如同关于图2C的下文所述。
图2C是根据另一个实施例的一种整合电容器的一节点平板阵列200的一部分的平面图。图2A的上方金属层显示为无斜线且为重迭于图2B的下方金属层，其显示具有斜线。H元件202是界定于上方传导(金属或聚硅/硅化物)层，且第二H元件204界定于下方传导层。第二H元件204是自第一H元件202而旋转九十度。通路206、208一起电气连接传导节点元件。第一H元件202是透过行A2的节点平板链路与通路而连接至一第一节点(节点A)且第二H元件204是透过列B2的节点平板链路与通路而连接至整合电容器的一第二节点(节点B)。对于第一节点的电气连接是沿着行A1、A2、A3所作成，而对于第二节点的电气连接是沿着列B1、B2、B3所作成。作为一列或作为一行的轴的标示是任意，且术语仅是为了便于论述而运用。连接至第一节点的节点平板链路210、212、214及连接至第二节点的正交平板部分216、238、220是以一“篮筐编织”图案而交替于传导层，如同关于图1A与1B的上文所述。
于一些实施例，图2C的图案是沿着列与行重复，以形成一节点平板阵列(参阅：例如图3A)。H元件提高关于图2A的如上所述的层内电容，且亦提高于区域P1、P2、P3与P4的层间电容，于该些区域中，第一与第二H元件的侧边元件是重迭，且关于图2D进而说明于下文。层间电容对层内电容的比值是根据平板部分的宽度与长度及层内的线间距而可变。
图2D是图2C的节点平板阵列200的横截面220，其沿着截面线L-L所取得。截面线是延伸通过图2C的节点平板链路218、H元件202与204及通路208。节点平板链路212、218与H元件202、204的截面是电容式耦合至传导元件。层间耦合222、224、226与层内耦合228、230、232、234是借着双端箭头所表示。于传导元件之间的间距是为了说明而夸大。节点平板元件是形成于一第一(下方)传导层MN及于一第二(上方)传导层MN+1。于一特定实施例，MN与MN+1均为金属层。替代而言，一或二者是一聚硅或硅化物层。
图2E是根据另一个实施例的一种四层整合电容器250的一部分的横截面。于一第三传导层MN+2的图案实质为相同于第一传导层MN的图案。同理，于一第四传导层MN+3的图案实质为相同于第二传导层MN+1的图案。实施例可包括奇数个层或偶数个层。附加的图案化传导层提高该种整合电容器的比电容。
图3A是运用根据图2C的一图案的一节点平板阵列300的一部分的平面图。节点平板H元件是沿着列与行链接，概括与节点平板链路交替(比较图1A)。该种图案是重复以形成一节点平板阵列(参阅：例如图3B的参考符号312)。于一特定实施例，该种图案是沿着列与行重复以形成一实质为方形的节点平板阵列，其提供实质为可互换的第一与第二节点。
图3B是根据一个实施例的一种于IC的整合电容器301的一部分的平面图。汇流条302、304、306、308是连接节点平板阵列312、314至整合电容器的IC电路节点。如同关于节点平板阵列的上文所述，水平汇流条306、308电气连接该些节点平板阵列的行元件，且垂直汇流条302、304电气连接该些节点平板阵列的列元件。汇流条302、304、306、308均形成于相同金属层，且运用通路310的跨接者是运用。替代而言，连接至第一节点的汇流条界定于一第一金属层，且连接至第二节点的汇流条界定于一第二金属层(比较：图1B)。于一个特定实施例，各个节点平板阵列是由汇流条所围绕(参阅：例如图1B)。替代而言，于整合电容器的周边的节点平板阵列是未围绕。于一个特定实施例，各个节点平板阵列具有根据图2A的约二十个单位单元。
图4是根据另一个实施例的一种整合电容器的一节点平板阵列400的一部分的平面图。相较于图2A的H元件202，图4的H元件402包括侧边延伸部分403、404、406、408，其链接H元件402的侧边元件405、407至节点平板链路410、411、414、415。该些侧边延伸部分提供附加的层内电容，诸如：由双端箭头416所示，且藉由互连H元件与节点平板链路于金属层以降低该些节点平板链路的电阻。如关于图2A所述，沿着X方向延伸的侧边元件是如沿着Y方向延伸的链路410、411、414、415的相同节点极性。根据图4的一种整合电容器具有旋转九十度而在图4所示层的上方或下方的一第二或第三金属层。替代而言，根据图4的一种整合电容器具有在图4的层的上方或下方的一不同图案化金属层，诸如：于图2B所示的图案。
注意：所述的层的型式与数目仅为实例，且于一些实施例，其它适合层是可运用，且任何数目个层是可运用。举例而言，运用的层是可取决于可利用于制程的层的型式与数目，且其它配置将对于熟悉此技术人士为显而易见。概括而言，根据本发明的实施例，任何适合层及任意数目个层是可运用。
图5是一种FPGA 500的平面图，纳入根据实施例的一或多个整合电容器。FPGA 500包括CMOS部分于数个功能方块，诸如：于RAM与逻辑，且为运用一种CMOS制程所制造。根据本发明的一或多个实施例的一或多个整合电容器544纳入于FPGA的数个功能方块的任一者，诸如：一I/O部分、收发器或电源供应分配网络。
FPGA架构包括多个不同的可程序瓦块(tile)，包括：多重千兆位收发器(MGT；multi-gigabit transceiver)501、可配置逻辑方块(CLB；configurable logicblock)502、随机存取内存方块(BRAM；random access memory block)503、输入/输出方块(IOB；input/output block)504、配置与时脉逻辑(CONFIG/CLOCK)505、数字讯号处理(DSP；digital signal processing)方块506、专用输入/输出(I/O)方块507(例如：配置埠与时脉埠)及其它可程序逻辑508，诸如：数字时脉管理器、模拟至数字转换器、系统监视逻辑等等。一些FPGA亦包括：专属处理器(PROC)方块510。
于一些FPGA，各个可程序瓦块包括一可程序互连元件(INT；interconnect)511，其具有往返于各个相邻瓦块的一对应互连元件的标准化连接。因此，一起作用的可程序互连元件实施针对于图标的FPGA的可程序互连结构。可程序互连元件(INT)511亦包括往返于相同瓦块内的可程序逻辑元件的连接，如由包括在图5的顶部的实例所示。
举例而言，一CLB 502可包括可程序规划以实施使用者逻辑的一可配置逻辑元件(CLE；configurable logic element)512加上单一个可程序互连元件(INT)511。除了一或多个可程序互连元件之外，一BRAM 503可包括一BRAM逻辑元件(BRL；BRAM logic element)513。典型而言，纳入于一瓦块的互连元件的数目视该瓦块的高度而定。于描绘的实施例，一BRAM瓦块具有如同四个CLB的相同高度，但是其它数目(例如：五个)亦可运用。除了适当数目的可程序互连元件之外，一DSP瓦块506可包括一DSP逻辑元件(DSPL；DSP logic element)514。除了一个实例的可程序互连元件(INT)511之外，一IOB 504可包括例如二个实例的输入/输出逻辑元件(IOL；input/output logic element)515。如将为熟悉此技术人士所明白，举例而言，连接至I/O逻辑元件515的实际I/O垫是运用在种种图标逻辑方块的上方的叠层金属所制造，且典型为未限定于输入/输出逻辑元件515的区域。于描绘的实施例，接近芯片的中央的柱状区域(于图5所示为阴影处)用于配置、时脉与其它控制逻辑。
利用于图5所示的架构的一些FPGA包括附加的逻辑方块，瓦解构成FPGA大部分者的规则的柱状结构。附加的逻辑方块可为可程序方块及/或专属逻辑。举例而言，于图5所示的处理器(PROC)方块510跨越数行的的CLB与BRAM。
注意：图5仅意图以说明一个范例的FPGA架构。于一行(column)的逻辑方块的数目、诸行的相对宽度、行的数目与顺序、纳入于诸行的逻辑方块的型式、逻辑方块的相对尺寸及包括在图5的顶部的互连/逻辑实施纯然为范例性质。举例而言，于一实际FPGA，典型包括超过一个相邻行的CLB而无论该些CLB出现在何处，以利于使用者逻辑的有效率的实施。
尽管前文描述根据本发明的一或多个观点的示范实施例，根据本发明的一或多个观点的其它与进一步实施例可设计而未脱离其范畴，本发明的范畴由随后的申请专利范围与其等效者所决定。列出步骤的申请专利范围非意指该些步骤的任何顺序。

Claims (14)

1.一种于集成电路IC中的电容器，包含：
一第一金属层；
一第二金属层；
一第一行的节点平板链路，其连接沿着一节点平板阵列的一第一轴延伸的该电容器的一第一节点，其包括与形成在该第二金属层中的第二多个矩形节点平板链路相交替的形成在该第一金属层中的第一多个矩形节点平板链路；及
一第一列的节点平板链路，其连接沿着垂直该第一轴的该节点平板阵列的一第二轴延伸的该电容器的一第二节点，其包括与形成在该第二金属层中的第四多个矩形节点平板链路相交替的形成在该第一金属层中的第三多个矩形节点平板链路，其中该第一多个矩形节点平板链路的一第一矩形节点平板链路具有形成在该第一金属层的该第一行中的一长度与一宽度，该第一矩形节点平板链路横越形成在该第二金属层的该第一列中的该第四多个矩形节点平板链路的一第二矩形节点平板链路，其中该第一矩形节点平板链路横向并邻近在该第一列中的该第三多个矩形节点平板链路的一第三矩形节点平板链路的一端，并且其中一第一通路电气连接该第二矩形节点平板链路至该第三矩形节点平板链路。
2.如权利要求1所述的电容器，其中，该第二矩形节点平板链路具有该长度与该宽度。
3.如权利要求1或2所述的电容器，其中，由该第一矩形节点平板链路所重迭的该第二矩形节点平板链路的该部分是一方形部分。
4.如权利要求1或2所述的电容器，更包含：一第二通路和一第三通路，在该第一矩形节点平板链路的一第一端，其电气连接在该第一行中的该第一矩形节点平板链路至在该第一行中的该第二多个矩形节点平板链路的另一矩形节点平板链路。
5.如权利要求1或2所述的电容器，其中，该长度是6f且该宽度是3f，f是该第一金属层之一最小临界尺寸。
6.如权利要求1或2所述的电容器，其中，该长度对该宽度之一长宽比是不大于5：1。
7.如权利要求1或2所述的电容器，更包含：
一第一汇流条，沿着该节点平板阵列的一第一边缘处的该第二轴延伸，其电气连接该第一行的节点平板链路；
一第二汇流条，沿着相对于该第一边缘的该节点平板阵列的一第二边缘处的该第二轴延伸，其电气连接该第一行的节点平板链路；
一第三汇流条，沿着该节点平板阵列的一第三边缘处的该第一轴延伸，其电气连接该第一列的节点平板链路；及
一第四汇流条，沿着相对于该第三边缘的该节点平板阵列的一第四边缘处的该第一轴延伸，其电气连接该第一列的节点平板链路。
8.如权利要求1所述的电容器，其中，该第一行的节点平板链路包括形成在该第一金属层中的一第一多个H元件且该第一列的节点平板链路包括形成在该第二金属层中的一第二多个H元件，该些第一多个H元件的各者重迭该些第二多个H元件的对应H元件，该些第一多个H元件的各者相对于该些对应H元件为旋转九十度。
9.如权利要求7所述的电容器，更包含：一第二节点平板阵列，具有电气连接至该第一汇流条的一第二行的节点平板链路，且离开该第一节点平板阵列而延伸。
10.如权利要求1或2所述的电容器，其中，该电容器的该第一节点是电气等效于该电容器的该第二节点。
11.如权利要求1或2所述的电容器，其中，该IC是一现场可程序门阵列，且该电容器是于该现场可程序门阵列的一收发器部分。
12.如权利要求1或2所述的电容器，其中，该电容器位于一模拟至数字转换器。
13.如权利要求1或2所述的电容器，其中，该集成电路是一现场可程序门阵列。
14.如权利要求8所述的电容器，其中，该第一多个H元件的特定一者包含多个侧边延伸部分，并且该第二多个H元件的特定一者包含另外一个多个侧边延伸部分。
CN200980146546.5A 2008-11-21 2009-10-23 具有交替叠层部分的整合电容器 Active CN102224566B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/276,280 US7944732B2 (en) 2008-11-21 2008-11-21 Integrated capacitor with alternating layered segments
US12/276,280 2008-11-21
PCT/US2009/061966 WO2010059337A1 (en) 2008-11-21 2009-10-23 Integrated capacitor with alternating layered segments

Publications (2)

Publication Number Publication Date
CN102224566A CN102224566A (zh) 2011-10-19
CN102224566B true CN102224566B (zh) 2014-02-19

Family

ID=41665568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980146546.5A Active CN102224566B (zh) 2008-11-21 2009-10-23 具有交替叠层部分的整合电容器

Country Status (7)

Country Link
US (1) US7944732B2 (zh)
EP (1) EP2347436B1 (zh)
JP (1) JP5385989B2 (zh)
KR (1) KR101268641B1 (zh)
CN (1) CN102224566B (zh)
TW (1) TWI474351B (zh)
WO (1) WO2010059337A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
KR102050698B1 (ko) * 2016-08-05 2019-11-29 닛산 지도우샤 가부시키가이샤 반도체 콘덴서
US10163480B1 (en) 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10032496B1 (en) 2017-07-27 2018-07-24 Micron Technology, Inc. Variable filter capacitance
DE102018125018A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Zweidimensionale Durchkontaktierungssäulenstrukturen
US10229890B1 (en) * 2018-01-16 2019-03-12 Micron Technology, Inc. Compensating for memory input capacitance
US10332885B1 (en) * 2018-05-23 2019-06-25 Xilinx, Inc. Systems and methods for providing capacitor structures in an integrated circuit
US11309383B1 (en) 2020-12-15 2022-04-19 International Business Machines Corporation Quad-layer high-k for metal-insulator-metal capacitors
CN112713787B (zh) * 2020-12-22 2022-07-19 中车永济电机有限公司 一种用于充电机集成电容的复合母排
US12015050B2 (en) * 2021-08-27 2024-06-18 Taiwan Semiconductor Manufacturing Company Limited Deep trench capacitor including stress-relief voids and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868388A (en) * 1994-05-31 1999-02-09 Wood; Mark Thornton Games and puzzles
CN1434513A (zh) * 2003-02-28 2003-08-06 彭泽忠 基于晶体管栅氧化层击穿特性的可编程门阵列
CN1511345A (zh) * 2001-05-25 2004-07-07 �����ɷ� 半导体记忆装置及其制造方法
CN1825567A (zh) * 2005-02-23 2006-08-30 台湾积体电路制造股份有限公司 记忆晶胞电容与逻辑元件的整合制造方法及其结构

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US748914A (en) * 1904-01-05 battey
US1899176A (en) * 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) * 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) * 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) * 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) * 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) * 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) * 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) * 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) * 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) * 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) * 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) * 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
US4878151A (en) * 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) * 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) * 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (ja) * 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) * 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) * 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) * 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) * 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) * 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) * 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) * 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) * 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) * 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) * 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) * 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) * 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) * 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) * 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) * 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6747307B1 (en) * 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) * 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
JP2002033456A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 半導体集積回路における容量素子及びその電源配線
US7259945B2 (en) * 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6625006B1 (en) * 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) * 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) * 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) * 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) * 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
US6661079B1 (en) * 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
GB0207857D0 (en) * 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
DE10217567A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
US7271465B2 (en) * 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) * 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) * 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) * 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) * 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) * 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) * 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) * 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6870390B1 (en) * 2003-09-11 2005-03-22 Xilinx, Inc. Tx line driver with common mode idle state and selectable slew rates
US6949781B2 (en) * 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7050290B2 (en) * 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6903918B1 (en) * 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) * 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) * 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006173418A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路の電源構造
US7009832B1 (en) * 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
US7202548B2 (en) * 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) * 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) * 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
JP2009540541A (ja) * 2006-06-02 2009-11-19 ケネット・インコーポレーテッド 改良された金属‐絶縁体‐金属キャパシタ
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
US20080083967A1 (en) * 2006-10-05 2008-04-10 Toshifumi Nakatani Capacitor integrated in semiconductor device
US20090057826A1 (en) * 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868388A (en) * 1994-05-31 1999-02-09 Wood; Mark Thornton Games and puzzles
CN1511345A (zh) * 2001-05-25 2004-07-07 �����ɷ� 半导体记忆装置及其制造方法
CN1434513A (zh) * 2003-02-28 2003-08-06 彭泽忠 基于晶体管栅氧化层击穿特性的可编程门阵列
CN1825567A (zh) * 2005-02-23 2006-08-30 台湾积体电路制造股份有限公司 记忆晶胞电容与逻辑元件的整合制造方法及其结构

Also Published As

Publication number Publication date
CN102224566A (zh) 2011-10-19
TW201025374A (en) 2010-07-01
EP2347436B1 (en) 2018-03-28
JP5385989B2 (ja) 2014-01-08
EP2347436A1 (en) 2011-07-27
US7944732B2 (en) 2011-05-17
KR101268641B1 (ko) 2013-05-29
WO2010059337A1 (en) 2010-05-27
TWI474351B (zh) 2015-02-21
JP2012509596A (ja) 2012-04-19
US20100127309A1 (en) 2010-05-27
KR20110088577A (ko) 2011-08-03

Similar Documents

Publication Publication Date Title
CN102224566B (zh) 具有交替叠层部分的整合电容器
CN102224567B (zh) 具有缆线平板的整合电容器
CN102224589B (zh) 具有交互连接侧翼的整合电容器
EP2347437B1 (en) Integrated capacitor with array of crosses
US7994609B2 (en) Shielding for integrated capacitors
US7994610B1 (en) Integrated capacitor with tartan cross section
TWI487123B (zh) 用於電容器的結構體及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant