CN107785363A - 一种mom电容版图及其结构单元、建模方法 - Google Patents
一种mom电容版图及其结构单元、建模方法 Download PDFInfo
- Publication number
- CN107785363A CN107785363A CN201610768410.XA CN201610768410A CN107785363A CN 107785363 A CN107785363 A CN 107785363A CN 201610768410 A CN201610768410 A CN 201610768410A CN 107785363 A CN107785363 A CN 107785363A
- Authority
- CN
- China
- Prior art keywords
- mom capacitor
- domain structure
- structure unit
- body region
- capacitor domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000010276 construction Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 210000000746 body region Anatomy 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000000605 extraction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 241001212149 Cathetus Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MOM电容版图及其结构单元、建模方法，所述版图结构单元包括由按相同间距排布的多个相同长度的线条状金属层构成的主体区域，与所述主体区域邻接的两个端部区域，每个所述端部区域形成有与所述线条状金属层排布方向呈垂直关系的金属板，位于所述主体区域最外侧的金属层的一端连接所述金属板中的一个，位于所述主体区域最外侧的金属层的另一端的端部与所述金属板中的另一个的外侧壁平齐且不接触。所述MOM电容版图结构单元的电容值与所述MOM电容版图结构单元的主体区域面积呈正相关。根据本发明，通过所述MOM电容版图结构单元拼接的方法，实现无需长金属条条件下的电容扩展，方法简单且提取的模型参数少。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种MOM电容版图及其结构单元、建模方法。
背景技术
MOM(Metal-Oxide-Metal，金属-氧化物-金属)电容是目前广泛应用于芯片制造的一种电容器件。它主要是利用同层金属之间的电容，还可以通过堆叠多层MOM电容来实现较大的电容值。该种电容的好处是其可以用现有的后端金属互连工艺来实现，即可以同时完成MOM电容与金属互连结构，不需要增加额外的光刻层次，因此在高阶制程中的应用非常广泛。
通过增加MOM电容的实际电容面积可以实现电容值扩展，为了将单位面积的电容最大化，金属条的宽度和间距在版图上通常都是使用最小的设计规则。如果金属条过长的话，因为工艺能力或者在线的颗粒容易造成金属条的断线，从而使得到的电容的电容值与设计值发生大的偏差。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种MOM电容版图结构单元，包括由按相同间距排布的多个相同长度的线条状金属层构成的主体区域，与所述主体区域邻接的两个端部区域，每个所述端部区域形成有与所述线条状金属层排布方向呈垂直关系的金属板；位于所述主体区域最外侧的金属层的一端连接所述金属板中的一个，位于所述主体区域最外侧的金属层的另一端的端部与所述金属板中的另一个的外侧壁平齐且不接触。
在一个示例中，所述金属板中形成有呈直线状排列的多个通孔。
在一个示例中，所述多个线条状金属层交替延伸连接至所述金属板中的一个。
在一个示例中，所述一个端部区域中的金属板及连接其上的多个线条状金属层形成第一电极结构，所述另一个端部区域中的金属板及连接其上的多个线条状金属层形成第二电极结构，且所述第一电极结构和所述第二电极结构之间有绝缘层。
在一个示例中，所述第一电极结构和所述第二电极结构为E型平面结构。
本发明还提供一种MOM电容的版图，多个如上述MOM电容版图结构单元镜面对称拼接，相邻的位于所述主体区域最外侧的金属层不会受到其所连接的所述金属板的阻隔，相邻所述MOM电容版图结构单元的两极始终互相连接在一起。
在一个示例中，实施所述对称拼接后得到的总电容是每个MOM电容版图结构单元的电容的倍数，所述倍数等于所述MOM电容版图结构单元的个数。
在一个示例中，至少一个所述MOM电容版图结构单元的主体区域长度与其它MOM电容的版图结构单元的主体区域长度不同。
本发明还提供一种基于上述MOM电容的版图结构单元的建模方法，包括：
选取两组或多组所述MOM电容版图结构单元，所述MOM电容版图结构单元中的每个线条状金属层的宽度与相邻线条状金属层的间距之和相同；
测得所述MOM电容版图结构单元的主体区域单位面积的电容值和所述MOM电容版图结构单元的端部区域单位长度的电容值；
得到所述MOM电容版图结构单元的电容值与所述MOM电容版图结构单元的主体区域面积呈正相关。
在一个示例中，所述MOM电容版图结构单元的电容值与所述MOM电容版图结构单元的主体区域面积之间的关系由下式表征：
其中，C1为所述MOM电容版图结构单元的电容值，Ca为所述MOM电容版图结构单元的主体区域单位面积的电容值，Ce为所述MOM电容版图结构单元的端部区域单位长度的电容值，A为所述MOM电容版图结构单元的主体区域面积，L为所述MOM电容版图结构单元的主体区域长度，p为所述MOM电容版图结构单元中的每个线条状金属层的宽度和相邻线条状金属层的间距之和，Cc为常数。
根据本发明，通过所述MOM电容版图结构单元拼接的方法，实现无需长金属条条件下的电容扩展，方法简单且提取的模型参数少。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为本发明提出的MOM电容版图结构单元的示意图；
图1B为将图1A示出的MOM电容版图结构单元拼接后的示意图；
图2为本发明提出的MOM电容版图结构单元的模型参数构成的函数示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如图1A所示，MOM电容版图结构单元的主体区域104由按相同间距排布的多个相同长度的线条状金属层构成，每个线条状金属层的宽度相同，相邻线条状金属层的间距相同。
MOM电容版图结构单元的主体区域104的外侧为与主体区域104邻接的两个端部区域103，两个端部区域103的外侧均形成有与所述线条状金属层排布方向呈垂直关系的金属板105，金属板105中形成有呈直线状排列的多个通孔102，所述线条状金属层通过通孔102与其它元器件实现电性互连。所述多个线条状金属层交替延伸连接至两个金属板105中的一个。
图1A所示的MOM电容版图结构单元包括第一电极结构和第二电极结构以及位于第一电极结构和第二电极结构之间的绝缘层。
所述一个端部区域中的金属板及连接其上的多个线条状金属层形成第一电极结构，所述另一个端部区域中的金属板及连接其上的多个线条状金属层形成第二电极结构，且所述第一电极结构和所述第二电极结构之间有形成绝缘层。所述第一电极结构和所述第二电极结构为E型平面结构。
图1A示出的MOM电容版图结构单元与现有的MOM电容版图结构单元的区别点在于，位于主体区域104最外侧的金属层101的一端连接两个金属板105中的一个，位于主体区域104最外侧的金属层101的另一端的端部与两个金属板105中的另一个的外侧壁平齐且不接触。
图1A示出的MOM电容版图结构单元呈E型指状交错结构，可以实现多个MOM电容版图结构单元的镜面对称拼接，如图1B所示，位于主体区域最外侧的线条状金属层不会受到其所连接的金属板105的阻隔，两极始终可以互相连接在一起。
对于图1B示出的镜面对称拼接后的MOM电容的版图而言，如果拼接的每个MOM电容版图结构单元具有相同的尺寸，也就是说，每个MOM电容版图结构单元的电容值相同，即C1＝C2＝…＝Cn，那么总的电容值Ctotal＝C1×n。其中，C1可以看成是由三部分组成，一是MOM电容版图结构单元的主体区域的电容值CA，二是MOM电容版图结构单元的两个端部区域的电容值CE，三是其它的固定寄生电容值Cc，Cc是一个常数，因此，可以得到C1＝CA+CE+Cc。由基本物理意义可知，CA正比于MOM电容版图结构单元的主体区域面积，CE正比于MOM电容版图结构单元的端部区域长度。
如果定义MOM电容版图结构单元的主体区域单位面积的电容值为Ca，MOM电容版图结构单元的端部区域单位长度的电容值为Ce，可以得到：
CA＝Ca×A (1)
其中，A为MOM电容版图结构单元的主体区域面积；
其中，p为MOM电容版图结构单元中的每个线条状金属层的宽度与相邻线条状金属层的间距之和，L为MOM电容版图结构单元的主体区域长度。
由此，可以得到如下公式：
其中，C1为MOM电容版图结构单元的电容值，Ca为MOM电容版图结构单元的主体区域单位面积的电容值，Ce为MOM电容版图结构单元的端部区域单位长度的电容值，A为MOM电容版图结构单元的主体区域面积，L为MOM电容版图结构单元的主体区域长度，p为MOM电容版图结构单元中的每个线条状金属层的宽度与相邻线条状金属层的间距之和，Cc为常数。
从公式(3)可以知道，通过选取两组或多组具有不同长度L不同面积A的MOM电容版图结构单元测试结构，就可以解出Ca、Ce和Cc，从而得出如图2所示的电容模型，这个模型是MOM电容版图结构单元的参数L、A和p的函数，MOM电容版图结构单元的电容值C1与MOM电容版图结构单元的主体区域面积A呈正相关。
图2中直线n1的斜率为：
图2中直线n2的斜率为：
其中，Ca为MOM电容版图结构单元的主体区域单位面积的电容值，Ce为MOM电容版图结构单元的端部区域单位长度的电容值，L1和L2分别为两组MOM电容版图结构单元的主体区域长度。
本发明提出的MOM电容版图结构单元具有以下优点：
(1)版图结构单元利于版图的拼接，拼接后的电容是版图结构单元的电容的倍数，该倍数等于版图结构单元的个数；
(2)通过选取两组不同长度L不同面积A的版图结构单元，就可以准确的提取出模型参数，模型只有Ca、Ce和Cc三个参数，模型简单且提取的模型参数少。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种MOM电容版图结构单元，其特征在于，包括由按相同间距排布的多个相同长度的线条状金属层构成的主体区域，与所述主体区域邻接的两个端部区域，每个所述端部区域形成有与所述线条状金属层排布方向呈垂直关系的金属板；位于所述主体区域最外侧的金属层的一端连接所述金属板中的一个，位于所述主体区域最外侧的金属层的另一端的端部与所述金属板中的另一个的外侧壁平齐且不接触。
2.根据权利要求1所述的MOM电容版图结构单元，其特征在于，所述金属板中形成有呈直线状排列的多个通孔。
3.根据权利要求2所述的MOM电容版图结构单元，其特征在于，所述多个线条状金属层交替延伸连接至所述金属板中的一个。
4.根据权利要求2所述的MOM电容版图结构单元，其特征在于，所述一个端部区域中的金属板及连接其上的多个线条状金属层形成第一电极结构，所述另一个端部区域中的金属板及连接其上的多个线条状金属层形成第二电极结构，且所述第一电极结构和所述第二电极结构之间有绝缘层。
5.根据权利要求4所述的MOM电容版图结构单元，其特征在于，所述第一电极结构和所述第二电极结构为E型平面结构。
6.一种MOM电容的版图，其特征在于，多个如权利要求1所述MOM电容版图结构单元镜面对称拼接，相邻的位于所述主体区域最外侧的金属层不会受到其所连接的所述金属板的阻隔，相邻所述MOM电容版图结构单元的两极始终互相连接在一起。
7.根据权利要求6所述的MOM电容的版图，其特征在于，实施所述对称拼接后得到的总电容是每个MOM电容版图结构单元的电容的倍数，所述倍数等于所述MOM电容版图结构单元的个数。
8.根据权利要求6所述的MOM电容的版图，其特征在于，至少一个所述MOM电容版图结构单元的主体区域长度与其它MOM电容版图结构单元的主体区域长度不同。
9.一种基于如权利要求6-8之一所述的MOM电容的版图的建模方法，其特征在于，包括：
选取两组或多组所述MOM电容版图结构单元，两组或多组所述MOM电容版图结构单元中的每个线条状金属层的宽度与相邻线条状金属层的间距之和相同，且两组或多组所述MOM电容版图结构单元的主体区域面积和主体区域长度不同；
测得所述MOM电容版图结构单元的主体区域单位面积的电容值和所述MOM电容版图结构单元的端部区域单位长度的电容值；
得到所述MOM电容版图结构单元的电容值与所述MOM电容版图结构单元的主体区域面积呈正相关。
10.根据权利要求9所述的建模方法，其特征在于，所述MOM电容版图结构单元的电容值与所述MOM电容版图结构单元的主体区域面积之间的关系由下式表征：
<mrow>
<msub>
<mi>C</mi>
<mn>1</mn>
</msub>
<mo>=</mo>
<mrow>
<mo>(</mo>
<msub>
<mi>C</mi>
<mi>a</mi>
</msub>
<mo>+</mo>
<mfrac>
<mrow>
<mn>2</mn>
<msub>
<mi>C</mi>
<mi>e</mi>
</msub>
</mrow>
<mi>L</mi>
</mfrac>
<mo>)</mo>
</mrow>
<mi>A</mi>
<mo>-</mo>
<mn>2</mn>
<msub>
<mi>C</mi>
<mi>e</mi>
</msub>
<mi>p</mi>
<mo>+</mo>
<msub>
<mi>C</mi>
<mi>c</mi>
</msub>
</mrow>
其中，C1为所述MOM电容版图结构单元的电容值，Ca为所述MOM电容版图结构单元的主体区域单位面积的电容值，Ce为所述MOM电容版图结构单元的端部区域单位长度的电容值，A为所述MOM电容版图结构单元的主体区域面积，L为所述MOM电容版图结构单元的主体区域长度，p为所述MOM电容版图结构单元中的每个线条状金属层的宽度与相邻线条状金属层的间距之和，Cc为常数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768410.XA CN107785363B (zh) | 2016-08-30 | 2016-08-30 | 一种mom电容版图及其结构单元、建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610768410.XA CN107785363B (zh) | 2016-08-30 | 2016-08-30 | 一种mom电容版图及其结构单元、建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785363A true CN107785363A (zh) | 2018-03-09 |
| CN107785363B CN107785363B (zh) | 2020-11-10 |
Family
ID=61440866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610768410.XA Active CN107785363B (zh) | 2016-08-30 | 2016-08-30 | 一种mom电容版图及其结构单元、建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785363B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128952A (zh) * | 2018-10-30 | 2020-05-08 | 力晶科技股份有限公司 | 金属-氧化物-金属电容结构 |
| CN112768607A (zh) * | 2020-12-31 | 2021-05-07 | 上海交通大学 | 一种高密度mom电容器结构及其设计方法 |
| US11489039B2 (en) | 2020-05-11 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN116090400A (zh) * | 2023-04-06 | 2023-05-09 | 长沙泰科阳微电子有限公司 | 一种深亚微米下的采样mom电容版图设计方法及电容 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047209A (zh) * | 2006-03-28 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 电容器结构及多层电容器结构 |
| CN103050549A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 金属-氧化物-金属电容器结构 |
| US20130127016A1 (en) * | 2009-04-28 | 2013-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide metal capacitor with slot vias |
| CN104882430A (zh) * | 2014-08-27 | 2015-09-02 | 北京中电华大电子设计有限责任公司 | 一种基于深亚微米cmos工艺的横向mom电容 |
| CN105095533A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种建立金属-绝缘体-金属电容模型的方法 |
| CN105226012A (zh) * | 2015-09-12 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | Mom电容器的提取方法 |
| CN105742246A (zh) * | 2014-12-09 | 2016-07-06 | 炬芯（珠海）科技有限公司 | 一种集成电路、电容器件及其制作方法 |
-
2016
- 2016-08-30 CN CN201610768410.XA patent/CN107785363B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047209A (zh) * | 2006-03-28 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 电容器结构及多层电容器结构 |
| US20130127016A1 (en) * | 2009-04-28 | 2013-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide metal capacitor with slot vias |
| CN103050549A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 金属-氧化物-金属电容器结构 |
| CN105095533A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种建立金属-绝缘体-金属电容模型的方法 |
| CN104882430A (zh) * | 2014-08-27 | 2015-09-02 | 北京中电华大电子设计有限责任公司 | 一种基于深亚微米cmos工艺的横向mom电容 |
| CN105742246A (zh) * | 2014-12-09 | 2016-07-06 | 炬芯（珠海）科技有限公司 | 一种集成电路、电容器件及其制作方法 |
| CN105226012A (zh) * | 2015-09-12 | 2016-01-06 | 上海华虹宏力半导体制造有限公司 | Mom电容器的提取方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128952A (zh) * | 2018-10-30 | 2020-05-08 | 力晶科技股份有限公司 | 金属-氧化物-金属电容结构 |
| CN111128952B (zh) * | 2018-10-30 | 2021-12-17 | 力晶积成电子制造股份有限公司 | 金属-氧化物-金属电容结构 |
| US11489039B2 (en) | 2020-05-11 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US12009388B2 (en) | 2020-05-11 | 2024-06-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN112768607A (zh) * | 2020-12-31 | 2021-05-07 | 上海交通大学 | 一种高密度mom电容器结构及其设计方法 |
| CN112768607B (zh) * | 2020-12-31 | 2022-08-09 | 上海交通大学 | 一种高密度mom电容器结构及其设计方法 |
| CN116090400A (zh) * | 2023-04-06 | 2023-05-09 | 长沙泰科阳微电子有限公司 | 一种深亚微米下的采样mom电容版图设计方法及电容 |
| CN116090400B (zh) * | 2023-04-06 | 2023-06-20 | 长沙泰科阳微电子有限公司 | 一种深亚微米下的采样mom电容版图设计方法及电容 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785363B (zh) | 2020-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785363A (zh) | 一种mom电容版图及其结构单元、建模方法 | |
| TWI500085B (zh) | Manufacturing method of semiconductor device | |
| US6661079B1 (en) | Semiconductor-based spiral capacitor | |
| US20050145987A1 (en) | Semiconductor device | |
| TWI409835B (zh) | 具有十字元件陣列的整合電容器 | |
| CN102832194B (zh) | 电容结构 | |
| US7230435B2 (en) | Capacitance measurement circuit | |
| US9728474B1 (en) | Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same | |
| US8941974B2 (en) | Interdigitated capacitor having digits of varying width | |
| Chen et al. | Design and optimization of SRAM macro and logic using backside interconnects at 2nm node | |
| US8856715B1 (en) | Capacitor designs for integrated circuits utilizing self-aligned double patterning (SADP) | |
| US20070262453A1 (en) | Semiconductor device including triple-stacked structures having the same structure | |
| TWI707480B (zh) | 電容結構 | |
| US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
| CN105095533B (zh) | 一种建立金属-绝缘体-金属电容模型的方法 | |
| CN102194817A (zh) | 半导体器件 | |
| CN108123037B (zh) | Mim电容器及其制作方法 | |
| CN106653733A (zh) | 一种漏电测试结构 | |
| KR100370954B1 (ko) | 내부 금속배선의 지연시간 측정용 테스트패턴 | |
| CN205863166U (zh) | 半导体测试结构 | |
| JPS63124542A (ja) | 半導体集積回路 | |
| CN102683324B (zh) | 一种互连金属电容测试结构 | |
| US20140246754A1 (en) | Metal-oxide-metal capacitor | |
| US10692967B1 (en) | High density self-routing metal-oxide-metal capacitor | |
| US7531887B2 (en) | Miniature inductor suitable for integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |