CN105095533A - 一种建立金属-绝缘体-金属电容模型的方法 - Google Patents
一种建立金属-绝缘体-金属电容模型的方法 Download PDFInfo
- Publication number
- CN105095533A CN105095533A CN201410163870.0A CN201410163870A CN105095533A CN 105095533 A CN105095533 A CN 105095533A CN 201410163870 A CN201410163870 A CN 201410163870A CN 105095533 A CN105095533 A CN 105095533A
- Authority
- CN
- China
- Prior art keywords
- metal
- metal level
- model
- comb
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种建立金属-绝缘体-金属电容模型的方法,所述方法包括步骤(a)设计金属-绝缘体-金属电容测试结构模型;步骤(b)根据所述步骤(a)中的所述测试结构模型建立模型方程式和格式;步骤(c)根据步骤(b)中所述模型方程式和格式抽取模型,以得到金属-绝缘体-金属电容模型。本发明中提供了一种新的建立金属-绝缘体-金属电容模型的方法,所述方法中选用尺寸可以变的单一模型,在所述模型中包括多个金属层,每个金属层中包括第一梳状结构和第二梳状结构,其中梳齿相互平行交错,所述模型耗费更少的建模时间以及占用更少的测试版图面积,可以进一步降低产品的成本,所述模型能够得到更加自由的使用,提高效率。
Description
技术领域
本发明涉及半导体领域,具体地,本发明涉及一种建立金属-绝缘体-金属电容模型的方法。
背景技术
对于高容量的半导体存储装置需求的日益增加,这些半导体存储装置的集成密度受到人们的关注,为了增加半导体存储装置的集成密度,现有技术中采用了许多不同的方法,例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元。
随着半导体技术的不断发展集成电路以及大型的集成电路得到广泛的应用,组成集成电路的元器件中可以是无源的或者是有源的,当所述元器件为无源器件时成为集成无源器件(integratedpassivedevice,IPD),IPD提供高精度电容及高性能电感等无源器件的集成,目前在射频上的应用成为新热点。
所述无源器件中包括金属-绝缘层-金属电容,金属-绝缘层-金属电容由于其性能优越,越来越多的应用与IC中,现有技术中所述的金属-绝缘层-金属电容模型由金属构成,但是所述模型仅适用于具体的版图结构。
现有技术中虽然存在少数的金属-绝缘层-金属电容模型,但是所述模型仅使用一种类型的金属层相结合形成一个模型来描述金属-绝缘层-金属电容的性能,例如将第一金属层M1到第六金属层M6相结合形成电容时,需要提供一个模型,将第二金属层M2到第六金属层M6相结合形成另外一个金属电容时,需要提供另外一个模型,客户所提供的模型不能够得到自由充分的利用,而只能使用客户提供的模型,但是随着晶圆尺寸的减小,不可能在晶圆上设置足够的检测结构以提取所有金属-绝缘层-金属电容模型。
因此,需要对现有技术中所述金属-绝缘层-金属电容模型的建立方法作进一步的改进,以便能够消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题,提供了一种建立金属-绝缘体-金属电容模型的方法,包括:
步骤(a)设计金属-绝缘体-金属电容测试结构模型;
步骤(b)根据所述步骤(a)中的所述测试结构模型建立模型方程式和格式;
步骤(c)根据步骤(b)中所述模型方程式和格式抽取模型,以得到金属-绝缘体-金属电容模型。
作为优选,所述步骤(a)包括以下子步骤:
步骤(a-1)选择所述测试结构模型中使用的金属层,所述金属层包括第一类型金属层和第二类型金属层;
步骤(a-2)设定所述金属层的参数;
步骤(a-3)根据所述金属层和所述参数计算得到所述测试结构模型的数目。
作为优选,所述金属层包括若干层,其中每层所述金属层中至少包括相对设置的第一梳状结构和第二梳状结构,所述第一梳状结构的梳齿和所述第二梳状结构的梳齿相互交错并且隔离。
作为优选,所述金属层的参数包括所述第一梳状结构和所述第二梳状结构中梳齿的宽度、长度、数目以及所述梳齿之间的距离。
作为优选,所述测试结构模型的数目等于所述金属层类型的数目、所述金属层的参数以及确定测试结构模型尺寸所需参数数目的乘积。
作为优选,所述步骤(b)包括以下子步骤:
步骤(b-1)在所述步骤(a)中选取不同金属层和/或金属层的参数,得到不同的测试结构模型,并计算该测试结构模型对应的电容,确定所述测试结构模型的参数;
步骤(b-2)根据所述参数,建立所述电容与所述测试结构模型之间的所述模型方程式和格式。
作为优选,所述测试结构模型的电容包括cf1、ca1、cf2和ca2四部分;
其中,所述cf1为位于同层的第一类型金属层中梳齿之间的电容;
所述ca1为上下相邻的第一类型金属层中梳齿与第二类型金属层中梳齿之间的电容;
所述cf2为位于同层的第二类型金属层中梳齿之间的电容;
所述ca2为上下相邻的第二类型金属层中梳齿之间的电容。
作为优选,所述模型方程式包括以下变量:金属-绝缘体-金属电容模型中底部金属层、顶部金属层,金属-绝缘体-金属电容模型中梳齿的长度和数目。
作为优选,通过改变所述变量,得到不同的测试结构模型,并且计算得到对应的电容,来建立所述电容与所述测试结构模型之间的所述模型方程式和格式。
作为优选,所述底部金属层选用所述测试结构模型最上方两层金属层以外的金属层;
所述顶部金属层选用所述测试结构模型除最底层金属层以及所述最上层金属层以外的任一中间金属层。
作为优选,所述梳齿的长度为3um~100um;
所述梳齿的数目为3~500。
作为优选,当所述底部金属层选用的金属层为金属层M1时,与金属层M1相关的公式有效(亦即此时采用与金属层M1相关的公式),
当所述底部金属层选用的金属层非金属层M1,而是从金属层M2到顶部金属层-2金属层中的任一金属层时,与金属层M1相关的公式无效,与金属层M1不相关的公式有效(亦即此时采用与金属层M1不相关的公式)
作为优选,所述步骤(c)包括以下子步骤:
步骤(c-1)根据所述模型方程式抽取合适的曲线,确定所述模型方程式中的变量,建立金属-绝缘体-金属电容模型。
作为优选,所述方法还包括以下步骤:
步骤(c-2)将电压和温度对电容的影响添加到所述金属-绝缘体-金属电容模型中,以得到更加准确的模型。
本发明中为了解决现有技术中存在的问题提供了一种新的建立金属-绝缘体-金属电容模型的方法,所述方法中选用尺寸可以变的单一模型,在所述模型中包括多个金属层,每个金属层中包括第一梳状结构和第二梳状结构,其中梳齿相互平行交错,所述模型耗费更少的建模时间以及占用更少的测试版图面积,可以进一步降低产品的成本,所述模型能够得到更加自由的使用,提高效率。
本发明所述金属-绝缘体-金属电容结构的建模方法中包含了所有金属层的选择,金属层中梳齿数目、梳齿宽度、梳齿长度以及梳齿之间的间距,以及器件尺寸的参数。所述模型用于在一个模型中来描述MOM电容,通过金属层的选择、梳齿数目、梳齿宽度、梳齿长度以及梳齿之间的间距的选择来来描述不同金属层以及不同的金属层尺寸的电容。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
图1a-1c为所述金属-绝缘体-金属电容模型的结构示意图;
图2为建立所述金属-绝缘体-金属电容模型的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题提供了一种建立金属-绝缘体-金属电容模型的方法,包括:
步骤(a)金属-绝缘体-金属电容测试结构模型的设计;
步骤(b)根据所述步骤(a)中的所述测试结构模型建立模型方程式和格式;
步骤(c)根据步骤(b)中所述模型方程式和格式进行模型的抽取,以得到金属-绝缘体-金属电容模型。
其中,所述步骤(a)中包括以下子步骤:
步骤(a-1)选择所述测试结构模型中使用的金属层,所述金属层包括第一类型金属层和第二类型金属层;
步骤(a-2)设定所述金属层的参数;
步骤(a-3)根据所述金属层和所述参数计算得到所述测试结构模型的数目。
具体地,其中所述步骤(a-1)中所述金属层的选择有两种,即第一类型金属层和第二类型金属层,其中所述第一类型金属层和第二类型金属层的不同具体可以体现为所述金属层厚度以及其他方面的不同,所述金属层的厚度不同,则引起电容的不同。
例如在本发明的一具体地实施方式中所述底部金属层选用第一类型金属层,所述第二金属层至顶部金属层均选用第二类型金属层,当然所述示例仅仅为示例性的,并不局限于该示例,例如在本发明的另外一实施方式中还可以仅仅选用第一类型金属层或者第二类型金属层,或者所述底部金属层选用第二类型金属层,所述第二金属层至顶部金属层均选用第一类型金属层等,在此不再赘述,所述金属层可以选用任一种类型的金属层。
其中,所述测试结构模型中包括若干金属层,如图1a和1b所示,所述若干金属层的每一金属层中
步骤(a-2)中,所述金属层的参数至少包括相对设置的第一梳状结构和第二梳状结构,所述第一梳状结构的梳齿101和所述第二梳状结构的梳齿101ˊ相互交错,如图1c所示。
其中,所述第一梳状结构和所述第二梳状结构中还进一步包括梳齿连接端,所述梳齿连接端与所述梳齿位于同一平面上且相互垂直,其中所述第一梳状结构的梳齿和所述第二梳状结构的梳齿相互交错,但是所述梳齿之间相互隔离设置。
进一步,不同层的所述金属层之间通过通孔102相互连接,具体地不同金属层之间的梳齿连接端通过金属通孔连接。
在本发明的一具体地实施方式中所述金属层包括6层,如图1b所示,如金属层M1、M2、M3、M4、M5和M6,全部为金属层,其中所述M1为底层金属层,所述M6为顶层金属层,但是并不局限于所述示例,还可以包含更多层金属层,例如金属层M7、M8等,其中所述底层金属层M1选用一种金属材料,所述金属层M2至M6选用另外一种金属材料,所述金属材料可以选用本领域常用的金属,并不局限于某一种。
其中,在组成电容时需要两个金属层,可以选用同一种金属材料的金属层,例如金属层M2至M6之间的任意两个金属层;或者选用上述两种不同金属材料的金属层,例如选用底层金属层M1以及金属层M2至M6之间的任意一个金属层组成电容。同理,在建模过程中,包含上述两种模型,一是组成电容的两层金属,不包含金属层M1,此时用一个公式;另一种是组成电容的两层金属包含M1,此时,用另外一个公式。
作为优选,其中在每一层中均包括第一梳状结构和所述第二梳状结构,所述梳状结构中的梳齿相互隔离并相互交错,形成所述模型结构。
其中,所述步骤(a-2)中所述金属层的参数包括第一梳状结构和所述第二梳状结构中梳齿的宽度W、长度L、数目N以及所述梳齿之间的距离S,如图1b和1c所示,如下面的表格所示:
步骤(a-3)根据所述金属层和所述参数计算得到所述测试结构模型的数目,其中,所述测试结构模型的数目等于所述金属层类型的数目、所述参数的数目以及确定测试结构模型尺寸所需要点的数目乘积。
在该实施例中,例如其中所述金属层类型的数目为2,第一类型金属层和第二类型金属层,其中所述参数为4个,分别为梳齿的宽度W、长度L、数目N以及所述梳齿之间的距离S,确定所述测试结构模型尺寸所需参数数目至少为3个,因此所述测试结构模型的数目为2×4×3=24。
通过所述方法可以进一步减小所述测试结构占用的晶圆的面积。
在所述步骤(b)中,包括以下子步骤:
步骤(b-1)在所述步骤(a)中选取不同金属层和/或金属层的参数,得到不同的测试结构模型,并计算该测试结构模型对应的电容,确定所述测试结构模型的参数;
步骤(b-2)根据所述参数,建立所述电容与所述测试结构模型之间的所述模型方程式和格式。
其中,在该步骤中所述测试结构模型的电容包括cf1、ca1、cf2和ca2;其中,所述cf1为位于同层的第一类型金属层中梳齿之间的电容;所述ca1为上下相邻的第一类型金属层中梳齿与第二类型金属层中梳齿之间的电容;所述cf2为位于同层的第二类型金属层中梳齿之间的电容;所述ca2为上下相邻的第二类型金属层中梳齿之间的电容。
在本发明的一具体地实施方式中,如图所示,例如所述金属层M1选用第一类型金属层,金属层M2-金属层M6选用第二类型金属层;其中,所述cf1为金属层M1中的梳齿之间的电容,所述ca1为金属层M1中的梳齿和金属层M2中的梳齿之间的电容,cf2为金属层M2-金属层M6中为位于同层梳齿之间的电容;所述ca2为金属层M2-金属层M6之间相邻的金属层中上下梳齿之间的电容。
所述模型结构的总电容=((((ca1*(tm-bm+1)-0.0098)*L*1e6+(cf1*(tm-bm+1)-0.0008))*N)*(bm==1)+(((ca2*(tm-bm+1)-0.0024)*lf*1e6+(cf2*(tm-bm+1)-0.0362))*N)*(bm>1))*1e-15;
其中,所述bm为底部金属层,所述tm为顶部金属层,所述L为所述梳齿的长度,所述N为所述梳齿的数目。
所述模型方程式的变量为金属-绝缘体-金属电容模型中底部金属层、顶部金属层,金属-绝缘体-金属电容模型中梳齿的长度和数目。
通过改变所述变量,得到不同的测试结构模型,并且计算得到对应的电容,来建立所述电容与所述测试结构模型之间的所述模型方程式和格式。例如选用不同的金属层和/或梳齿的长度和数目得到不同的模型,并且通过计算得到不同模型的电容数据,建立关联,以得到所述模型方程式和格式。
其中,所述底部金属层选用所述测试结构模型最上方两层金属层以外的金属层;在本发明的具体实施方式中,所述底部金属层选用顶部金属层Mtop以及顶部金属层下方Mtop-1下方的金属层,例如所述模型中含有6层金属层,则选用第5层以下的金属层。
所述顶部金属层选用最底层金属层上方和所述最上层金属层下方之间的任一金属层,具体地,所述顶部金属层选用金属层M2至金属层Mtop-1中的任意金属层。
作为优选,所述梳齿的长度为3um~100um;
所述梳齿的数目为3~500。
其中,当所述底部金属层选用的金属层为金属层M1时,与金属层M1相关的公式有效(亦即此时采用与金属层M1相关的公式),
当所述底部金属层选用的金属层非金属层M1,而是从金属层M2到顶部金属层-2金属层中的任一金属层时,与金属层M1相关的公式无效,与金属层M1不相关的公式有效(亦即此时采用与金属层M1不相关的公式)
所述步骤(c)包括以下子步骤:
步骤(c-1)根据所述模型方程式抽取合适的曲线,确定模型方程式中的变量,用于建立金属-绝缘体-金属电容模型;具体地,在步骤中根据所述模型结构选取不同的金属层类型以及各种变量,添加到所述方程式中进行提取,以得到所需要的模型。
步骤(c-2)将电压和温度对电容的影响添加到所述金属-绝缘体-金属电容模型中,以得到更加准确的模型。
图2为建立所述金属-绝缘体-金属电容模型的工艺流程图,包括:
步骤(a)设计金属-绝缘体-金属电容测试结构模型;
步骤(b)根据所述步骤(a)中的所述测试结构模型建立模型方程式和格式;
步骤(c)根据步骤(b)中所述模型方程式和格式抽取模型,以得到金属-绝缘体-金属电容模型。
本发明中为了解决现有技术中存在的问题提供了一种新的建立金属-绝缘体-金属电容模型的方法,所述方法中选用尺寸可以变的单一模型,在所述模型中包括多个金属层,每个金属层中包括第一梳状结构和第二梳状结构,其中梳齿相互平行交错,所述模型耗费更少的建模时间以及占用更少的测试版图面积,可以进一步降低产品的成本,所述模型能够得到更加自由的使用,提高效率。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (14)
1.一种建立金属-绝缘体-金属电容模型的方法,包括:
步骤(a)设计金属-绝缘体-金属电容测试结构模型;
步骤(b)根据所述步骤(a)中的所述测试结构模型建立模型方程式和格式;
步骤(c)根据步骤(b)中所述模型方程式和格式抽取模型,以得到金属-绝缘体-金属电容模型。
2.根据权利要求1所述的方法,其特征在于,所述步骤(a)包括以下子步骤:
步骤(a-1)选择所述测试结构模型中使用的金属层,所述金属层包括第一类型金属层和第二类型金属层;
步骤(a-2)设定所述金属层的参数;
步骤(a-3)根据所述金属层和所述参数计算得到所述测试结构模型的数目。
3.根据权利要求2所述的方法,其特征在于,所述金属层包括若干层,其中每层所述金属层中至少包括相对设置的第一梳状结构和第二梳状结构,所述第一梳状结构的梳齿和所述第二梳状结构的梳齿相互交错并且隔离。
4.根据权利要求3所述的方法,其特征在于,其中,所述金属层的参数包括所述第一梳状结构和所述第二梳状结构中梳齿的宽度、长度、数目以及所述梳齿之间的距离。
5.根据权利要求3所述的方法,其特征在于,所述测试结构模型的数目等于所述金属层类型的数目、所述金属层的参数以及确定测试结构模型尺寸所需参数数目的乘积。
6.根据权利要求1至5之一所述的方法,其特征在于,所述步骤(b)包括以下子步骤:
步骤(b-1)在所述步骤(a)中选取不同金属层和/或金属层的参数,得到不同的测试结构模型,并计算该测试结构模型对应的电容,确定所述测试结构模型的参数;
步骤(b-2)根据所述参数,建立所述电容与所述测试结构模型之间的所述模型方程式和格式。
7.根据权利要求6所述的方法,其特征在于,所述测试结构模型的电容包括cf1、ca1、cf2和ca2四部分;
其中,所述cf1为位于同层的第一类型金属层中梳齿之间的电容;
所述ca1为上下相邻的第一类型金属层中梳齿与第二类型金属层中梳齿之间的电容;
所述cf2为位于同层的第二类型金属层中梳齿之间的电容;
所述ca2为上下相邻的第二类型金属层中梳齿之间的电容。
8.根据权利要求6所述的方法,其特征在于,所述模型方程式包括以下变量:金属-绝缘体-金属电容模型中底部金属层、顶部金属层,金属-绝缘体-金属电容模型中梳齿的长度和数目。
9.根据权利要求8所述的方法,其特征在于,通过改变所述变量,得到不同的测试结构模型,并且计算得到对应的电容,来建立所述电容与所述测试结构模型之间的所述模型方程式和格式。
10.根据权利要求8所述的方法,其特征在于,所述底部金属层选用所述测试结构模型最上方两层金属层以外的金属层;
所述顶部金属层选用所述测试结构模型除最底层金属层以及所述最上层金属层以外的任一中间金属层。
11.根据权利要求8所述的方法,其特征在于,所述梳齿的长度为3um~100um;
所述梳齿的数目为3~500。
12.根据权利要求8所述的方法,其特征在于,当所述底部金属层选用的金属层为金属层M1时,与金属层M1相关的公式有效,此时采用与金属层1相关的公式;
当所述底部金属层选用的金属层非金属层M1,而选用从金属层M2到顶部金属层-2金属层之间的任一金属层时,与金属层M1相关的公式无效,与金属层M1不相关的公式有效。
13.根据权利要求1所述的方法,其特征在于,所述步骤(c)包括以下子步骤:
步骤(c-1)根据所述模型方程式抽取合适的曲线,确定所述模型方程式中的变量,建立金属-绝缘体-金属电容模型。
14.根据权利要求13所述的方法,其特征在于,所述方法还包括以下步骤:
步骤(c-2)将电压和温度对电容的影响添加到所述金属-绝缘体-金属电容模型中,以得到更加准确的模型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410163870.0A CN105095533B (zh) | 2014-04-22 | 2014-04-22 | 一种建立金属-绝缘体-金属电容模型的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410163870.0A CN105095533B (zh) | 2014-04-22 | 2014-04-22 | 一种建立金属-绝缘体-金属电容模型的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095533A true CN105095533A (zh) | 2015-11-25 |
CN105095533B CN105095533B (zh) | 2018-09-21 |
Family
ID=54575967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410163870.0A Active CN105095533B (zh) | 2014-04-22 | 2014-04-22 | 一种建立金属-绝缘体-金属电容模型的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095533B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107785363A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 一种mom电容版图及其结构单元、建模方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734763A (zh) * | 2004-08-13 | 2006-02-15 | 上海华虹Nec电子有限公司 | 一种cmos器件上的mim电容及其制造方法 |
US20080304205A1 (en) * | 2007-06-06 | 2008-12-11 | David Bang | Intertwined finger capacitors |
CN102012950A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | Mim电容建模方法及电容值获取方法 |
CN102184281A (zh) * | 2011-04-28 | 2011-09-14 | 上海宏力半导体制造有限公司 | Mim电容失配模型及其建立方法 |
CN102487055A (zh) * | 2010-12-01 | 2012-06-06 | 上海华虹Nec电子有限公司 | 金属-氧化物-金属电容结构 |
CN102800646A (zh) * | 2012-08-17 | 2012-11-28 | 中国科学院微电子研究所 | 电容器结构 |
-
2014
- 2014-04-22 CN CN201410163870.0A patent/CN105095533B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1734763A (zh) * | 2004-08-13 | 2006-02-15 | 上海华虹Nec电子有限公司 | 一种cmos器件上的mim电容及其制造方法 |
US20080304205A1 (en) * | 2007-06-06 | 2008-12-11 | David Bang | Intertwined finger capacitors |
CN102012950A (zh) * | 2009-09-07 | 2011-04-13 | 上海宏力半导体制造有限公司 | Mim电容建模方法及电容值获取方法 |
CN102487055A (zh) * | 2010-12-01 | 2012-06-06 | 上海华虹Nec电子有限公司 | 金属-氧化物-金属电容结构 |
CN102184281A (zh) * | 2011-04-28 | 2011-09-14 | 上海宏力半导体制造有限公司 | Mim电容失配模型及其建立方法 |
CN102800646A (zh) * | 2012-08-17 | 2012-11-28 | 中国科学院微电子研究所 | 电容器结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107785363A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 一种mom电容版图及其结构单元、建模方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105095533B (zh) | 2018-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102651047B (zh) | 集成电路设计中基于随机行走的电容参数提取计算方法 | |
US20130042216A1 (en) | Row Based Analog Standard Cell Layout Design and Methodology | |
Chen et al. | Placement optimization for yield improvement of switched-capacitor analog integrated circuits | |
US20160049393A1 (en) | Capacitor structure in an integrated circuit | |
CN101114644A (zh) | 标准组件集成电路的布局架构及其形成方法以及数字系统 | |
WO2013036306A1 (en) | Interdigitated capacitor having digits of varying width | |
CN105095533A (zh) | 一种建立金属-绝缘体-金属电容模型的方法 | |
CN107785363A (zh) | 一种mom电容版图及其结构单元、建模方法 | |
CN106253904B (zh) | 一种流水线adc系统中采样mom电容的版图设计方法 | |
TW200416958A (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
US10510828B2 (en) | Capacitor with high aspect radio silicon cores | |
KR20130116169A (ko) | 더블 패터닝 기술을 위한 rc 코너해 | |
CN108538832B (zh) | 用于生成最优半导体部件布局的方法和系统 | |
Lallemand et al. | Silicon interposers with integrated passive devices, an excellent alternativ to discrete components | |
CN107180130B (zh) | 一种寄生参数提取方法 | |
Zhang et al. | An efficient method for chip-level statistical capacitance extraction considering process variations with spatial correlation | |
Pavlidis et al. | Power distribution paths in 3-D ICs | |
CN102663175B (zh) | 一种射频无源器件三维模型的构建系统以及构建方法 | |
US11288431B2 (en) | Method and system for establishing metal interconnection layer capacitance prediction model | |
CN101806838A (zh) | 可节约测试成本的集成电路互连线电阻电容测试结构和测试方法 | |
US8304855B2 (en) | Vertical capacitors formed on semiconducting substrates | |
CN110162913B (zh) | 一种电容版图设计方法 | |
Ren et al. | 3-D capacitance extraction of IC interconnects using field solvers and homogenization technique | |
CN108346676B (zh) | 一种半导体器件 | |
CN204441278U (zh) | 一种基于深亚微米cmos工艺的横向mom电容 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |