CN110162913B - 一种电容版图设计方法 - Google Patents

一种电容版图设计方法 Download PDF

Info

Publication number
CN110162913B
CN110162913B CN201910464492.2A CN201910464492A CN110162913B CN 110162913 B CN110162913 B CN 110162913B CN 201910464492 A CN201910464492 A CN 201910464492A CN 110162913 B CN110162913 B CN 110162913B
Authority
CN
China
Prior art keywords
sub
dummy pattern
metal dummy
metal
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910464492.2A
Other languages
English (en)
Other versions
CN110162913A (zh
Inventor
孙玉红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910464492.2A priority Critical patent/CN110162913B/zh
Publication of CN110162913A publication Critical patent/CN110162913A/zh
Application granted granted Critical
Publication of CN110162913B publication Critical patent/CN110162913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种电容版图设计方法包括：将虚拟图案制备成电容单元；将所述电容单元放置在虚拟图案的放置区域。本实施例将这些虚拟图案利用起来，并作为电容单元来替代这些没有实际作用的虚拟图案，避免了图案效应问题的发生，还形成了尽可能大的去耦电容，提高了芯片的电气性能，还提高了芯片的利用率。

Description

一种电容版图设计方法
技术领域
本发明涉及一种半导体集成电路，特别涉及一种电容版图设计方法。
背景技术
电容在集成电路中具有广泛应用，电容可以起到耦合、滤波以及补偿等多种作用，在芯片中可通过电荷泵电路将电容的较低电压提升至高电压，以达到产品的电性需要。
在芯片设计时，通常需要大量的连接电源与地的电容，例如去耦电容来提供足够的瞬间电流，以防止供给电压的瞬间降低。因此，去耦电容越大越好。同时，在芯片制造过程中出于对刻蚀或化学机械抛光工艺均匀性的考虑，设计规则中一般会规定扩散层、多晶硅栅层以及金属层的图形必须满足一定的密度要求。这样就可以利用这个规则来形成尽可能大的去耦电容。但是，在大多数的芯片设计中，芯片面积的利用率还不是很高。
因此，需要一种新的电容版图设计方法来解决上述问题。
发明内容
本发明的目的在于提供一种电容版图设计方法，以提高芯片面积的利用率。
为了解决上述问题，本发明提供了一种电容版图设计方法，包括以下步骤：
将虚拟图案制备成电容单元；以及
将所述电容单元放置在虚拟图案的放置区域。
可选的，所述虚拟图案包括多晶虚拟图案、有源区虚拟图案和若干金属虚拟图案，所述多晶虚拟图案和有源区虚拟图案组合制备成MOS电容单元，若干所述金属虚拟图案制备成MOM电容单元。
进一步的，所述MOM电容单元中的金属虚拟图案堆叠设置。
更进一步的，每个所述金属虚拟图案包括第一子金属虚拟图案和第二子金属虚拟图案，所述第一子金属虚拟图案和第二子金属虚拟图案构成了所述金属虚拟图案的电容。
更进一步的，所述第一子金属虚拟图案和第二子金属虚拟图案均呈梳状排列，在所述第一子金属虚拟图案的梳齿与其相邻的第二子金属虚拟图案的梳齿及其中间的电介质形成了子电容，所述子电容的电容容量之和构成了每层所述金属虚拟图案的电容容量。
更进一步的，所述第一子金属虚拟图案和第二子金属虚拟图案均呈螺纹旋转状，在所述第一子金属虚拟图案的螺纹与其相邻的第二子金属虚拟图案的螺纹及其中间的电介质形成了子电容，所述子电容的电容容量之和构成了每层所述金属虚拟图案的电容容量。
更进一步的，将所述电容单元放置在虚拟图案的放置区域包括以下步骤：
将所述MOS电容单元做成第一Pcell形式，在所述第一Pcell形式中包括至少一个所述MOS电容单元，并将所述MOM电容单元做成第二Pcell形式，在所述第二Pcell形式中包括至少一个所述MOM电容单元；
调用所述第一Pcell形式中对应的MOS电容单元，或者，调用所述第二Pcell形式中对应的MOM电容单元，并将其放置在虚拟图案的放置区域；以及
并联所述MOS电容单元和MOM电容单元。
更进一步的，所述MOS电容单元包括两个电极，其中一个电极设置在所述有源区虚拟图案上，且该电极连接地；另一个电极设置在所述多晶虚拟图案上，且该电极连接VDD。
更进一步的，所述MOM电容单元包括两个电极，其中一个电极连接VDD，另一个电极连接地。
更进一步的，若干所述金属虚拟图案的第一子金属虚拟图案并联，且连接在连接VDD的电极上，若干所述金属虚拟图案的第二子金属虚拟图案并联，且连接在连接地的电极上。
与现有技术相比存在以下有益效果：
本发明提供一种电容版图设计方法包括：将虚拟图案制备成电容单元；将所述电容单元放置在虚拟图案的放置区域。本实施例将这些虚拟图案利用起来，并作为电容单元来替代这些没有实际作用的虚拟图案，避免了图案效应问题的发生，还形成了尽可能大的去耦电容，提高了芯片的电气性能，还提高了芯片的利用率。
附图说明
图1为本发明一实施例的一种电容版图设计方法的流程示意图；
图2a为本发明一实施例的MOS电容单元的简易结构示意图；
图2b为本发明一实施例的MOM电容单元的简易结构示意图。
附图标记说明：
1-MOS电容单元；10-多晶虚拟图案；20-有源区虚拟图案；2-MOM电容单元；30-金属虚拟图案；31-第一子金属虚拟图案；32-第二子金属虚拟图案；
A1、B1-MOS电容单元的两个电极；A2、B2-MOM电容单元的两个电极。
具体实施方式
如背景技术所述，在大多数的芯片设计中，芯片面积的利用率还不是很高。而为了抵消因晶片中图案密度的不同引起的图案效应(pattern effect)，发展出来一种称为虚拟填充(dummy insertion)的布局设计，在虚拟填充期间，调整电路布局并将虚拟图案填充到具有低图案密度的位置。虚拟图案的填充有助于在晶片上达到均匀的有效图案密度(effect pattern density)，因而避免了图案效应问题的发生。而这些虚拟图案仅仅只是放置在那里，并不起任何实际的作用。
因此，本实施例所提供的电容版图设计方法包括：将虚拟图案制备成电容单元；将所述电容单元放置在虚拟图案的放置区域。本实施例将这些虚拟图案利用起来，并作为电容单元来替代这些没有实际作用的虚拟图案，避免了图案效应问题的发生，还形成了尽可能大的去耦电容，提高了芯片的电气性能，还提高了芯片的利用率。
以下将对本发明的一种电容版图设计方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种电容版图设计方法，图1为本实施例的一种电容版图设计方法的流程示意图。如图1所述，所述电容版图设计方法包括以下步骤：
步骤S10：将虚拟图案制备成电容单元；以及
步骤S20：将所述电容单元放置在虚拟图案的放置区域。
下面对本实施例提供的一种电容版图设计方法进行详细说明。
首先执行步骤S10，将虚拟图案制备成电容单元。
其中，所述虚拟图案可分为多晶(poly)虚拟图案10、有源区虚拟图案20和若干金属虚拟图案30。
图2a为本实施例的MOS电容单元的简易结构示意图。如图2a所示，所述多晶虚拟图案10和有源区虚拟图案20组合制备成MOS电容单元1，根据其尺寸、形状等因素，所述MOS电容单元1的数量至少为1个。
图2b为本实施例的MOM电容单元的简易结构示意图。如图2b所示，若干所述金属虚拟图案30制备成MOM(metal-oxide-metal)电容单元2，例如每个所述金属虚拟图案30可以制备成MOM电容单元2，其中，每个所述金属虚拟图案30位于同一层；或者，至少2个所述金属虚拟图案30堆叠设置，使得至少2个所述金属虚拟图案30也可以制备成MOM电容单元2，也就是说，每个所述金属虚拟图案30位于MOM电容单元2的一层，至少2个所述金属虚拟图案30均位于MOM电容单元2的不同层，例如MOM电容单元2由3个所述金属虚拟图案30制备成，那么，3个所述金属虚拟图案30均不在同一层中，其分别位于3个不同层。
每个金属虚拟图案30包括第一子金属虚拟图案31和第二子金属虚拟图案32，所述第一子金属虚拟图案31和第二子金属虚拟图案32构成了所述金属虚拟图案30的电容，所述第一子金属虚拟图案31和第二子金属虚拟图案32例如是均呈梳状(或称指状，即COMB结构)排列，由于MOM电容单元2在后续制备时，所述第一子金属虚拟图案31和第二子金属虚拟图案32的梳齿部分(或称指状物部分)之间设置有电介质(例如为氧化物)，这种由呈梳状排列的金属与其之间的电介质组成的组合层称为金属化层。在所述第一子金属虚拟图案31的梳齿与其相邻的第二子金属虚拟图案32的梳齿及其中间的电介质形成了子电容，所述第一子金属虚拟图案31和第二子金属虚拟图案32组成的电容容量为这些子电容容量之和。相邻的所述金属虚拟图案30之间同样也设置有电介质。
在其他实施例中，所述第一子金属虚拟图案和第二子金属虚拟图案例如是均呈螺纹旋转状(即螺纹状)，所述第一子金属虚拟图案和第二子金属虚拟图案沿螺纹方向套设，在所述第一子金属虚拟图案的螺纹与其相邻的第二子金属虚拟图案的螺纹及其中间的电介质形成了子电容。当然，所述第一子金属虚拟图案和第二子金属虚拟图案的形状可以根据需求进行变换，具体不做限定。
根据所述金属虚拟图案30的数量，金属虚拟图案尺寸、形状等因素，所述MOM电容单元2的数量至少为1个。
接着执行步骤S20，将所述电容单元放置在虚拟图案的放置区域。
本步骤具体包括以下步骤：
首先，将MOS电容单元1做成第一Pcell形式，在所述第一Pcell形式中包括至少一个所述MOS电容单元1；将所述MOM电容单元2做成第二Pcell形式，在所述第二Pcell形式中包括至少一个所述MOM电容单元2。
所述MOS电容单元包括两个电极(A1、B1)，其中，所述电极A1设置在所述有源区虚拟图案20上，所述电极A1连接地(GND)，所述电极B1设置在所述多晶虚拟图案10上，所述电极B1连接VDD。
所述MOM电容单元2包括两个电极(A2、B2)，所述电极A2连接VDD，所述电极B2连接地(GND)。具体的，若干所述金属虚拟图案30的第一子金属虚拟图案31并联连接，且与所述电极A2连接，所述电极A2连接VDD；若干所述金属虚拟图案30的第二子金属虚拟图案32并联连接，且与所述电极B2连接，所述电极B2连接地(GND)。此时，所述MOM电容单元2总的电容值是由若干所述金属虚拟图案30各自的电容并联后的产生的，即将每个所述金属虚拟图案30组成的电容上的电容值相加得到MOM电容单元2的电容值。在其他实施中，所述电极A2连接地(GND)，所述电极B2连接VDD。其中，当MOM电容单元2由至少2个所述金属虚拟图案30制备时，相邻所述金属虚拟图案30并联的位置可以相同，例如每个所述第一子金属虚拟图案连接位置都在同一位置的梳齿上；相邻所述金属虚拟图案30并联的位置也可以根据实际需求在不同的位置上。
此处需要解释的是：Pcell(Parameterized Cell，参数化单元)，其是采用Cadence的SKILL语言编写的，Pcell可以让用户方便的创建定制器件，其对应的版图已经通过了DRC和LVS验证，方便设计人员进行原理图驱动的版图设计流程。简单的说，可以认为Pcell就是一个已经事先做好的图形化、参数化的版图，调用Pcell时，用户只需要给参数赋予指定的值(如尺寸等)，就可以自动产生需要的器件版图。Pcell的意义在于可以加速插入版图的数据，避免了单元的重复创建，相似部分可以被连接到相同的资源，节省了存储空间，实现了层级的编辑功能，不需要为了改变版图的设计而去改变层级结构。Pcell是PDK的核心，通常PDK的库就是指所有Pcell的合集。
接着，根据实际设计需求，调用放置所述第一Pcell形式中对应的MOS电容单元1，或者，调用放置所述第二Pcell形式中对应的MOM电容单元2，并将其放置在虚拟图案的放置区域。也就是说，在需要放置多晶虚拟图案10和有源区虚拟图案20的位置，根据尺寸、形状等要求，调用所述第一Pcell形式中对应的MOS电容单元1；在需要放置若干金属虚拟图案30的位置，根据尺寸、形状等要求，调用所述第二Pcell形式中对应的MOM电容单元2。
接着，并联所述MOS电容单元1和MOM电容单元2。具体的，将所述MOS电容单元1和MOM电容单元2中所有连接VDD的电极(A1、A2)并联，将所有连接地的电极(B1、B2)并联。
综上，本实施例所提供的电容版图设计方法包括：将虚拟图案制备成电容单元；将所述电容单元放置在虚拟图案的放置区域。本实施例将这些虚拟图案利用起来，并作为电容单元来替代这些没有实际作用的虚拟图案，避免了图案效应问题的发生，还形成了尽可能大的去耦电容，提高了芯片的电气性能，还提高了芯片的利用率。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种电容版图设计方法，其特征在于，包括以下步骤：
将虚拟图案制备成电容单元；以及
将所述电容单元放置在虚拟图案的放置区域；
其中，所述虚拟图案包括多晶虚拟图案、有源区虚拟图案和若干金属虚拟图案，所述多晶虚拟图案和有源区虚拟图案组合制备成MOS电容单元，若干所述金属虚拟图案制备成MOM电容单元。
2.如权利要求1所述的电容版图设计方法，其特征在于，所述MOM电容单元中的若干所述金属虚拟图案堆叠设置。
3.如权利要求2所述的电容版图设计方法，其特征在于，每个所述金属虚拟图案包括第一子金属虚拟图案和第二子金属虚拟图案，所述第一子金属虚拟图案和第二子金属虚拟图案构成了所述金属虚拟图案的电容。
4.如权利要求3所述的电容版图设计方法，其特征在于，所述第一子金属虚拟图案和第二子金属虚拟图案均呈梳状排列，在所述第一子金属虚拟图案的梳齿与其相邻的第二子金属虚拟图案的梳齿及其中间的电介质形成了子电容，所述子电容的电容容量之和构成了每层所述金属虚拟图案的电容容量。
5.如权利要求3所述的电容版图设计方法，其特征在于，所述第一子金属虚拟图案和第二子金属虚拟图案均呈螺纹旋转状，在所述第一子金属虚拟图案的螺纹与其相邻的第二子金属虚拟图案的螺纹及其中间的电介质形成了子电容，所述子电容的电容容量之和构成了每层所述金属虚拟图案的电容容量。
6.如权利要求4所述的电容版图设计方法，其特征在于，将所述电容单元放置在虚拟图案的放置区域包括以下步骤：
将所述MOS电容单元做成第一Pcell形式，在所述第一Pcell形式中包括至少一个所述MOS电容单元，并将所述MOM电容单元做成第二Pcell形式，在所述第二Pcell形式中包括至少一个所述MOM电容单元；
调用所述第一Pcell形式中对应的MOS电容单元，或者，调用所述第二Pcell形式中对应的MOM电容单元，并将其放置在虚拟图案的放置区域；以及
并联所述MOS电容单元和MOM电容单元。
7.如权利要求6所述的电容版图设计方法，其特征在于，所述MOS电容单元包括两个电极，其中一个电极设置在所述有源区虚拟图案上，且该电极连接地；另一个电极设置在多晶虚拟图案上，且该电极连接VDD。
8.如权利要求7所述的电容版图设计方法，其特征在于，所述MOM电容单元包括两个电极，其中一个电极连接VDD，另一个电极连接地。
9.如权利要求8所述的电容版图设计方法，其特征在于，若干所述金属虚拟图案的第一子金属虚拟图案并联，且连接在连接VDD的电极上，若干所述金属虚拟图案的第二子金属虚拟图案并联，且连接在连接地的电极上。
CN201910464492.2A 2019-05-30 2019-05-30 一种电容版图设计方法 Active CN110162913B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910464492.2A CN110162913B (zh) 2019-05-30 2019-05-30 一种电容版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910464492.2A CN110162913B (zh) 2019-05-30 2019-05-30 一种电容版图设计方法

Publications (2)

Publication Number Publication Date
CN110162913A CN110162913A (zh) 2019-08-23
CN110162913B true CN110162913B (zh) 2023-08-29

Family

ID=67630239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910464492.2A Active CN110162913B (zh) 2019-05-30 2019-05-30 一种电容版图设计方法

Country Status (1)

Country Link
CN (1) CN110162913B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111474980B (zh) * 2020-05-14 2022-04-15 华大半导体有限公司 电流镜电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232154B1 (en) * 1999-11-18 2001-05-15 Infineon Technologies North America Corp. Optimized decoupling capacitor using lithographic dummy filler
CN105226012B (zh) * 2015-09-12 2018-06-29 上海华虹宏力半导体制造有限公司 Mom电容器的提取方法
CN109214130B (zh) * 2018-10-30 2020-05-12 成都九芯微科技有限公司 一种saradc系统采样mom电容的版图设计方法

Also Published As

Publication number Publication date
CN110162913A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
US7511536B2 (en) Cells of a customizable logic array device having independently accessible circuit elements
CN101894795A (zh) 具有多级电容器的集成电路系统及其制造方法
JP4532803B2 (ja) ダミー充填パターンを用いる半導体回路におけるデカップリングキャパシタの形成方法および半導体構造
CN105226012B (zh) Mom电容器的提取方法
EP3140839B1 (en) Embedded package substrate capacitor with configurable/controllable equivalent series resistance
EP2409330B1 (en) Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
CN110162913B (zh) 一种电容版图设计方法
JP2001358221A (ja) レイアウト方法、レイアウト装置及び記録媒体
US9305135B2 (en) Generating a semiconductor component layout
CN112908994A (zh) 半导体结构
CN101221954B (zh) 在片上系统中使用动态随机存取存储器部件的方法及系统
KR101825127B1 (ko) 안정한 전원을 공급할 수 있는 대용량 캐패시터를 포함하는 반도체 집적 회로 장치 및 그 제조방법
CN116581121B (zh) 一种芯片版图
CN102446896A (zh) 一种盘旋式金属间电容结构及其布局
US7502218B2 (en) Multi-terminal capacitor
CN104009032B (zh) 鳍栅格上的单元和宏布置
Jatlaoui et al. Multi-Terminal Low-ESL 3D Silicon Capacitors as Enabler for Optimized and Flat PDN Design
US9484067B2 (en) Circuit having capacitor coupled with memory element
US20130087841A1 (en) Plated structures
CN207705361U (zh) 运用垂直螺旋式硅通孔电感的低通滤波器
CN116259671B (zh) 去耦电容器、去耦电容器形成方法及集成电路
JP2004335902A (ja) 半導体集積回路の設計方法
SG190492A1 (en) Integrated circuit system employing alternating conductive layers
CN108346676B (zh) 一种半导体器件
US20230387330A1 (en) Semiconductor device including deep trench capacitors and via contacts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant