CN103515453B - 金属‑氧化物‑金属电容器 - Google Patents
金属‑氧化物‑金属电容器 Download PDFInfo
- Publication number
- CN103515453B CN103515453B CN201210587585.2A CN201210587585A CN103515453B CN 103515453 B CN103515453 B CN 103515453B CN 201210587585 A CN201210587585 A CN 201210587585A CN 103515453 B CN103515453 B CN 103515453B
- Authority
- CN
- China
- Prior art keywords
- layer
- trace
- value
- metal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 239000002184 metal Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 37
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及金属‑氧化物‑金属电容器。半导体结构可实现金属‑氧化物‑金属电容器。当设计规则从一层至下一层改变时，结构可改变电容器的交叉板的方向。例如，当金属化宽度或间隔设计规则从层M3变化至层M4时，相比于M4，该结构可以使得电容器迹线在M3上在不同的方向（例如，垂直于彼此）上延伸。在遵循相同设计规则的层中，例如，层M1、M2以及M3，该结构可以使得电容器迹线在层M1、M2以及M3中在相同的方向上延伸。以这种方式，电容器迹线很大程度地重叠而不会在具有相同设计规则的层上未对准，并且该结构避免了当设计规则变化时电容器迹线的未对准。
Description
技术领域
本发明涉及电路结构，具体地，本发明涉及电容器，诸如以20nm以下工艺制造的那些电容器。
背景技术
被广大消费者需求驱动的电子技术和半导体制造工艺上的快速发展已引起了电子设备在全世界范围的采用。同时，制造工艺持续获得更小尺寸。电子装置的一个基本电路元件是电容器。电容器制造技术上的改进将允许随着制造尺寸持续缩小以精确且稳定的电容值来制造电容器。
发明内容
根据本发明的一个方面，提供了一种结构体，包括：第一层；第二层，在所述第一层之上并且与所述第一层绝缘；所述第一层包括：第一层金属迹线，根据具有用于所述第一层的第一值的设计参数来定位；所述第二层包括：第二层金属迹线，根据所述第二层的设计参数的第二值来定位，所述第二值不同于所述第一值；并且，其中，所述第二层金属迹线在与所述第一层金属迹线不同的方向上延伸；第一电极，连接所述第一层金属迹线；以及第二电极，连接所述第二层金属迹线。
优选地，所述设计参数包括节距。
优选地，所述设计参数包括金属宽度。
优选地，所述设计参数包括金属间隔。
优选地，所述第一电极、所述第二电极或这二者包括电容器电极。
优选地，所述第二层顺序紧跟所述第一层。
优选地，所述结构体还包括：第三层，在所述第二层之上并且与所述第二层绝缘；第三层金属迹线，也根据所述设计参数的所述第二值来定位；其中：所述第三层金属迹线在与所述第二层金属迹线相同的方向上延伸。
优选地，所述结构体还包括：第四层，在所述第一层的下面并且与所述第一层绝缘；第四层金属迹线，也根据所述设计参数的所述第一值来定位；其中：所述第四层金属迹线在与所述第一层金属迹线相同的方向上延伸。
优选地，所述不同的方向垂直于所述第一层金属迹线。
根据本发明的另一个方面，提供了一种结构体，包括：第一层，包括第一导电迹线，具有满足第一设计规则的第一间隔并且在第一方向上延伸；第二层，垂直于所述第一层设置并且包括：第二导电迹线，被设置成满足第二设计规则并且在与所述第一方向不同的第二方向上延伸，其中，如果所述第一方向与所述第二方向相同，则所述第二设计规则将造成所述第一导电迹线与第二导电迹线之间的未对准。
优选地，所述第二方向垂直于所述第一方向。
优选地，所述第一导电迹线包括交叉的电容器板。
优选地，所述第一导电迹线包括交变极性的交叉的电容器板。
优选地，所述第一导电迹线包括第一极性和第二极性的交叉的电容器板；并且还包括：第一总线，连接所述第一极性的交叉的电容器板；以及第二总线，连接所述第二极性的交叉的电容器板。所述第二导电迹线包括所述第一极性和所述第二极性的交叉的电容器板，并且还包括：第三总线，连接所述第一极性的所述交叉的电容器板；第四总线，连接所述第二极性的所述交叉的电容器板；第一互连线，在所述第一总线与所述第三总线之间；以及第二互联线，在所述第二总线与所述第四总线之间。
根据本发明的又一方面，提供了一种方法，包括：根据设计参数的第一值来制造第一层，所述第一层包括根据所述第一值隔开的第一层金属电容器迹线；根据所述设计参数的第二值来制造第二层，所述第二层包括根据所述第二值隔开并且在与所述第一层金属电容器迹线不同的方向上延伸的第二层金属电容器迹线；以及制造第一极性电极，所述第一极性电极被连接至所述第一层金属电容器迹线和第二层金属电容器迹线中的所选的多个；和制造第二极性电极，所述第二极性电极被连接至所述第一层金属电容器迹线和第二层金属电容器迹线中的所选的多个。
优选地，所述方法还包括：在一系列层中确定所述设计参数从所述第一值改变至所述第二值的特定层；以及当所述第二层为特定层时，制造所述第二层金属电容器迹线以在所述不同的方向上延伸。
优选地，制造所述第二层包括使得所述第二层金属电容器迹线垂直于所述第一层金属电容器迹线延伸。
优选地，制造所述第一层金属电容器迹线和所述第二层金属电容器迹线包括将不同极性的金属迹线交替。
优选地，所述设计参数包括金属化节距。
附图说明
可参照下面的附图和描述来更好地理解本创新。在图中，相同的参考标号在所有不同示图中标示对应的部件。
图1示出了其中设计规则的变化导致在布局中连续制造的半导体层之间的导电迹线未对准的示例性布局。
图2是设计规则以及层与层之间设计规则的变化的实例。
图3示出了其中当设计参数的值从一层至下一层改变时导电迹线在一层与下一层之间改变方向的示例性布局的侧视图。
图4示出了其中当设计参数的值从一层至下一层改变时导电迹线在一层与下一层之间改变方向的示例性布局的俯视图。
图5示出了M1层的俯视图，在M1层的俯视图中，导电迹线在特定方向上延伸并且根据具有用于M1层的第一值的设计参数（例如，节距）来定位。
图6示出了M2层的俯视图，在M2层的俯视图中，导电迹线在与M2相同的方向上延伸并且根据具有还用在M1层中的第一值的设计参数（例如，节距）来定位。
图7示出了M3层的俯视图，在M3层的俯视图中，导电迹线在与M1和M2相同的方向上延伸并且根据具有还用在M1层和M2层中的第一值的设计参数（例如，节距）来定位。
图8示出了M4层的俯视图，在M4层的俯视图中，导电迹线在与M1、M2和M3不同的方向（例如，垂直方向）上延伸并且根据具有不同于用于M1层的值的设计参数（例如，节距）来定位。
图9示出了M5层的俯视图，在M5层的俯视图中，导电迹线在与M4相同的方向上延伸并且根据具有用在M4层中的不同的值的设计参数（例如，节距）来定位。
图10示出了M6层的俯视图，在M6层的俯视图中，导电迹线在与M4和M5相同的方向上延伸并且根据具有在M4层和M5层中也被使用的不同的值的设计参数（例如，节距）来定位。
图11示出了层M1和M2的俯视图。
图12示出了层M4和M5的俯视图。
图13示出了层M3和M4的俯视图。
图14示出了M1、M2、M3、M4、M5以及M6六层的俯视图。
图15示出了用于诸如电容器的半导体结构的示例性制造方法。
具体实施方式
图1示出了其中设计规则的变化导致在布局中连续制造的半导体层之间的导电（例如，金属）迹线的未对准的示例性布局100。图1中有7个金属层，但布局可以具有任意数量的层。布局100被制造于在层和迹线之间有绝缘材料（例如，二氧化硅）的硅基板102上。在金属1层中，一系列导电迹线在通常彼此平行的特定方向上延伸。这些迹线可被连接至阴极总线104和阳极总线106，从而可以是可连续交变极性的正迹线和负迹线。交变的迹线用作交叉的电容器板。
此外，每个连续的层可交变在垂直方向上的迹线的极性。因此，任何给定的迹线可通过其与多个邻近迹线相互作用来贡献于该结构的电容。例如，迹线108电容地耦接至层3上的迹线110、层1上的迹线112、层2上的迹线114以及层2上的迹线116。从该结构获得最大电容取决于迹线的精确重叠。
当设计规则变化时，迹线会变得未对准。所述未对准导致交变极性的迹线之间缺乏重叠。重叠的缺乏降低了该结构的电容。例如，在图1中，设计规则对于层1、2和3是相同的，但对于层4、5和6是不同的，且对于层7也是不同的。例如，在从层6至层7的转变中，设计规则的变化导致应充分重叠的迹线（例如层6迹线118和层7迹线120）的严重未对准。
图2是设计规则200以及层之间在设计规则的变化的实例。在图2中，设计规则200包括迹线宽度202、迹线间隔204以及迹线节距206。所述节距可以是迹线的中心之间的间隔，并可以等于宽度和间隔的总和。如图2中所示，层2和层3的节距不同于层4和层5的节距。
迹线宽度202、迹线间隔204以及迹线节距可以是这些层的制造技术所允许的最小尺寸。在一些情况下，下部层（例如，层1、层2和层3）允许更紧凑的设计参数，从而允许更小的特征尺寸。例如，这些层可以是其中晶体管和互连线被制造为获得最大电路密度的层。然而，当根据设计规则来制造迹线时，设计规则的变化会导致层之间的迹线的未对准。
当某些层（例如，层1、层2和层3）可以以比所允许的最小值更大的宽度、间隔或节距来制造时，这样做将会导致电容损失，这是因为迹线比可能的分开的更远，所以将带来电容的损失。因此，通常期望以由设计规则所规定的最小尺寸制造每一层。
图3示出了其中当设计规则会造成迹线从一层至下一层的未对准时导电迹线在一层与下一层之间改变方向的示例性布局300的侧视图。例如，这种情况在当诸如宽度、间隔或节距的设计参数的值从一层至下一层改变时就会发生。在图3的实例中，层4、层5以及层6中的迹线的方向不同于下面的在层1、层2以及层3中迹线的方向。层4、层5以及层6中的每一个共用同一组设计规则，而层1、层2以及层3中的每一个共用与层4、层5以及层6的设计规则不同的同一组设计规则。此外，层7中迹线的方向不同于下面的在层4、层5以及层6中的迹线的方向。层7遵循与层4、层5以及层6不同的一组设计规则。
方向上的变化可以是90度的旋转。结果，在一个层中的迹线可垂直于下面的层中的迹线延伸。作为图3中所示的具体实例，层4中的迹线垂直于层3中的正下方的迹线，这是因为，如果层4和层3中的迹线在相同方向上延伸，则存在将造成迹线未对准的设计规则变化。由于下面描述的原因，在迹线方向上的有意变化将帮助提高所述结构的电容。
可实现方向上的其他变化。例如，方向上的变化可以是45度。选择方向上的改变的一种考虑在于相比于在相同方向上延伸迹线而不是改变方向获得或失去的电容。因此，尽管在方向上的90度的改变可使得所述结构具有最高的总体电容，但可选地可实现在方向上的其他改变。方向上的改变可被选择为例如与在相同的方向上延伸迹线相比满足或超过预定的电容增加阈值。
图4示出了其中当设计参数的值从一层向下一层改变时导电迹线在一层与下一层之间改变方向的示例性布局400的俯视图。具体地，图4示出了层6和层7。在此实例中，相比于层6，层7已增加了其迹线的宽度和间隔。突出的区域（例如，区域402）示出了正迹线与负迹线重叠以用于电容器。这些区域贡献于该结构的电容。尽管所述区域对电容的贡献没有所述迹线彼此充分重叠时那么大，但这些区域确实贡献了有意义的程度。然而，如上所述，由于设计规则的变化，所以迹线在相同方向上延伸时不能始终彼此完全重叠。在不改变方向而获取由重叠区域得到的电容的情况下，在所述结构中将失去大的电容。当设计规则改变时层之间的方向的改变可以将结构的电容增加5%至20%以上。
接下来的七幅图给出了六层电容器结构的实例。六个层中的每一个被标识为M1、M2、M3、M4、M5或M6。这些标识表示金属化（“M”）层，并且金属化形成了导电迹线。在其他实现中，可采用其他类型的导电迹线并且可对这些层给出其他标示。
图5示出了M1层500的俯视图，在M1层的俯视图中，导电迹线在特定方向502上延伸并且根据具有用于M1层的第一值（例如，P1）的设计参数（例如，节距）被定位。在图5中，阳极总线504与阳极迹线506连接在一起，而阴极总线508与阴极迹线510连接在一起。阳极迹线506与阴极迹线510间交叉（例如，与阴极迹线交替）。总线504和506具有“L”形状并且被定位形成通常的矩形结构。然而，总线504和506可具有其他形状以形成非矩形的结构。层之间的互连可通过通孔（诸如，通孔512）制成。
图6示出了M2层600的俯视图，在M2层的俯视图中，金属迹线在与M2中相同的方向502上延伸并且根据具有在M1层中也被使用的第一值（例如，P1）的设计参数（例如，节距）来定位。迹线包括阳极迹线602和阴极迹线604。M2层中的迹线被布置成使得迹线与M1层（以及M3层）中的不同极性的迹线基本上重叠。例如，当M2被制造在M1的上面时，阳极迹线602从上面与阴极迹线510对准。类似地，阳极迹线506从下面与阴极迹线604对准。迹线可具有任何期望的长度，从而可在它们延伸的方向上重叠任意期望的长度。当M1和M2的节距设计规则相同时，层可将迹线的中心直接定位在另一个的上面。当宽度规则也相同时，迹线在宽度上也可基本上重叠。
图7示出了M3层700的俯视图，在M3层的俯视图中，金属迹线在与M1和M2一样的方向上延伸并且根据具有在M1层和M2层中也被使用的第一值（例如，P1）的设计参数（例如，节距）来定位。迹线包括阳极迹线702和阴极迹线704。M3层700中的迹线被布置成使得迹线与M2层中的不同极性的迹线基本上重叠。例如，当M3被制造在M2的上面时，阳极迹线702从上面与阴极迹线604对准。类似地，阳极迹线602从下面与阴极迹线704对准。通过其阳极迹线与阴极迹线的交替，层M3700具有像层M1500一样的布局。
图8示出了M4层800的俯视图，在M4层的俯视图中，金属迹线在与M1、M2和M3中不一样的方向上延伸。具体地，方向802垂直于方向502。M4层800中的迹线根据具有不同于在M1层被使用的值（例如，P2）的设计参数（例如，节距）来定位。此外，M4层800中的迹线遵循对于金属迹线而言要求更大宽度和更大间隔的设计规则。
在图8中，阳极总线804与阳极迹线806连接在一起，而阴极总线808与阴极迹线810连接在一起。阳极迹线806与阴极迹线810交叉（例如，与阴极迹线交替）。总线804和806具有“L”形状并且被定位成形成通常的矩形结构。然而，总线804和806（或任意层上的总线）可具有其他形状以形成非矩形的结构。层之间的互连可通过通孔（诸如，通孔812）制成。
设计规则从M3层700向M4层800改变。具体地，在此实例中，节距、宽度以及间隔的设计规则值增加。如果迹线继续在相同方向上延伸，则设计规则上的变化将引起M3层700和M4层800之间的迹线的未对准。取代这样做的是，M4层800中的迹线被制造为在与在M3层700中的迹线不同的方向（方向802）上延伸。
图9示出了M5层900的俯视图，在M5层的俯视图中，金属迹线在与M4层800一样的方向上延伸。金属迹线根据被设定为之前在M4层800中使用的不同的值（例如，P2）的设计参数（例如，节距）来定位。换言之，M5层900和M4层800共用相同的设计规则，但这些设计规则不同于在层M1、M2以及M3中的使用的设计规则。
M5层900中的迹线被设置为使得迹线与M4层800（以及M6层）中的不同极性的迹线基本上重叠。例如，当M5被制造在M4的上面时，阳极迹线904从上面与阴极迹线810对准。类似地，阳极迹线806从下面与阴极迹线902对准。迹线可具有任何期望的长度，从而可在它们延伸的方向上重叠任意期望的长度。当M4和M5的节距设计规则相同时，层可将迹线的中心直接定位在另一个的上面。当宽度规则也相同时，迹线在宽度上也可基本上重叠。
图10示出了M6层1000的俯视图，在M6层的俯视图中，金属迹线在与M4和M5一样的方向上延伸。金属迹线还根据具有在M4层和M5层中也使用的不同的值（例如，P2）的设计参数（例如，节距）来定位。迹线包括阳极迹线1002和阴极迹线1004。M6层1000中的迹线被设置为使得迹线与在M5层900中的不同极性的迹线基本上重叠。例如，当层M61000被制造在层M5900的上面时，阳极迹线1002从上面与阴极迹线902对准。类似地，阳极迹线904从下面与阴极迹线1004对准。通过阳极和阴极迹线的交替，层M61000具有像层M4800一样的布局
图11示出了其中层M2600被制造在层M1500的上面的结构1100的俯视图。结构1100示出了两层之间的金属迹线的基本重叠。一定程度上，因为层M1500的设计规则与层M2600的设计规则相同，所以出现此基本上相同。因此，金属迹线的中心以及其宽度被对准从而产生基本上重叠。当层M3700接下来被制造在层M2600的上面时，也存在交变极性的另外的类似重叠。
图12示出了其中层M5900被制造在层M4800的上面的结构1200的俯视图。结构1200示出了两层之间的金属迹线的基本上重叠。一定程度上，因为层M5900的设计规则与层M4800的设计规则相同，所以出现此基本上重叠。因此，金属迹线的中心以及其宽度被对准并且产生基本上重叠。当层M61000接下来被制造在层M5900的上面时，也存在交变极性的另外的类似重叠。
图13示出了结构1300的俯视图，所述结构1300示出了被制造在M3层700上的M4800层。注意，两层之间设计规则不同。与M3层700相比，不同的设计规则导致M4层800中迹线的更大的宽度、间隔以及节距。还要注意的是，M3层800在与M3层700不同的方向上延伸，从而避免了迹线的未对准和电容的损失。而且，通过方向的变化，阳极和阴极迹线在许多区域中重叠。为了强调，重叠的区域由阴影表示，并且其中一个重叠区域被标识为1302作为参考。这些重叠的区域帮助该结构重获当迹线仅在相同方向上延伸时由于迹线的未对准而失去的电容。
图14示出了结构1400的俯视图，该结构的俯视图中，所有六层M1、M2、M3、M4、M5以及M6被制造在从M1层500开始的另一个层的上面。因此，层的各个部分通过在图14中的不同位置示出，并且各个层的许多部分被后面的层所重叠。例如，图14示出了M2层阳极迹线1402和M3层阳极迹线1404的一部分。作为另一实例，图14示出了M6层阳极迹线1406、M6层阴极迹线1408以及一部分M5层阴极迹线1410和一部分M5层阳极迹线1412。通孔（例如，1414）将每层之间的阴极总线和阳极总线互连。
图15示出了诸如电容器的半导体结构的示例性制造方法1500。确定第一层的设计规则和值（1502）。给定设计规则，制造处理1500制造阳极和阴极总线（1504）。此外，制造处理1500根据设计规则值在给定方向上制造阳极迹线和阴极迹线（1506）。
如果有其它层要制造，则制造处理1500确定下一层的设计规则和值（1508），并且制造处理1500可确定改变在下一层中的迹线的方向。例如，当存在规则改变时（例如，设计规则的值的变化，或新规则）可发生方向上的变化（1509）。然而，不论是否存在规则变化都可发生方向上的改变，或者方向上的改变可以发生其中规则改变的跟随在一个层后面的层中，以及不论规则改变是否引起导致连续的层之间的迹线的未对准都可发生方向上的改变。
在一些情况下，当不存在规则变化时，制造处理1500可为下一层制造阳极和阴极总线（1510）并且制造在与前面的层相同的方向上的阳极和阴极迹线（1512）。如果设计规则没有改变，则迹线可在层之间以交变的极性基本上重叠。
在一些情况下，当存在规则改变时，制造处理1500可为下一层改变迹线的方向。具体地，在下一层上，制造处理1500制造阳极和阴极总线（1514）并且制造在与前面的层不同的方向上的阳极和阴极迹线（1516）。可以利用光刻处理来执行制造处理1500以根据为给定层所选择的宽度、
间隔和节距（或其他设计规则）以期望的图案来沉积结构组件。
表1示出了用于耐受所标注电压的电容器的设计规则的以纳米（nm）为单位的某些实例值。在其他设计或在任意特定的制造处理中对于任意特定层可采用任意其他值。
在上述的结构中，例如，与前一层相比，当在当前层中设计规则改变时，在当前层中迹线改变方向（例如，旋转90度）。前一层可以是紧接的前一层或者是其他先前的层。方向上的变化阻止了在相同方向上延伸的迹线的未对准，因此帮助该结构达到最大层内耦接电容。增加的层内耦接电容还帮助该结构达到特定电容值的最大密度结构。
尽管已描述了发明的各种实施方式，但对本领域的那些普通技术人员显而易见的是，在发明的范围内，可存在许多其他实施方式和实现。因此，发明仅受到所附权利要求和其等同替换的限制。
Claims (10)
1.一种电容结构体，包括：
第一层；
第二层，在所述第一层之上并且与所述第一层绝缘；
所述第一层包括：
第一层金属迹线，根据具有用于所述第一层的第一值的设计参数来定位；
所述第二层包括：
第二层金属迹线，根据所述第二层的设计参数的第二值来定位，所述第二值不同于所述第一值；
并且，其中：
所述第二层金属迹线在与所述第一层金属迹线不同的方向上延伸；
第一电极，被设置成连接所述第一层金属迹线的第一部分；以及
第二电极，被设置成连接所述第二层金属迹线的第二部分。
2.根据权利要求1所述的电容结构体，其中：
所述第二层顺序紧跟所述第一层。
3.根据权利要求1所述的电容结构体，还包括：
第三层，在所述第二层之上并且与所述第二层绝缘；
第三层金属迹线，也根据所述设计参数的所述第二值来定位；
其中：
所述第三层金属迹线在与所述第二层金属迹线相同的方向上延伸。
4.根据权利要求1所述的电容结构体，还包括：
第四层，在所述第一层的下面并且与所述第一层绝缘；
第四层金属迹线，也根据所述设计参数的所述第一值来定位；
其中：
所述第四层金属迹线在与所述第一层金属迹线相同的方向上延伸。
5.一种电容结构体，包括：
第一层，包括：
第一导电迹线，具有满足第一设计规则的第一间隔并且在第一方向上延伸；
第二层，垂直于所述第一层设置并且包括：
第二导电迹线，被设置成满足第二设计规则并且在与所述第一方向不同的第二方向上延伸以避免所述第一导电迹线与第二导电迹线之间的未对准，以及
第一电极，被设置成连接所述第一导电迹线的第一部分及所述第二导电迹线的第二部分。
6.根据权利要求5所述的电容结构体，其中，所述第二方向垂直于所述第一方向。
7.根据权利要求5所述的电容结构体，其中，所述第一导电迹线包括交叉的电容器板。
8.一种金属-氧化物-金属电容器的设计方法，包括：
根据设计参数的第一值来制造第一层，所述第一层包括根据所述第一值隔开的第一层金属电容器迹线；
根据所述设计参数的第二值来制造第二层，所述第二层包括根据所述第二值隔开并且在与所述第一层金属电容器迹线不同的方向上延伸的第二层金属电容器迹线；以及
制造第一极性电极，所述第一极性电极被连接至所述第一层金属电容器迹线和第二层金属电容器迹线中的所选的多个；和
制造第二极性电极，所述第二极性电极被连接至所述第一层金属电容器迹线和第二层金属电容器迹线中的所选的多个。
9.根据权利要求8所述的方法，还包括：
在一系列层中确定所述设计参数从所述第一值改变至所述第二值的特定层；以及
当所述第二层为特定层时，制造所述第二层金属电容器迹线以在所述不同的方向上延伸。
10.根据权利要求8所述的方法，其中，制造所述第二层包括使得所述第二层金属电容器迹线垂直于所述第一层金属电容器迹线延伸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/533,280 US9123719B2 (en) | 2012-06-26 | 2012-06-26 | Metal-oxide-metal capacitor |
| US13/533,280 | 2012-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515453A CN103515453A (zh) | 2014-01-15 |
| CN103515453B true CN103515453B (zh) | 2018-03-27 |
Family
ID=47562943
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210587585.2A Active CN103515453B (zh) | 2012-06-26 | 2012-12-28 | 金属‑氧化物‑金属电容器 |
| CN2012207474274U Expired - Lifetime CN203351589U (zh) | 2012-06-26 | 2012-12-28 | 金属-氧化物-金属电容器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012207474274U Expired - Lifetime CN203351589U (zh) | 2012-06-26 | 2012-12-28 | 金属-氧化物-金属电容器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9123719B2 (zh) |
| EP (1) | EP2680308B1 (zh) |
| CN (2) | CN103515453B (zh) |
| TW (1) | TWI487123B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9887257B2 (en) * | 2015-12-01 | 2018-02-06 | Altera Corporation | Scalable fixed-footprint capacitor structure |
| CN111357103A (zh) * | 2017-12-29 | 2020-06-30 | 华为技术有限公司 | 电容器 |
| EP3514828B1 (en) * | 2018-01-19 | 2021-08-25 | Socionext Inc. | Semiconductor integrated circuitry |
| US10453791B2 (en) | 2018-02-06 | 2019-10-22 | Apple Inc. | Metal-on-metal capacitors |
| EP3742482B1 (en) | 2019-05-24 | 2023-02-22 | Socionext Inc. | Integrated-circuit devices and circuitry comprising the same |
| CN111146181B (zh) * | 2019-11-26 | 2022-03-04 | 上海集成电路研发中心有限公司 | 一种半导体结构和制作方法 |
| CN111900251B (zh) * | 2020-08-26 | 2024-02-27 | 上海华虹宏力半导体制造有限公司 | Mom电容器及半导体元件 |
| US11532546B2 (en) * | 2021-04-26 | 2022-12-20 | Nxp B.V. | Fringe capacitor arranged based on metal layers with a selected orientation of a preferred direction |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN101308726A (zh) * | 2005-03-17 | 2008-11-19 | 富士通株式会社 | Mim电容器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690570B2 (en) * | 2000-09-14 | 2004-02-10 | California Institute Of Technology | Highly efficient capacitor structures with enhanced matching properties |
| CA2395900A1 (en) * | 2002-08-12 | 2004-02-12 | Christopher Andrew Devries | Matched vertical capacitors |
| US7485912B2 (en) | 2006-03-28 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible metal-oxide-metal capacitor design |
| TWI321842B (en) * | 2006-12-05 | 2010-03-11 | Via Tech Inc | Capacitor structure for integrated circuit |
| US7698678B2 (en) * | 2007-05-30 | 2010-04-13 | International Business Machines Corporation | Methodology for automated design of vertical parallel plate capacitors |
| US7718546B2 (en) | 2007-06-27 | 2010-05-18 | Sandisk 3D Llc | Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon |
| US8379365B2 (en) | 2009-04-28 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal oxide metal capacitor with slot vias |
| US8536016B2 (en) * | 2009-05-22 | 2013-09-17 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with hierarchical capacitor and method of manufacture thereof |
-
2012
- 2012-06-26 US US13/533,280 patent/US9123719B2/en active Active
- 2012-12-17 TW TW101147835A patent/TWI487123B/zh not_active IP Right Cessation
- 2012-12-27 EP EP12008625.1A patent/EP2680308B1/en active Active
- 2012-12-28 CN CN201210587585.2A patent/CN103515453B/zh active Active
- 2012-12-28 CN CN2012207474274U patent/CN203351589U/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| CN101308726A (zh) * | 2005-03-17 | 2008-11-19 | 富士通株式会社 | Mim电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI487123B (zh) | 2015-06-01 |
| US9123719B2 (en) | 2015-09-01 |
| CN103515453A (zh) | 2014-01-15 |
| EP2680308A3 (en) | 2017-07-12 |
| CN203351589U (zh) | 2013-12-18 |
| TW201401526A (zh) | 2014-01-01 |
| EP2680308A2 (en) | 2014-01-01 |
| US20130342955A1 (en) | 2013-12-26 |
| EP2680308B1 (en) | 2020-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515453B (zh) | 金属‑氧化物‑金属电容器 | |
| US6661079B1 (en) | Semiconductor-based spiral capacitor | |
| CN100527299C (zh) | 多层片状电容器和多层片状电容器阵列 | |
| CN101009157B (zh) | 积层电容器 | |
| TWI249755B (en) | Multilayered chip capacitor | |
| CN100533614C (zh) | 叠层电容器 | |
| CN1926649B (zh) | 固体电解电容器 | |
| KR101557157B1 (ko) | 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지 | |
| KR101018254B1 (ko) | 적층형 칩 캐패시터 | |
| US7251116B2 (en) | Low inductance multilayer capacitor | |
| CN106711120A (zh) | 具有掩埋电源轨的半导体器件及其制造方法 | |
| CN100477252C (zh) | 有机电致发光器件及其制造方法 | |
| CN1674272A (zh) | 一种电子熔线及形成该电子熔线的制造方法 | |
| CN104517941A (zh) | 线圈及制备应用于电感元件的线圈的方法 | |
| US10366832B2 (en) | Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode | |
| US7149071B2 (en) | Controlled resistance capacitors | |
| US20080158772A1 (en) | Common centroid symmetric structure capacitor | |
| CN104103427B (zh) | 去耦合组件 | |
| CN105575945A (zh) | 一种mom电容及其制作方法 | |
| KR101163646B1 (ko) | Ｌｅｄ 모듈을 위한 어드레스 전극라인 및 제조방법 | |
| CN204560027U (zh) | 具有埋入电感的印制电路板 | |
| CN100395882C (zh) | 一种小面积高性能叠层结构差分电感 | |
| JP2012164828A (ja) | チップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路 | |
| CN100454550C (zh) | 电容结构 | |
| CN205752160U (zh) | 一种电容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1191452 Country of ref document: HK |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20170309 Address after: Singapore Singapore Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: American California Applicant before: Zyray Wireless Inc. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181024 Address after: Singapore Singapore Patentee after: Annwa high tech Limited by Share Ltd Address before: Singapore Singapore Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1191452 Country of ref document: HK |