CN102820279B - 垂直相互交叉的半导体电容器 - Google Patents
垂直相互交叉的半导体电容器 Download PDFInfo
- Publication number
- CN102820279B CN102820279B CN201110405039.8A CN201110405039A CN102820279B CN 102820279 B CN102820279 B CN 102820279B CN 201110405039 A CN201110405039 A CN 201110405039A CN 102820279 B CN102820279 B CN 102820279B
- Authority
- CN
- China
- Prior art keywords
- stack part
- axle
- conductive stack
- cathode assembly
- conducting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本披露提供了半导体器件。半导体器件包括:横跨X-方向和与X-方向正交的Y-方向的基板。半导体器件包括在与X-方向和Y-方向正交的Z-方向上形成在基板之上的互连结构。互连结构包括通过多个通孔在Z-方向上互连在一起的多条金属线。互连结构包括电容器,电容器包括阳极组件和阴极组件。阳极组件包括在Z-方向上延伸的延长阳极堆叠件的阵列。阴极组件包括在Z-方向上延伸的延长阴极堆叠件的阵列。阳极堆叠件的阵列在X方向和Y方向上与阴极堆叠件的阵列相互交叉。
Description
技术领域
本发明涉及半导体集成电路领域。
背景技术
半导体集成电路(IC)行业经历了快速成长。IC材料和设计方面的技术进步产生了几代IC,每代都具有比前一代更小和更复杂的电路。然而,这些进步增加了处理和制造IC的复杂性,并且对于将被实现的这些进步,需要类似发展IC处理和制造。在集成电路演进的过程中,功能密度(即,每芯片面积的互连器件的数量)通常增加,同时几何尺寸(即,可以使用制造处理创建的最小部件(或线))减小。
多种有源或无源电子组件可以形成在半导体IC上。例如,半导体电容器可以被形成为无源电子组件。传统地,半导体电容器可以具有金属上金属(metal-on-metal,MOM)结构。当器件尺寸继续减小时,用于传统半导体电容器的MOM结构可能遇到诸如过多面积消耗、低电容密度、和/或高制造成本的问题。
从而,虽然现有半导体电容器器件通常适于它们想要的目的,但是它们不能整体上满足各个方面。
发明内容
根据本发明的一方面,提供一种半导体器件,包括:基板,具有由第一轴和与所述第一轴垂直的第二轴限定的表面;以及电容器,设置在所述基板的所述表面之上,所述电容器具有阳极组件和阴极组件,所述阳极组件包括多个第一导电堆叠件,所述阴极组件包括多个第二导电堆叠件;
其中:所述第一导电堆叠件和所述第二导电堆叠件中的每个都沿着垂直于所述基板的所述表面的第三轴延伸;以及所述第一导电堆叠件沿着所 述第一轴和所述第二轴与所述第二导电堆叠件相互交叉。
优选地,所述第一导电堆叠件和所述第二导电堆叠件中的每个都包括通过多个通孔沿着所述第三轴互连的多条金属线。
优选地,具有多个互连层的互连结构设置在所述基板之上,并且其中,所述金属线中的每条都属于所述互连结构的相应互连层。
优选地,所述金属线中的每条沿着所述第一轴和所述第二轴都具有比所述通孔更大的尺寸。
优选地,所述第一导电堆叠件和所述第二导电堆叠件在俯视图中形成二维阵列,并且其中,所述阵列包括沿着所述第一轴对准的第一导电堆叠件和第二导电堆叠件的子集以及沿着所述第二轴对准的第一导电堆叠件和第二导电堆叠件的另一子集。
优选地,所述阳极组件和所述阴极组件之一进一步包括顶部,并且所述阳极组件和所述阴极组件中的另一个进一步包括底部,并且其中,所述第一导电堆叠件和所述第二导电堆叠件设置在所述顶部和所述底部之间。
优选地,所述顶部和所述底部中的每个都包括属于互连结构的金属层的各个导电元件。
优选地,所述导电元件包括单个金属板。
优选地,所述导电元件包括多条延长金属线,每条所述延长金属线均沿着以下之一延伸:所述第一轴和所述第二轴。
优选地,所述阳极组件和阴极组件中的每个都包括侧部,所述侧部包括通过多个通孔沿着所述第三轴互连的多条延长金属线,并且其中,所述延长金属线中的每条都沿着以下之一延伸:所述第一轴和所述第二轴。
优选地,所述阳极组件和阴极组件的所述侧部沿着所述第一轴和所述第二轴完全包围所述多个第一导电堆叠件和所述多个第二导电堆叠件。
根据本发明另一方面,提供一种半导体器件,包括:基板,横跨X-方向和与所述X-方向正交的Y-方向;以及互连结构,在与所述X-方向和所述Y-方向正交的Z-方向上形成在所述基板之上,所述互连结构包括通过多个通孔在所述Z-方向上互连在一起的多条金属线,所述互连结构包括电容器,所述电容器包括阳极组件和阴极组件;其中:所述阳极组件包括在所 述Z-方向上延伸的延长阳极堆叠件的阵列;所述阴极组件包括在所述Z-方向上延伸的延长阴极堆叠件的阵列;以及所述阳极堆叠件的阵列在所述X方向和所述Y方向上与所述阴极堆叠件的阵列相互交叉。
优选地,所述阳极堆叠件的阵列以使得相互紧邻设置的所述堆叠件具有相反极性的方式与所述阴极堆叠件的阵列相互交叉。
优选地,所述阳极堆叠件和所述阴极堆叠件中的每个都包括所述金属线的相应子集和所述通孔的相应子集,并且其中,所述阳极堆叠件和所述阴极堆叠件中的每个的横截面轮廓都具有之字形。
优选地,所述阳极组件和所述阴极组件中的每个都包括侧部,所述侧部包括通过所述通孔的相应子集互连在一起的所述金属线的相应子集,并且其中,所述金属线中的每个都具有延长的形状,并且每个都在以下之一延伸:所述X-方向和所述Y-方向。
优选地,所述阳极组件和所述阴极组件中的每个都包括以下之一:顶部和底部,并且其中,所述顶部和所述底部中的每个都包括所述金属线的子集。
优选地,所述金属线的所述子集包括以下之一:单个金属板、以及沿着所述X方向和Y方向中的一个方向延伸的多条延长金属线。
根据本发明的再一方面,提供一种制造半导体器件的方法,包括:提供具有由第一轴和与所述第一轴垂直的第二轴限定的表面的基板;以及在所述基板的表面之上形成互连结构,所述互连结构具有由多个通孔互连的多条导电线,其中,形成所述互连结构包括:通过至少一些所述导电线和至少一些所述通孔形成电容器,所述电容器具有阳极组件和阴极组件,所述阳极组件包括多个第一导电元件,所述阴极组件包括多个第二导电元件;其中:所述第一导电元件和所述第二导电元件中的每个都沿着与所述基板的所述表面垂直的第三轴延伸;以及其中,所述第一导电元件被形成为沿着所述第一轴和所述第二轴与所述第二导电元件相互交叉。
优选地,以使得所述第一导电元件和所述第二导电元件中的每个都与具有相反极性的另一导电元件紧邻设置的方式形成所述电容器。
优选地,以所述第一导电元件和所述第二导电元件中的每个都包括所 述导电线的相应子集以及沿着所述第三轴互连所述导电线的所述子集的所述通孔的相应子集的方式形成所述电容器。
附图说明
当读取附图时,本披露的多个方面从以下详细说明最好地理解。要强调,根据行业中的标准实践,多种特征不按比例绘制。事实上,为了清楚地论述,多种特征的尺寸可以任意增加或减少。
图1是示出根据本披露的多个方面的制造半导体器件的方法的流程图。
图2-图3是在制造的不同阶段的半导体器件的横截面图。
图4是半导体电容器的透视图。
图5A和图5B分别是半导体电容器的一部分的俯视图和透视图。
图6A和图6B分别是半导体电容器的横截面图和透视图。
图7A和图7B分别是半导体电容器的详细横截面图和透视图。
图8-图12分别是半导体电容器的可选实施例的透视图。
具体实施方式
将理解,以下披露提供了多个不同实施例或实例,用于实现多种实施例的不同特征。以下描述组件和布置的特定实例,以简化本披露。当然,这些仅是实例,并且不用于限制。例如,以下说明书中的第一特征在第二特征之上或上形成可以包括第一和第二特征直接接触形成的实施例,并且还可以包括附加特征可以形成在第一和第二特征之间,使得第一和第二特征不直接接触的实施例。另外,本披露在多种实例中可以重复参考数字和/或字符。该重复用于简单和清楚的目的,并且其本身不指示所披露的多种实施例和/或配置之间的关系。
在图1中示出用于制造包括电容器结构的半导体器件的方法20的流程图。半导体器件可以包括集成电路(IC)芯片、芯片上系统(SoC)、或其部分,其可以包括多种无源和有源微电子器件,诸如,电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金 属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、横向扩散的MOS(LDMOS)晶体管、高功率MOS晶体管、或其他类型晶体管。将理解,在此披露的附图被简化用于更好地理解本披露的发明思想。从而,应该注意,在图1的方法20之前、期间和之后,可以提供附加处理,并且在此仅简单地描述一些其他处理。
参考图1,方法20开始于框25,其中,提供基板。基板具有由第一轴和与第一轴垂直的第二轴限定的表面。方法20开始于框30,其中,互连结构形成在基板的表面之上。互连结构包括通过多个通孔互连的多条导电线。互连结构以使得电容器形成在互连结构中的方式形成。电容器通过至少一些导电线和至少一些互连结构的通孔形成。电容器被形成为具有阳极组件和阴极组件。阳极组件包括多个第一导电堆叠件。阴极组件包括多个第二导电堆叠件。第一导电堆叠件和第二导电堆叠件中的每个都沿着与基板的表面垂直的第三轴延伸。第一和第二导电堆叠件被形成为沿着第一轴和第二轴相互交叉。在一个实施例中,每个导电堆叠件都包括沿着第三轴延伸的延长堆叠件。每个延长堆叠件都包括多个通孔和相互对准并且通过多个通孔互连在一起的多条金属线。
图2和图3是根据本披露的多个方面制造的半导体器件的示意性部分横截面侧视图。参考图2,根据图1的方法20制造半导体器件。半导体器件包括基板40。在一个实施例中,基板40是掺杂有P型搀杂物(诸如,硼)的硅基板,或掺杂有N型搀杂物(诸如,砷或磷)的硅基板。基板40可以由一些其他合适基本半导体,诸如,金刚石或锗;合适化合物半导体,诸如,碳化硅、砷化铟、或磷化铟;或合适合金半导体,诸如,碳化硅锗、镓砷磷、或镓铟磷制成。而且,基板40可以包括外延层(epi层),其可以被变形用于性能增强,并且可以包括绝缘体上硅(SOI)结构。
虽然为了简化的原因未特别示出,但是多个电子组件可以形成在基板中。例如,FET晶体管器件的源极和漏极区可以形成在基板中。源极区和漏极区可以通过一个或多个离子注入或扩散处理形成。作为另一实例,隔离结构(诸如,浅沟槽隔离(STI)结构或深沟槽隔离(DTI)结构)可以形成在基板中,以提供对多种电子组件的隔离。这些隔离结构可以通过在 基板40中蚀刻凹槽(或沟槽)并且之后用介电材料(诸如,本领域中已知的氧化硅、氮化硅、氮氧化硅、掺氟硅化物(FSG)、和/或低-k介电材料)填充凹槽形成。
基板40具有上表面50。表面50是由X-轴和Y-轴限定的二维平面,其中,X-轴和Y-轴相互垂直或者正交。X-轴和Y-轴还可以分别称为X-方向和Y-方向。
现在参考图3,互连结构60形成在基板40的上表面50之上。换句话说,互连结构60在Z-轴或与表面50垂直的Z-方向上设置在表面50之上。互连结构60包括多个图案化介电层和互连导电层。这些互连导电层在电路、输入/输出、和形成在基板40中的多种掺杂部件之间提供互连件(例如,布线)。更详细地,互连结构60可以包括多个互连层,还称为金属层(例如,M1、M2、M3等)。互连层中的每个都包括多个互连部件,还称为金属线。金属线可以是铝互连线或者铜互连线,并且可以包括导电材料,诸如,铝、铜、铝合金、铜合金、铝/硅/铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物、或其结合。金属线可以通过包括物理气相沉积(PVD)、化学气相沉积(CVD)、溅射、电镀或其结合的处理形成。
互连结构60包括在互连层之间提供隔离的层间电介质(ILD)。ILD可以包括介电材料,诸如,氧化物材料。互连结构60还包括多个通孔/触点,其在基板上的不同互连层和/或部件之间提供电连接。为了简单起见,在此不特别示出互连层中的金属线、互连金属线的通孔、和隔离它们的电介质材料。
根据本披露的多个方面,相互交叉的电容器结构形成在互连结构60中。或者换句话说,互连结构60的多种组件构成在此披露的相互交叉的电容器。为了简单起见,电容器结构在图3中未示出,但是其的多种实施例在图4和图8-图10中更详细地示出,并且将通过以下段落更详细地论述。
现在参考图4,示出根据本披露的多个方面的相互交叉的电容器结构100A的实施例的部分(局部)透视图。电容器结构100A包括阳极组件110和阴极组件120A。阳极组件110A和阴极组件120A分别用作电容器结构100A的阳极和阴极端子,使得电压可以通过阳极和阴极端子提供。换句话 说,当电容器结构100A在操作中时(用作电容器),将贯穿阳极组件110A施加一个电压,同时将贯穿阴极组件120A施加不同电压。阳极和阴极组件110A和120A可以被认为是相反电极,或者可以说具有不同极性。还将理解,阳极和阴极组件110A和120A的相对位置不是关键的。例如,在其他实施例中,阳极和阴极组件110A和120A可以被旋转、翻转、或切换。
还将理解,互连结构60的电介质材料用作电容器结构100A的阳极和阴极电极之间的电介质。在图4中,电介质材料将阳极组件110A的多个部分与阴极组件120A的多个部分分离并且电隔离。根据需要和将由电容器结构100A执行的功能,互连结构100A的电介质材料可以被谨慎地选择,以实现理想电容。例如,用于平行板行电容器的电容可以通过以下等式计算:
其中,C是电容;A是两个板的叠加的面积;εr是板之间的材料的介电常数;ε0是电常数(ε0≈8.854×10-12Fm-1);以及d是板之间的间隔。同样地,如果希望高电容电容器,则互连结构的电介质材料可以被选择为具有高介电常数。
阳极组件110A和阴极组件120A中的每个都包括多个导电堆叠件(或其阵列)。阳极组件110A的两个这种导电堆叠件在此被标记为150A和151A,并且阴极组件120A的两个这种导电堆叠件在此被标记为导电堆叠件160A和161A。根据本披露的多个方面,这些导电堆叠件150A-151A和160A-161A每个都包括多个导电组件和互连导电组件的多个通孔。使用导电堆叠件160A作为实例,其包括导电组件200A、201A、202A、和203A、以及通孔210A、211A、212A和213A。
在一个实施例中,导电组件200A-203A是属于图3的互连结构60的不同互连层(或金属层)的金属线的子集。例如,导电组件200A可以是金属-2层中的金属线,导电组件201A可以是金属-3层中的金属线,导电组件202A可以是金属-4层中的金属线,以及导电组件203A可以是金属-5层中的金属线。从而,将理解,术语“导电组件”和“金属线”可以可交换地使用,之后称为导电堆叠件的不同层上的导电组件。通孔210A-213A是将这些金属线互连在一起的通孔。
在图4中所示的实施例中,金属线200A-203A和通孔210A-213A在沿着Z-轴的方向(即,与图2的基板40的表面50垂直的垂直方向)上基本对准。以此方式,导电堆叠件160A与沿着Z-轴垂直延伸的延长元件相似。对于阳极组件110A和阴极组件120A的其他导电堆叠件来说也是一样的。然而,将理解,可选配置可以在其他实施例中实现。例如,每个导电堆叠件的金属线和通孔都可以互连,但是不必须垂直对准。
根据本披露的多个方面,每个导电堆叠件都在X-方向和Y-方向(或沿着X和Y轴)上与具有相反极性的导电堆叠件相互交叉。例如,导电堆叠件160A在X-方向上紧邻导电堆叠件150A设置。导电堆叠件160A还在Y-方向上紧邻导电堆叠件151A设置。导电堆叠件150A和151A是阳极组件110A的元件,同时导电堆叠件160A是阴极组件120A的元件。换句话说,导电堆叠件150A和151A具有一个极性,同时导电堆叠件160A具有相反极性。
图5A和图5B更详细地示出以上论述。特别地,图5A是图4的电容器结构100A的导电堆叠件的示意性部分俯视图,并且图5B是电容器结构100A的导电堆叠件的示意性部分透视图。如图5A和图5B清楚地示出,阳极和阴极组件的导电堆叠件(包括导电堆叠件150A-151A和160A-161A)基本相互对准,以形成横跨X-方向和Y方向的多个阵列。换句话说,具有交替(或相互交叉)阳极和阴极元件的二维阵列可以在俯视图中观察到。例如,如图5A的俯视图所示,形成具有九个导电堆叠的3×3阵列。在其他实施例中,可以代替形成具有其他数量的导电堆叠件的阵列,诸如4×4或5×7等。
在阵列内,每个导电堆叠件都紧邻具有相反极性的另一导电堆叠件设置。在一个实施例中,如果两个导电堆叠件在X-方向或Y-方向上基本对准,并且如果没有其他导电堆叠件设置在它们之间,则两个导电堆叠件被认为相互紧邻。否则,两个导电堆叠件可以不相互紧邻(例如,如果它们对角地对准),或者根本不相邻(例如,如果它们在其间通过其他导电堆叠件分离)。
例如,如图5A的俯视图清楚地示出,导电堆叠件160A紧邻导电堆叠 件150A(在X-方向上对准)和导电堆叠件151A(在Y-方向上对准)。并且,虽然没有导电堆叠件隔离导电堆叠件160A和导电堆叠件162A,但是它们不被认为相互紧邻,这是因为它们呈对角设置并且从而在X-方向或Y-方向上不对准。导电堆叠件160A也不紧邻导电堆叠件161A,这是由于它们由导电堆叠件150A隔离。然而,将理解,在其他实施例中,术语“紧邻”可以不被严格地限定。例如,在其他实施例中,即使两个相邻导电堆叠件在X-方向或Y-方向上基本不对准,两个相邻导电堆叠件也被认为相互紧邻。换句话说,可以容忍X或Y方向上的适当偏移。
返回参考图5A-图5B,根据上述本披露的多个方面,紧邻设置的导电堆叠件具有相反极性(即,它们是互补的)。从而,如果给定导电堆叠件是阳极组件的一部分,则其紧邻的导电堆叠件应该是阴极组件的一部分,反之亦然。该相互交叉的配置帮助最优化电容器结构的电容密度,这是因为相互交叉的阳极/阴极在不牺牲整个芯片空间的情况下增加电容器的有效面积。这至少部分由于电容器的电容与阳极/阴极连接面积(如上所述)直接相关,从而增加该面积还帮助增加有效电容。因此,整个电容密度可以增加,同时电容器结构100A仍然基本占据IC芯片上的相同量面积。
阳极/阴极连接面积还通过导电堆叠件的侧壁连接面积的增加而提高。这在图6A-图6B中示出,其中,图6A是上述电容器结构100A的示意性部分横截面侧视图,并且图6B是电容器结构100A的示意性部分透视图。特别地,图6A的横截面侧视图从点A到点A′(通过虚线指示)横跨图6B中的垂直面。如图6A中清楚地示出,导电堆叠件的金属线比互连它们的通孔具有更大横向面积。结果,每个导电堆叠件具有之字形横截面侧壁轮廓。这种之字形轮廓增加了紧邻的导电堆叠件之间的有效连接面积。
为了更清楚地示出增加的侧壁面积,参考图7A和图7B。图7A是更详细的导电堆叠件(例如,图4的导电堆叠件160A)的一部分的示意性部分横截面侧视图,并且图7B是两个相邻导电堆叠件(例如,导电堆叠件160A和150A)的更详细的示意性部分侧视图。特别地,图7A的横截面侧视图跨过图7B中的点A至点A′(通过虚线指示)。因此,图7A是图7B的阴极堆叠件160A的侧壁轮廓的详细视图。
如上所述,导电堆叠件160A的金属线200A-203A的横向尺寸比互连它们的通孔211A-213A的更大。结果,金属线200A-203A有效地构成凸起部分(向外突出),并且通孔211A-213A有效地构成凹入部分(向内突出)。这些交替凸起和凹入部分形成之字形线230。虽然在图7A中未示出,但是类似之字形线还形成在阳极导电堆叠件150A(图7B)中。具有之字形轮廓的这两个相对侧壁与两个直接垂直堆叠件相比在其间具有更大的有效连接面积。为了上述这些原因,本披露通过具有之字形的相反(或互补)电极堆叠件的相互交叉定位提供增加的电容。
返回参考图4,阳极组件110A还包括侧部260A和顶部261A,并且阴极组件120A还包括侧壁270A和底部271A。侧部260A和270A中的每个都包括通过通孔垂直(在Z-方向上)互连的多条延长金属线,其中,延长金属线在Y方向上延伸。顶部和底部261A和271A每个都包括在X-方向上延伸的多条延长金属线(还称为“指状物(finger)”)。顶部261A的延长金属线是相同金属层中的金属线,并且底部271A的延长金属线是相同金属层中的金属线(但是不同于顶部261A的金属线的不同金属层)。将明白,在其他实施例中,阳极组件110A可以具有底部,并且阴极组件120A可以具有代替的顶部。在其他实施例中,侧部以及顶部和底部还可以具有可选形状和设计。
现在参考图8,上述电容器结构的可选实施例的示意性部分透视图被示出为电容器结构100B。为了清楚和一致性起见,出现在先前附图中的组件在图8和以下附图同样标记。如图8中所示,电容器结构100B还包括阳极组件110B和阴极组件120B。阳极和阴极组件包括与具有相反极性的导电堆叠件以相互交叉的方式设置的导电堆叠件阵列。
图8的电容器结构100B不具有类似于图4的侧部。另外,与图4的实施例的顶部和底部中的金属“指状物”不同,图8中所示的实施例包括每个都为单金属板的顶部261B和底部271B。同样地,顶部和底部比图4的实施例具有更大表面积。较大表面积与电容器结构100B的较低电阻对应。质量因数(或Q因数)与阻抗倒数相关。从而,图8的实施例的较低阻抗(由于顶部和底部的较大表面积)导致较高质量因数,其对于高频率应用 是理想的。从而,图8的实施例提供由于使用相互交叉的相反电极的堆叠件而使得电容密度增强的优点,并且其还提供由于阳极和阴极组件的大表面积导致的高质量因数的优点。
现在参考图9,上述电容器结构的另一可选实施例的示意性部分透视图被示出为电容器结构100C。电容器结构100C还包括阳极组件110C和阴极组件120C。阳极和阴极组件包括与具有相反极性的导电堆叠件以相互交叉的方式设置的导电堆叠件阵列。电容器结构100C还包括与图4中所示的类似的侧壁260C和270C、以及与图8中所示的类似的顶部和底部261C和270C。从而,电容器结构100C可以被看作电容器结构100A(图4)和电容器结构100B(图8)的结合。同样地,电容器结构100C提供增加的电容密度的优点,以及对于高频应用有传导性的高质量因数的优点。
现在参考图10,上述电容器结构的又一可选实施例的示意性部分透视图被示出为电容器结构100D。电容器结构100D包括阳极组件110D和阴极组件120D。阳极和阴极组件包括与具有相反极性的导电堆叠件以相互交叉的方式设置的导电堆叠件阵列。电容器结构100D还包括分别用于阳极和阴极组件110D和120D的侧部260D和270D。与先前实施例不同,侧部260D和270D在X和Y方向上包围导电堆叠件。换句话说,导电堆叠件由侧部260D和270B水平地包围。另外,顶部和底部261D和271D从顶部并且从底部覆盖导电堆叠件。以此方式,侧部260D、270D以及顶部和底部261D和271D完全包围导电堆叠件,从而提供导电堆叠件的完全保护。
现在参考图11,上述电容器结构的又一可选实施例的示意性部分透视图被示出为电容器结构100E。电容器结构100E类似于在图4和图8-图10中所述和所示的电容器结构100A、100B、100C、100D。另外,电容器结构100E包括接地保护结构300,其保护阳极组件110E和阴极组件120E。在一个实施例中,接地保护结构300提供对阳极组件110E和阴极组件120E的完全保护。这种完全保护使得电容器结构100E免受其围绕物(诸如,伪金属或互连路由线)的干扰(immunity)(例如,免受噪声的干扰)。
现在参考图12,上述电容器结构的再一可选实施例的示意性部分透视图被示出为电容器结构100F。电容器结构100F类似于图4中所述和所示 的电容器结构100A。然而,与电容器结构100A不同,用于阳极组件110F的连接件330F-331F与用于阴极组件120F的连接件332F相互交叉。连接件330F-332F的该相互交叉特性还导致电容密度增加,其是希望的。
将理解,可以执行附加处理以完成电容器结构的制造。例如,这些附加处理可以包括钝化层的沉积、封装和测试。为了简单起见,这些附加处理在此不描述。
根据本披露的更广泛形式之一披露了半导体器件。在一个实施例中,半导体器件包括:基板,具有由第一轴和与第一轴垂直的第二轴限定的表面;以及电容器,设置在基板的表面之上,电容器具有阳极组件和阴极组件,阳极组件包括多个第一导电堆叠件,阴极组件包括多个第二导电堆叠件;其中:第一导电堆叠件和第二导电堆叠件中的每个都沿着垂直于基板的表面的第三轴延伸;以及第一导电堆叠件沿着第一轴和第二轴与第二导电堆叠件相互交叉。
在一个实施例中,第一和第二导电堆叠件中的每个都包括通过多个通孔沿着第三轴互连的多条金属线。
在一个实施例中,具有多个互连层的互连结构设置在基板之上,其中,金属线中的每条都属于互连结构的相应互连层。
在一个实施例中,每条金属线沿着第一和第二轴的尺寸比通孔大。
在一个实施例中,第一导电堆叠件和第二导电堆叠件形成俯视图中的二维阵列,其中,阵列包括沿着第一轴对准的第一和第二导电堆叠件的子集和沿着第二轴的第一和第二导电堆叠件的另一子集。
在一个实施例中,阳极和阴极组件中的一个进一步包括顶部,并且阳极和阴极组件中的另一个进一步包括底部,其中,第一和第二导电堆叠件设置在顶部和底部之间。
在一个实施例中,顶部和底部中的每个都包括属于互连结构的金属层的相应的导电元件。
在一个实施例中,导电元件包括单个金属板。
在一个实施例中,导电元件包括多条延长金属线,每条延长金属线都沿着以下之一延伸:第一轴和第二轴。
在一个实施例中,阴极和阳极组件中的每个都包括侧部,侧部包括通过多个通孔沿着第三轴互连的多条延长金属线,并且其中,延长金属线中的每条都沿着以下之一延伸:第一轴和第二轴。
在一个实施例中,阳极和阴极组件的侧部沿着第一轴和第二轴完全包围多个第一导电堆叠件和多个第二导电堆叠件。
根据本披露的更广泛形式之一披露了半导体器件。在一个实施例中,半导体器件包括:基板,横跨X-方向和与X-方向正交的Y-方向;以及互连结构,在与X-方向和Y-方向正交的Z-方向上形成在基板之上,互连结构包括通过多个通孔在Z-方向上互连在一起的多条金属线,互连结构包括电容器,电容器包括阳极组件和阴极组件;其中:阳极组件包括在Z-方向上延伸的延长阳极堆叠件的阵列;阴极组件包括在Z-方向上延伸的延长阴极堆叠件的阵列;以及阳极堆叠件的阵列在X方向和Y方向上与阴极堆叠件的阵列相互交叉。
在一个实施例中,阳极堆叠件的阵列以相互紧邻设置的堆叠元件具有相反极性的方式与阴极堆叠件的阵列相互交叉。
在一个实施例中,阳极堆叠件和阴极堆叠件中的每个均包括相应的金属线子集和通孔子集,并且其中,阳极和阴极堆叠元件中的每个的横截面轮廓都具有之字形状。
在一个实施例中,阳极组件和阴极组件中的每个都包括侧部,并且侧部包括通过相应的通孔子集互连在一起的相应的金属线的子集,并且其中,金属线中的每条都具有延长形状,并且每个都在以下之一延伸:X-方向和Y-方向。
在一个实施例中,阳极组件和阴极组件中的每个都包括以下之一:顶部和底部,并且其中,顶部和底部中的每个都包括金属线的子集。
在一个实施例中,金属线的子集包括以下之一:单个金属板和在X和Y方向中的一个方向上延伸的多条延长金属线。
根据本披露的更广泛形式之一披露了制造半导体器件的方法。在一个实施例中,该方法包括:提供具有由第一轴和与第一轴垂直的第二轴限定的表面的基板;以及在基板的表面之上形成互连结构,互连结构具有通过 多个通孔互连的多个导线,其中,形成互连结构包括通过至少一些导线和至少一些通孔形成电容器,电容器具有阳极组件和阴极组件,阳极组件包括多个第一导电元件,阴极组件包括多个第二导电元件;其中:第一导电元件和第二导电元件中的每个都沿着与基板的表面垂直的第三轴延伸;并且其中,第一导电元件被形成为沿着第一轴和第二轴与第二导电元件相互交叉。
在一个实施例中,以第一和第二导电元件中的每个紧邻具有相反极性的另一导电元件设置的方式形成电容器。
在一个实施例中,以第一和第二导电元件中的每个包括导电线的相应子集和沿着第三轴互连导电线的子集的通孔的相应子集的方式形成电容器。
以上概述了多个实施例的特征,使得本领域技术人员可以更好地理解以下详细描述。本领域技术人员将想到,他们可以容易地使用本披露作为用于设计或修改用于执行相同目的和/或实现在此介绍的实施例的相同优点的其他处理和结构的基础。本领域技术人员还将认识到,这种等价结构不脱离本披露的精神和范围,并且它们在不脱离本披露的精神和范围的情况下可以作出多种改变、替换和更改。
Claims (17)
1.一种半导体器件,包括:
基板,具有由第一轴和与所述第一轴垂直的第二轴限定的表面;以及
电容器,设置在所述基板的所述表面之上,所述电容器具有阳极组件和阴极组件,所述阳极组件包括多个第一导电堆叠件,所述阴极组件包括多个第二导电堆叠件;
其中:
所述第一导电堆叠件和所述第二导电堆叠件中的每个都沿着垂直于所述基板的所述表面的第三轴延伸;
所述第一导电堆叠件沿着所述第一轴和所述第二轴与所述第二导电堆叠件相互交叉;
其中,所述阳极组件和所述阴极组件之一进一步包括顶部,并且所述阳极组件和所述阴极组件中的另一个进一步包括底部,并且其中,所述第一导电堆叠件和所述第二导电堆叠件设置在所述顶部和所述底部之间;以及
其中,所述阳极组件和阴极组件中的每个都包括侧部,所述侧部包括通过多个通孔沿着所述第三轴互连的多条延长金属线,并且其中,所述延长金属线中的每条都沿着以下之一延伸:所述第一轴和所述第二轴。
2.根据权利要求1所述的半导体器件,其中,所述第一导电堆叠件和所述第二导电堆叠件中的每个都包括通过多个通孔沿着所述第三轴互连的多条金属线。
3.根据权利要求2所述的半导体器件,其中,具有多个互连层的互连结构设置在所述基板之上,并且其中,所述金属线中的每条都属于所述互连结构的相应互连层。
4.根据权利要求2所述的半导体器件,其中,所述金属线中的每条沿着所述第一轴和所述第二轴都具有比所述通孔更大的尺寸。
5.根据权利要求1所述的半导体器件,其中,所述第一导电堆叠件和所述第二导电堆叠件在俯视图中形成二维阵列,并且其中,所述阵列包括沿着所述第一轴对准的第一导电堆叠件和第二导电堆叠件的子集以及沿着所述第二轴对准的第一导电堆叠件和第二导电堆叠件的另一子集。
6.根据权利要求1所述的半导体器件,其中,所述顶部和所述底部中的每个都包括属于互连结构的金属层的各个导电元件。
7.根据权利要求6所述的半导体器件,其中,所述导电元件包括单个金属板。
8.根据权利要求6所述的半导体器件,其中,所述导电元件包括多条延长金属线,每条所述延长金属线均沿着以下之一延伸:所述第一轴和所述第二轴。
9.根据权利要求1所述的半导体器件,其中,所述阳极组件和阴极组件的所述侧部沿着所述第一轴和所述第二轴完全包围所述多个第一导电堆叠件和所述多个第二导电堆叠件。
10.一种半导体器件,包括:
基板,横跨X-方向和与所述X-方向正交的Y-方向;以及
互连结构,在与所述X-方向和所述Y-方向正交的Z-方向上形成在所述基板之上,所述互连结构包括通过多个通孔在所述Z-方向上互连在一起的多条金属线,所述互连结构包括电容器,所述电容器包括阳极组件和阴极组件;
其中:
所述阳极组件包括在所述Z-方向上延伸的延长阳极堆叠件的阵列;
所述阴极组件包括在所述Z-方向上延伸的延长阴极堆叠件的阵列;
所述阳极堆叠件的阵列在所述X-方向和所述Y-方向上与所述阴极堆叠件的阵列相互交叉;
其中,所述阳极组件和所述阴极组件之一进一步包括顶部,并且所述阳极组件和所述阴极组件中的另一个进一步包括底部,并且其中,所述阳极堆叠件和所述阴极堆叠件设置在所述顶部和所述底部之间;以及
其中,所述阳极组件和所述阴极组件中的每个都包括侧部,所述侧部包括通过所述通孔的相应子集互连在一起的所述金属线的相应子集,并且其中,所述金属线中的每个都具有延长的形状,并且每个都在以下之一延伸:所述X-方向和所述Y-方向。
11.根据权利要求10所述的半导体器件,其中,所述阳极堆叠件的阵列以使得相互紧邻设置的所述堆叠件具有相反极性的方式与所述阴极堆叠件的阵列相互交叉。
12.根据权利要求10所述的半导体器件,其中,所述阳极堆叠件和所述阴极堆叠件中的每个都包括所述金属线的相应子集和所述通孔的相应子集,并且其中,所述阳极堆叠件和所述阴极堆叠件中的每个的横截面轮廓都具有之字形。
13.根据权利要求10所述的半导体器件,其中,所述顶部和所述底部中的每个都包括所述金属线的子集。
14.根据权利要求13所述的半导体器件,其中,所述金属线的所述子集包括以下之一:单个金属板、以及沿着所述X-方向和Y-方向中的一个方向延伸的多条延长金属线。
15.一种制造半导体器件的方法,包括:
提供具有由第一轴和与所述第一轴垂直的第二轴限定的表面的基板;以及
在所述基板的表面之上形成互连结构,所述互连结构具有由多个通孔互连的多条导电线,其中,形成所述互连结构包括:通过至少一些所述导电线和至少一些所述通孔形成电容器,所述电容器具有阳极组件和阴极组件,所述阳极组件包括多个第一导电元件,所述阴极组件包括多个第二导电元件;
其中:
所述第一导电元件和所述第二导电元件中的每个都沿着与所述基板的所述表面垂直的第三轴延伸;
其中,所述第一导电元件被形成为沿着所述第一轴和所述第二轴与所述第二导电元件相互交叉;
其中,所述阳极组件和所述阴极组件之一进一步包括顶部,并且所述阳极组件和所述阴极组件中的另一个进一步包括底部,并且其中,所述第一导电元件和所述第二导电元件设置在所述顶部和所述底部之间;以及
其中,所述阳极组件和阴极组件中的每个都包括侧部,所述侧部包括通过多个通孔沿着所述第三轴互连的多条延长导电线,并且其中,所述延长导电线中的每条都沿着以下之一延伸:所述第一轴和所述第二轴。
16.根据权利要求15所述的方法,其中,以使得所述第一导电元件和所述第二导电元件中的每个都与具有相反极性的另一导电元件紧邻设置的方式形成所述电容器。
17.根据权利要求15所述的方法,其中,以所述第一导电元件和所述第二导电元件中的每个都包括所述导电线的相应子集以及沿着所述第三轴互连所述导电线的所述子集的所述通孔的相应子集的方式形成所述电容器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/158,044 | 2011-06-10 | ||
US13/158,044 US9111689B2 (en) | 2009-07-02 | 2011-06-10 | Vertical interdigitated semiconductor capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102820279A CN102820279A (zh) | 2012-12-12 |
CN102820279B true CN102820279B (zh) | 2015-06-17 |
Family
ID=47304301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110405039.8A Active CN102820279B (zh) | 2011-06-10 | 2011-12-07 | 垂直相互交叉的半导体电容器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102820279B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10147783B2 (en) * | 2017-03-20 | 2018-12-04 | Globalfoundries Inc. | On-chip capacitors with floating islands |
US10840232B2 (en) * | 2018-06-27 | 2020-11-17 | Silicon Laboratories Inc. | Shielding in a unit capacitor array |
CN112119476B (zh) * | 2019-04-19 | 2022-04-19 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
CN1459123A (zh) * | 2000-09-14 | 2003-11-26 | 加州理工学院 | 具有增强匹配特性的高效电容器结构 |
CN1819194A (zh) * | 2005-02-11 | 2006-08-16 | 台湾积体电路制造股份有限公司 | 具有多种垂直排列电容区域的电容元件 |
CN101000908A (zh) * | 2006-01-09 | 2007-07-18 | 台湾积体电路制造股份有限公司 | 集成电路的电容器结构及其制造方法 |
CN101047209A (zh) * | 2006-03-28 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 电容器结构及多层电容器结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW548779B (en) * | 2002-08-09 | 2003-08-21 | Acer Labs Inc | Integrated capacitor and method of making same |
JP4877017B2 (ja) * | 2007-03-30 | 2012-02-15 | Tdk株式会社 | 薄膜コンデンサ |
-
2011
- 2011-12-07 CN CN201110405039.8A patent/CN102820279B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
CN1459123A (zh) * | 2000-09-14 | 2003-11-26 | 加州理工学院 | 具有增强匹配特性的高效电容器结构 |
US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
CN1819194A (zh) * | 2005-02-11 | 2006-08-16 | 台湾积体电路制造股份有限公司 | 具有多种垂直排列电容区域的电容元件 |
CN101000908A (zh) * | 2006-01-09 | 2007-07-18 | 台湾积体电路制造股份有限公司 | 集成电路的电容器结构及其制造方法 |
CN101047209A (zh) * | 2006-03-28 | 2007-10-03 | 台湾积体电路制造股份有限公司 | 电容器结构及多层电容器结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102820279A (zh) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102983117B (zh) | 具有通孔的水平交指型电容器 | |
CN103311218B (zh) | 用于鱼骨形差分电容器的结构和方法 | |
US9111689B2 (en) | Vertical interdigitated semiconductor capacitor | |
US9406604B2 (en) | Vertically oriented semiconductor device and shielding structure thereof | |
US7557427B2 (en) | Semiconductor device | |
US8659126B2 (en) | Integrated circuit ground shielding structure | |
EP2347435B1 (en) | Integrated capacitor with grid plates | |
US20170149404A1 (en) | On-chip electromagnetic bandgap (ebg) structure for noise suppression | |
US20100127349A1 (en) | Integrated capacitor with array of crosses | |
CN205582908U (zh) | 集成电路 | |
CN102820279B (zh) | 垂直相互交叉的半导体电容器 | |
EP2693478B1 (en) | An integrated circuit based varactor | |
US11569393B2 (en) | Apparatus and method for a low loss coupling capacitor | |
CN115831937A (zh) | 一种半导体结构 | |
CN116264208A (zh) | 一种半导体结构 | |
CN103515424A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |