TWI323508B - Capacitor structure/multi-layer capacitor structure - Google Patents

Capacitor structure/multi-layer capacitor structure Download PDF

Info

Publication number
TWI323508B
TWI323508B TW096103292A TW96103292A TWI323508B TW I323508 B TWI323508 B TW I323508B TW 096103292 A TW096103292 A TW 096103292A TW 96103292 A TW96103292 A TW 96103292A TW I323508 B TWI323508 B TW I323508B
Authority
TW
Taiwan
Prior art keywords
finger
layer
capacitor structure
bus bar
leg
Prior art date
Application number
TW096103292A
Other languages
English (en)
Other versions
TW200737483A (en
Inventor
Chien Jung Wang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200737483A publication Critical patent/TW200737483A/zh
Application granted granted Critical
Publication of TWI323508B publication Critical patent/TWI323508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1323508 « 1 t « · « 1 第96103292號專利說明書修正本 修正日期：98.12.16 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種半導體裝置，特別是有關於一種 金屬-氧化物-金屬（metal-oxide-metal; MOM)電容的佈局 設計及製造方法。 【先前技術】 電容已經廣泛地使用於積體電路，而最常使用的電 傷 容之一為金屬-氧化物-金屬（metal-oxide-metal;MOM)電 - 容。第1圖顯示傳統的MOM電容，其包括下電極板2、 . 上電極板6以及位於兩者之間的絕緣層4。下電極板2與 上電極板6是由導電材料構成。 如熟悉此技藝者所知，MOM電容的電容量與電容的 面積以及絕緣層的介電常數（k)成正比，並且與絕緣層的 厚度成反比。因此，為了提高電容量，最好能夠增加面 積與k值並且降低絕緣層的厚度。然而，厚度與k值經 Φ 常受限於形成電容所使用的技術，例如厚度無法小於現 行技術允許的數值，另一方面，因為MOM電容經常形成 於低介電常數的介電材料層中，所以在增加k值方面也 受到限制。 增加電容面積的方法已經有人進行探索及研究，增 加電容面積的問題在於需要更大的晶片面積，而已經有 人提出垂直（多層）式電容來解決此困難。第2、3及4圖 顯示傳統的垂直式MOM電容10。第2圖顯示電容10的 0503-A32187TWF1(完整版)/Jessica Chen 5 第96103292號專利說明書修正本 立體圖，電容10包括兩個以 修正曰期：98遍 與14。金屬電極12盥二電材料隔開的金屬電極η - i:、 各別形成三度空間結構。為了 ^ 电極12以留白圖案顯示，而全屬電 極14以點狀圖案顯示。 兵 阳鱼屬％ 金屬電極12與14分別超過 19 ^ 層，而錯由介層孔將 个L的金屬電極12與14的彼 於通常用以作為内連绩么士播从入@ 母屑疋I成 第-u線冓金屬層之中。第3圖顯示 12勺括於㈣視圖（請參考第2圖的中間層）’金屬電極 冬j 2與連接所有指狀物％的滙流排12l， 二^極14包括指狀物142與連接所有指狀物142的滙 :二广，扣狀物122與142彼此形成交錯圖*，並且相 =的4曰狀物的間隙非常小。因此’每個指狀物122/142虚 二相鄰的指狀物142/122或者滙流排141/12]形成一子電 容，而總電容量等於子電容量的總和。 第4圖顯示在位於第一金屬層的上方或下方的第二 至屬層（明參考第2圖的頂層或底層）的電容1〇的上視 圖 般而言，第二金屬層的指狀物的方向與第一金屬 層的指狀物互相垂直。相同地，第二金屬層的電極12與 14刀別包括滙流排12〗與14〗以及複數個指狀物122與 142。一般而言，所有各層的滙流排12ι具有相同的形狀 與大小，且彼此垂直地重疊。所有各層的滙流排14ι具有 相同的开> 狀與大小’且彼此垂直地重疊。介層孔16連接 於弟與第—金屬層的涯流排12!’因而形成整體的電 極12。相同地，介層孔丨8連接位於第一與第二金屬層的 〇5〇3-A32187Twn(完麵)加如 chen 6 修正日期：98.12.16 第96103292號專利說明書修正本 滙流排14】’因而形成整體的電極14。 除了每一層金屬層的電容量以外，電容10的電容量 也包括由不同層重疊的部分所產生。第5圖顯示第一金 屬層的電極12與第二金屬層的電極14。值得注意的是， 重疊的部分19對於電容1G的總電容量也有貢獻。 在第2圖至第5圖所示的傳統電容中，指狀物122 與所連接的滙賴12】互相垂直，並且指狀物142與所連 接的滙抓排14〗互相垂直。由於電容具有上述的結構，因 =需要長方形的晶片區域，如果有可利用的不規則區 :域形的子區域可以用來形成電容，所以晶片 "" 。低。因此，有需要一種更有彈性的電容設 吞T 。 【發明内容】 多層的目的在於提供-種電容結構及 r二t: 彈性的電容設計，此電容的形狀 匕夠付5晶片區域的外形輪应 率。 郛，而提高晶片區域的使用 根據上述目的，本發明扭乂分 一第一, 天月^供一種電容結構，包括： 二方向的第二腳；一第二滙4向的弟一腳以及位於第 絕緣，其中該第-滙流排^第^該第―滙流排電性 金屬層中；第-指狀物，連接排係位於-第一 第-指狀物互相平行，並且d-滙流排’其中該 必弟—指狀物的長軸與該第 〇5〇3-A32,87TWFl(^)/JessicaChen ^ 第96103292號專利說明書修正本 一腳形成一銳角.以男笙^ 修正日期：98.12.16 排，其中該第：：广狀物’連接於該第二滙流 狀物，且其ί:=相平行’並且平行於該第-指 設置且以—介二曰大物與該第二指狀物彼此交錯地 "電材料隔開。第一盥笛_ , 第三方向，盆中筮一七^ 〇弟一扣狀物可位於一 -、r弟二方向至少盥 — 向形成一銳角。 弟—方向或該第二方 根據本發明另-目的，金屬_氧 伸至-第二金屬層，除了該第構延 異於該第一金屬層中 4層中的扣狀物位於 的電容結構與該第一金^ -第一金屬層中 屬層的電容結構大致相同。 ㈣上述目的，本發㈣提供― 包括：-第-電極與一第二電二：：：構 岸，苴由过馇—恭1 延伸牙過複數個金屬
:在二、二遥極與該第二電極以介電材料隔開；A 該第一電極包括-第-滙流排-連接於該第一滙流排的第一指 /、 包含位於m “ ；曰狀物，其中該第-滙流排 :3位於“向的弟-腳，並且該第-指狀物互相平 行且位於第·一方向；盆中兮笼 一㈣·…：二 方向與該第二方向形成 銳角，以及八中母一金屬層中’該第二電極包含 二滙流排以及連接於第二滙流排的第二指狀物，1中在 相同的金屬層中第二指狀物平行於該第—指狀物。 【實施方式】 以下詳述目前較佳的實施例製造與使用，然而，可 以理解的是’本發明提供許多可運用的發明概念，這些 0503-A32I87TWFK完整版)"essica Chen 8 1323508 ,., · 第96103292號專利說明書修正本 修正日期：98.12.16 概念可實施於各種廣泛的特定情況。本特定的實施例的 討論僅以特定的方式說明本發明的製造與使用，並非用 以限制本發明的範圍。 在本發明的較佳實施例中，形成一具有彈性設計的 金屬-氧化物-金屬（MOM)的電容。圖中顯示MOM電容的 中間階段的製程，並且本發明的實施例的各個圖式及實 施例中，使用相同的符號代表相同的元件。 第6圖與第7圖為電容20的兩個相鄰層的上視圖。 ® 電容20包含兩個電極30與40,有時候也被稱為電極板， • 為了更清楚的表示，此處電極30以留白圖案顯示，而電 • 極40以點狀圖案顯示。雖然電容20可以只形成於單一 層中，但其最好延伸穿過多個金屬層。因此，電極30與 40最好形成於多個層之中。 第6圖為電容20的底層（第1層）的上視圖。在較佳 的實施例中，底層位於一般用於形成内連線結構的金屬 層中。底層可以位於任何金屬層中，因為電容20的第1 ^ 層不一定需要是此技熟悉術領域者通稱的第1金屬層 Ml。 可以理解的是，電極30與40最好是對稱的圖樣， 但不一定需要是對稱的圖樣。因此，任何電極30所敍述 的特性也同時適用於電極40，反之亦然。 在第1層中，電極30包括匯流排3(^以及與匯流排 3〇i連接的指狀物302。電極40包括匯流排40!以及藉由 匯流排40!而内連接的指狀物402。指狀物3〇2與指狀物 0503-A32187TWF 】(完整版)/Jessica Chen 9 1323508 第96103292號專利說明書修正本 修正日期：98.12.16 402的寛度W最好約介於0.05μιη至ΙΟΟΟμιη之間，而較 佳約介於200nm至lOOOnm之間。在指狀物間的距離D 約介於50nm至500nm之間，最好約介於150nm至300nm 之間。熟悉此技藝者可以理解的是，寛度W是與所使用 的技術有關，當積體電路縮小時，寬度W會隨著縮短。 指狀物302與402互相平行，且是以互相呈交錯的圖 案的方式設置’而使得每一個指狀物3 〇2/4〇2與相鄰的 402/302形成一個次電容。如熟悉此技藝者所知，所有次 電容為互相平行連接時，等效電容值為所有次電容值的 總合。絕緣材料44填充於相鄰的指狀物302與402之間 的空隙，介於相鄰的指狀物302與402之間的距離D最好 約小於0.25μιη。 絕緣材料44最好為用以隔離内連線結構的金屬間介 電質材料。因此，雖然較高的k值有助於增加電容值， 但絕緣材料44最好具有低k值，而k值小於3.6較佳。 幸父佳的絕緣材料4 4包括換氣的乳化物、換礙的氧化碎以 及常用於此技術領域的其他材料。 指狀物302與其所連接的匯流排30!形成角度αΐ。相 同地，指狀物402與其所連接的匯流排4(^形成角度βΐ。 在較佳實施例中，角度αΐ與βΐ為銳角（介於0度90度 之間），最好介於20至70度之間，更佳的角度αΐ與βΐ 約為45度。 第7圖顯示電容20的第2層的上視圖。與第1層相 同，在第2層的電極30包含匯流排30!與指狀物302。位 0503-A32187TWFl(完整版)/Jessica Chen 10 第96103292號專利說明書修正本 修正曰期·· 98.12.16 流排3〇〗與位於第1層的匯流排圳最好儘 17月b，唛，並且至少有一部分匯流排SO!與上方及/或 下方的£机排30】重璺，使得介層孔⑼奶)能夠形成。由 於佈局，有一些部分很有可能無法重疊。在第6圖與第7 圖的，體實施例中，僅有位於相鄰層之匯流排坤的水平 腳重豐’然而在其中一層的匯流排3〇ι的垂直腳由一側翻 轉至，鄰層的另—側。在另—實施例中，佈局不是主要 的課S在其巾—層的匯流排外大體上與上方及/或下 — 方層的匯流排30]重疊。 ' ★ 第2層的指狀物3〇2與匯流排3〇1形成角度α2。在 第2層中，電極40也包含匯流排4〇ι與指狀物4〇2。與電 =30相同，位於第2層的匯流排4〇ι與位於第i層的匯 =排40!至少有一部分重疊，並且可能有一部分沒有重 疊。指狀物4〇2與其連接的匯流排40]形成角度β2。角度 α2與β2最好為銳角，較佳介於約2〇度至約7〇度之間， • 更佳為約45度。 由於表面形貌的問題，在相鄰層中的指狀物最好為 不平行。例如’由於化學機械研磨，電容2〇的一些部分 可能會容易形成凹陷。在此較佳實施例中，如由上方觀 看時，則在相鄰兩層的指狀物（參考第6圖與第7圖）大體 上幵y成直角（呈垂直）。在另一實施例中，相鄰兩層的指狀 物形成介於約20度至約70度的角度。 如第7圖所示，形成介層孔46以連接位於第1層與 弟2層的匯流排重疊的部分。在相鄰層的部分電極 0503-A321 87twf嗎整版。印 n 1323508 第96103292號專利說明書修正本 修正日期：98.12.16 40也藉由連接匯流排4〇2的重疊部分的介層子匕μ互相連 接。 ^开/成於各層的電谷平行時，形成越多層可以增加 電容 '的總電容。在此㈣實施射，在不同層的佈局 為互相父錯的圖案，例如，奇數層的上視圖與第1層相 同’而偶數層的上視圖與第2層相同。 第8圖至第11圖為本發明較佳實施例的中間階段結 構的剖面圖。此剖面是取自f 6圖及第7圖的剖面線 A - A ‘。選擇剖面線A _ a !是為了適當地了解製作過程，但 並非必要的選擇。使用於第6圖與第7圖的符號也使用 於第8圖至帛i1S[，相同的符號代表相同的元件。為了 簡化’只有顯示第i層與第2層的形成。 請參考第8圖，形成介電層52於在基底49上的層 5〇。介電層52的厚度T1最好介於約65nm至約2〇〇nm =間。在此較佳實施例中，層5〇為層間介電層或金屬間 介電層。在另一實施例中，層5〇可以為介電層，特別是 用以形成個別的電容。圖案化層52以形成開口 54。相鄰 的開口 54(形成指狀物）最好緊密地靠近，而指狀物之間 較佳的距離D為小於0·25μιη(參考第6圖）。 如第9圖所示’填充金屬材料於開口 54，金屬材料 例如為銅、鋁、銅合金、鋁合金以及類似的材料。然後 進行化學機械研磨以平坦化金屬材料，留下金屬部分 、3〇2、40丨（剖面圖未顯示）以及4〇2。雖然是以不同的 圖案顯示金屬部分30〗、3〇2、4(^以及402 ,但是這些金 0503-A32187TWF i (完整版)/jessiCa Chen 12 1323508 … 、· 第96103292號專利說明書修正本 屬材料最好是以相同的金屬同時形成。修正日㈣逼 在此㈣實施财，進行雙職製程 】口以及第2層的元件。形成介電層44，此介電成二 ^有低^電常數。第1G圖顯示在低介電常數的介電層 中形成介層孔開口 58以及溝槽開口 6〇。在低介
=介電層44上形成並圖案化級（圖未顯示）。在此較 :貫施例中，非等向性電漿蝕刻穿過低介電常數的介電 並且停止在匯流排3〇1，因而形成介層孔開口 ％電 同也形成用以形成介層孔連接的匯流排叫的介声孔 :口 =示)。然後形成溝槽開口 6〇，用以形成；容 2〇的第2層的元件。因為形成溝槽開口的時，沒有_ 停止層’必須控制鍅刻時間而使得飯刻的溝槽開口⑼停 ^，要的深度。由於較大之溝槽開口6〇的深度可以使 仔電谷20產生較大的電容值，所以溝槽開口 6〇的厚戶 丁2最=於介層孔開口 58的高度Η。在此較佳實施二 :，溝槽開口60的深度η最好為約5(^至約·⑽， 較佳為約100nm至約300nm。 在另-貝加例中，採用溝槽優先的方法，其溝潜開 口 60形成於介層孔開口 58形成之前。 第11圖顯示介層孔開口 58和溝槽開口⑼的填 驟。最好形成阻障層（未顯示）以防止銅擴散至低介電常數 的介電層44,此阻障層最好是以含鈦、氮化鈦、辟、氮 化姐或類似物質的金屬所形成。接著以導電金屬填 層孔開口 58以及溝槽開口 60,導電金屬最好是銅或銅合 0503-A32187TWT1(完整版)，jessica Chen 13 第96103292號專利說明書修正本 修正曰期：98.12.16 金。然*，其他的金屬以及金屬合金，例如紹、銀或金 也可使用。然後進行化學機械研磨以平坦化表面，而形 成介層孔46、匯流排4〇1、指狀物4〇2以及匯流排3〇〗。 同時也形成指狀物3〇2以及介層孔48(圖， 在後續的製程中’可以進一步形成覆蓋並且連接第】 層以及第2層且位於其上方的第3層、第4層以及其他 在上方的層，以形成電容2〇。 ^在先前討論的實施例中，當電容包含銅時，最好使 用鑲嵌製程。熟悉此技藝的者可以理解，在電容每一 層金屬的圖案也可以藉由沈積例如鋁、鎢或類似的物質 導電金屬而形成，再蝕刻成為想要的圖案。 根據本發明較佳實施例具有彈性的設計，即使不規 則形狀的晶片區域，也可以有效地形成金屬·氧化物_金屬 (_)的電容。如第圖及帛13圖所示的具體實施例， 其中提供一用來形成電容之梯形晶片區域。如果希望在 不規則的晶片區域形成長方形的M〇M電容，則晶片區域 的使用率會降低。然而，藉由制本發明較佳實施例， 可形成梯形電容，其符合晶片區域的外形輪廓。 ★第12圖顯示電容120的第1層，其包括第一電極13〇 與第二電極140。由於第一電極13〇的兩隻腳不是互相垂 直，如果指狀物13〇2與滙流排13(^的腳13〇ι !垂直的話， 則指狀物丨3〇2與滙流排13〇1的腳13〇门都不會與腳 13〇i-2垂直（或平行），反之亦然。因此，第12圖所示的佈 局方式可符合晶片區域的形狀。第二電極刚包括潘流 14 〇5(b-A32187TWF1 (完整版)/jessica chen 1323:508 第96103292號專利說明書修正本 修正日期：98.12.16 排140!與指狀物1402，而相鄰的指狀物1302與1402彼 此平行而形成子電容。 第13圖顯示第一層上方或下方的第二層。為了方便 佈局，在第二層中的滙流排130!與140!的一部分與第一 層的各個滙流排重疊，並且介層孔146與148分別連接 於第一電極130與第二電極140。 雖然先前討論的實施例的上視圖具有四個邊，然而 熟悉此技藝之者可以理解本發明可使用於具有三個邊、 9 五個邊或更多邊的晶片區域。藉由改變滙流排的外形輪 ' 廓，也可以形成例如圓形、橢圓形等其他形狀的電容。 本發明的較佳實施例提供具有彈性佈局的方式以形 成MOM電容’可具有較向的有效晶片區域的使用率’而 可達成較大的電容。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟悉此項技藝者，在不脫離本發明 之精神和範圍内，當可做些許更動與潤飾，因此本發明 ^ 之保護範圍當視後附之申請專利範圍所界定者為準。 0503-A32187TWFl(完整版)/Jessica Chen 15 1323508 第96103292號專利說明書修正本 【圖式簡單說明】 示傳統的金屬-氧化物-金屬電容 弟2圖顯示傳統的多層金屬·氧化物 修正日期：98.12.16 圖 金屬電容的立 氧化 物全第屬3二與第4圖顯示第2圖之傳統的多層金屬_ 物-金屬電容之上視圖。 蜀 弟5圖顯示第2圖所示的雷女 滿R甘“，口所不的電谷之兩相鄰層的部分上 視圖:其中相鄰層之間的重疊區域形成次電容。 視圖 第6圖與第7圖顯示本發明較佳實施例之電容的上 圖 第8圖至第11圖為用以製作電容的中間製程剖 面 之運用 第12圖與第13圖顯示本發明較佳實施例 主要元件符號說明】 先前技術： 2〜下電極板； 6〜上電極板； 12、14〜金屬電極 122、142〜指狀物 19〜重疊的部分。 4〜絕緣層； !〇〜電容； 12] ' 14】〜滙流排； 16、18〜介層孔； 本發明實施例： 20、120〜電容； 30 、40〜電極； 0503-A32187TWF1(完整版)/Jessica Chen 16 1323508 » . • .» 第96103292號專利說明書修正本 修正曰期 30〗、40】、130】、140]〜匯流排； 302、402、1302、1402〜指狀物； 13〇m、130^2-腳； 44〜絕緣材料， 46、48、146、148〜介層孑L ; 49〜基底； 50〜層； 52〜介電層； 54〜開口； 58〜介層孔開口； 60〜溝槽開口； ® αΐ、α2〜指狀物302與匯流排30!形成的角度； βΐ、β2〜指狀物402與匯流排4(h形成的角度； D〜指狀物間的距離； W〜指狀物的寬度； T1〜介電層52的厚度； Η〜介層孔開口 58的高度。
0503-Α32187TWF1 (完整版)/Jessica Chen 17

Claims (1)

1323508 第96103292號專利說明書修正本 修正曰期：98.12.16 十、申請專利範園： 1. 一種電容結構，包括： 第一滙流排’包含位於第-方向的第 於第二方向的第二腳； 门的第—腳以及位 一第二滙流排’與該第—滙流排電性 第一湿流排與該第二滙流排係位於一第—金屬中、中〜 第—指狀物，連接於該第―滙流排，、^中’ 狀物互相平行，並且該第—指 。弟= 成一銳角， ·以及 J负釉與該弟一腳形 第二指狀物，連接於該第二滙流 1 狀物互相平行，並且平 /、〜第一指 τ、°豕弟才曰狀物，且並中兮笸 :才曰狀物與該第二指狀物彼此交錯地設置且以:介電= 科隔f，其令該第-方向與該第二方向為不同方向。 .如申明專利範圍第〗項所述之電容結構，其中該 二滙流排包括一第三腳 /、 Μ 咕 久乐口聊該第三腳以及該 第四腳不互相垂直。 3·如申請專利範圍第i項所述之電容結構，盆中該 第一方向垂直於該第二方向。 / 4·如申凊專利範圍第1項所述之電容結構，其中該第 一方向不垂直於該第二方向。 八 〇 5. 如申請專利範圍第1項所述之電容結構，其中該銳 角介於20度與70度之間。 6. 如申請專利範圍第5項所述之電容結構，其中該銳 角大約為45度。 八 ^ ’ 0503-Α32187TWFI(完整版)/Jessica ⑽ 18 第觸3292號專利說明書修正本 ? 修正日期：98.12.16 申請專利範圍第1項所述之電容結構，1 狀物的厚度介於50nm至·nm之間。U糾 8·如中請專利範圍第】項所述 電材料的介電常數小於3.6。 構八中該” 9.如中請專利範圍第〗項所述之電容 :指狀物與該第二指狀物位於一第三方向，結中第亥弟 方向或該第二方向形成一銳角。 〜、該第一 =.如_請專圍第9項所述之電容結構，更包括· 排，：1三：流排，經由第一介層孔連接於該第-、滙流 滙流排’經由第二介層孔連接於該第二 金其中該第三滙流排與該第四遐流排位於-第二 ㈣三滙料與該第四㈣排電性絕緣； 狀物=接於該第三滙流排，其中該第三指 第四指狀物，連接於該第四 狀物互相平行，並且平行 弟四指 ^ ^ 4, ^ …第一扣狀物，且其中該第 j狀物與該㈣錄物彼此㈣地 .〜％㈡伯；1又艰 。”至V,亥第-方向或第二方向形成一另一銳角。 2申請專利範圍第10項所述之電容結構， 第二方向不垂直於該第四方向。 、甲以 第：2申$專利乾圍帛1G項所述之電容結構，其中該 弟二方向大體上垂直於該第四方向。 、11 13.—種多層電容結構，包括： :=’其中該第三指狀物與該第四指狀物位於= 〇；>〇3·Α32 丨 87TWF1(完整版)/jessica Chen 第96103292號專利說明書修正本 一第一電極盥一第修正日期：98.^6 層，其中該第—電極—二延伸穿過複數個金屬 其中在每-個金屬層中材料隔開，· 流排與連接於該第括-第-滙 滙流排包含位於j 一：第一指狀物’其中該第- 方向的第二聊，、L:rr聊與位於不同於該第-方向； 且5亥第—指狀物互相平行且位於第二 其中該第一方向與該第二方向形成 二腳連接於該第一腳與該第-指狀物；以及第 以及=:;金=’該第二電極包含-第二滙流排 汉連接於第—滙流排的第二指狀物，其 屬層中第二指狀物平行於該第—指狀物。° 中在第13項所述之多層電容結構，其 而一邱八，屬一層的該第-指狀物至少-部分重a ;5i不由重主疊於另一層該金屬層的該第二指狀物。且 .申凊專利範圍第13項所述之多 中該銳角介於20度至7〇度之間。 曰電一構，其 16. 如申請專利範圍第13項所述 中該第二腳與該第—腳垂直。 〜、、，。構’其 17. 如巾請專利範圍第13項所述之多層電容結構，1 中“—滙流排包括一第三腳以及一第四腳，並且 該第一扣狀物與該第三腳或該第四腳形成另一銳角。"、 請專利範圍第13項所述之多層電容結構，1 以隔開該第-電極與該第二電極的該介電材料的^ 20 0503-A32】 87TWF1(完整版細ica — 1323.508 « . .. * 第96103292號專利說明書修正本 修正曰期 電常數小於3.6。
21 0503-A32 丨 87TWF1 (完整版)/Jessica Chei
TW096103292A 2006-03-28 2007-01-30 Capacitor structure/multi-layer capacitor structure TWI323508B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/391,064 US7485912B2 (en) 2006-03-28 2006-03-28 Flexible metal-oxide-metal capacitor design

Publications (2)

Publication Number Publication Date
TW200737483A TW200737483A (en) 2007-10-01
TWI323508B true TWI323508B (en) 2010-04-11

Family

ID=38574333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096103292A TWI323508B (en) 2006-03-28 2007-01-30 Capacitor structure/multi-layer capacitor structure

Country Status (3)

Country Link
US (1) US7485912B2 (zh)
CN (1) CN100438079C (zh)
TW (1) TWI323508B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833375B (zh) * 2022-03-07 2024-02-21 台灣積體電路製造股份有限公司 金屬-氧化物-金屬單元半導體裝置及方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7466534B2 (en) * 2006-06-06 2008-12-16 International Business Machines Corporation High capacitance density vertical natural capacitors
US20080061343A1 (en) * 2006-09-08 2008-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-oxide-metal structure with improved capacitive coupling area
KR100775107B1 (ko) * 2006-11-23 2007-11-08 삼성전자주식회사 커패시터 구조물 및 이의 제조 방법
TWI382522B (zh) * 2007-03-26 2013-01-11 Realtek Semiconductor Corp 半導體電容結構及其佈局圖案
TWI379404B (en) * 2007-10-09 2012-12-11 Realtek Semiconductor Corp Semiconductor capacitor structure and layout pattern thereof
CN101436593B (zh) * 2007-11-16 2011-02-09 瑞昱半导体股份有限公司 半导体电容结构及其布局
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
GB2464542A (en) 2008-10-21 2010-04-28 Cambridge Silicon Radio Ltd Interdigitised metal on metal capacitor
US8207567B2 (en) * 2008-11-19 2012-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-oxide-metal structure with improved capacitive coupling area
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US20100232085A1 (en) * 2009-03-12 2010-09-16 Mediatek Inc. Electronic devices with floating metal rings
US8027144B2 (en) * 2009-04-28 2011-09-27 United Microelectronics Corp. Capacitor structure
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
US9111689B2 (en) 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
CN102820279B (zh) * 2011-06-10 2015-06-17 台湾积体电路制造股份有限公司 垂直相互交叉的半导体电容器
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8791784B2 (en) 2011-08-18 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8675368B2 (en) 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8759893B2 (en) * 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US9064841B2 (en) * 2011-10-07 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-metal capacitor apparatus with a via-hole region
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US9123719B2 (en) 2012-06-26 2015-09-01 Broadcom Corporation Metal-oxide-metal capacitor
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US10096543B2 (en) * 2014-08-13 2018-10-09 Mediatek Inc. Semiconductor capacitor structure for high voltage sustain
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
US9698214B1 (en) * 2016-03-31 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure of integrated circuit chip and method of fabricating the same
US10090240B2 (en) * 2016-06-03 2018-10-02 Globalfoundries Inc. Interconnect structure with capacitor element and related methods
CN107785363B (zh) * 2016-08-30 2020-11-10 无锡华润上华科技有限公司 一种mom电容版图及其结构单元、建模方法
US9948313B1 (en) * 2016-12-19 2018-04-17 Silicon Laboratories Inc. Magnetically differential loop filter capacitor elements and methods related to same
CN108400019B (zh) * 2017-10-30 2019-09-17 上海幂方电子科技有限公司 柔性微型超级电容器及其制备方法
CN111900251B (zh) * 2020-08-26 2024-02-27 上海华虹宏力半导体制造有限公司 Mom电容器及半导体元件
US20230187144A1 (en) * 2021-12-14 2023-06-15 Mediatek Inc. Capacitor structure and semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH07169911A (ja) * 1993-12-16 1995-07-04 Nec Corp インターディジタルキャパシター
JPH0946012A (ja) * 1995-07-28 1997-02-14 Shinko Kagaku Kogyo Kk 低誘電率フレキシブル配線基板
US6222528B1 (en) * 1997-03-07 2001-04-24 Cirque Corporation Method and apparatus for data input
US6117747A (en) 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US6458648B1 (en) 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
US6680542B1 (en) 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
JP2006133315A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法
US20060220251A1 (en) * 2005-03-31 2006-10-05 Grant Kloster Reducing internal film stress in dielectric film
US7709873B2 (en) * 2005-03-31 2010-05-04 Intel Corporation Polymer memory with adhesion layer containing an immobilized metal
US7372092B2 (en) * 2005-05-05 2008-05-13 Micron Technology, Inc. Memory cell, device, and system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833375B (zh) * 2022-03-07 2024-02-21 台灣積體電路製造股份有限公司 金屬-氧化物-金屬單元半導體裝置及方法

Also Published As

Publication number Publication date
US7485912B2 (en) 2009-02-03
US20070235838A1 (en) 2007-10-11
TW200737483A (en) 2007-10-01
CN101047209A (zh) 2007-10-03
CN100438079C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
TWI323508B (en) Capacitor structure/multi-layer capacitor structure
JP6568994B2 (ja) 半導体装置及びその製造方法
TWI223399B (en) Semiconductor device and method for fabricating the same
TW543131B (en) Semiconductor device
TWI723398B (zh) 高密度mim電容器結構
WO2019171470A1 (ja) コンデンサ及びその製造方法
CN1913158B (zh) 半导体器件及其制造方法
JP5610905B2 (ja) 半導体装置
JP2010219332A (ja) 多層配線層の電源配線構造およびその製造方法
TW201027572A (en) Integrated capacitor with array of crosses
JP3590034B2 (ja) 半導体容量素子及びその製造方法
JP4309608B2 (ja) 半導体装置及びその製造方法
JP2009111013A (ja) 半導体装置
TW201909368A (zh) 多向自對準多圖案化
TW201923973A (zh) 用於在積體電路結構中形成導通孔及互連之雙重鑲嵌製程
JP3418615B2 (ja) 半導体素子およびその製造方法
TWI293794B (en) Pyramid-shaped capacitor structure
TWI651837B (zh) 積體電路結構及其製造方法
DE112021004450B4 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
JP4615846B2 (ja) 半導体装置
US20040195652A1 (en) Semiconductor device having inductor
JP2003243524A (ja) 局部相互接続部を伴う指状ｍｉｍキャパシタ
JP2005116788A (ja) 半導体装置
KR20240027486A (ko) 상호 접속 구조체를 포함하는 집적회로 소자
JP2005150237A (ja) 半導体装置及びその製造方法