CN1779966A

CN1779966A - 半导体器件

Info

Publication number: CN1779966A
Application number: CN200510116125.1A
Authority: CN
Inventors: 阪口明美; 大城户敏夫
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-10-26
Filing date: 2005-10-26
Publication date: 2006-05-31
Anticipated expiration: 2025-10-26
Also published as: US20060086965A1; JP4343085B2; CN100463161C; JP2006128164A; US7348624B2

Abstract

本发明的实施例提供了一种具有包括第一电极、第二电极和绝缘体的电容器的半导体器件。半导体器件包括交替层叠的多个第一层和多个第二层。第一层每层都包括交替设置且在第一方向上延伸的第一电极的线和第二电极的线。第二层每层都包括交替设置且在第二方向上延伸的第一电极的线和第二电极的线。第一通孔连接每个第一层中的第一电极的线和每个第二层中的第一电极的线。第二通孔连接每个第一层中的第二电极的线和每个第二层中的第二电极的线。

Description

半导体器件

技术领域

本发明涉及一种包括电容器元件的半导体器件。

背景技术

由于近来趋势朝着以高速度和高频率工作的小型且重量轻的电子设备转移，所以对提高半导体集成电路的集成度的需求日益增加。相似地，贴装到半导体集成电路上的电容器元件需要比以前更高的每单位面积的电容。

作为用于集成电路的电容器元件，提出了构造为形成上和下电极的平行板夹着电介质的电容器元件，并且通过改进上述电容器元件从而形成多层线之间的电容而实现的梳状电容器元件(例如，见日本专利翻译(Translation)公布No.2003-530699和日本未审专利公布No.11-168182)。

图15是示出在日本专利翻译公布No.2003-530699中公开的电容器元件的结构的俯视图，图16是图15的电容器元件的透视截面图。在电容器元件104中，如图15和16所示，多个布线层(例如，第一层线111、第二层线112、第三层线113和第四层线114)层叠在由半导体材料制成的衬底131上，设置层叠在衬底131上的各布线层的线以交替地形成不同电极(第一电极A和第二电极B)，如图16所示。布线层之间的间隔和形成布线层的线之间的间隔填充有电介质(未示出)。沿着垂直于衬底131的方向，设置相同电极的线，并且各层的线(各层线)通过第一通孔121或第二通孔122电连接在一起以构成一个垂直极板。垂直极板形成电容器元件的电极。

图17是示出在日本未审专利公布No.11-168182中公开的电容器元件的结构的透视图，图18A是图17的电容器元件的俯视图，以及图18B是沿着图18A的线IV-IV截取的截面图。如图17所示，在电容器元件105中，多个布线层(例如，第一层线111a、第二层线112a和第三层线113a)层叠在由半导体材料制成的衬底131a上，且设置层叠在衬底131a上的各布线层的线以交替地形成不同电极(第一电极A和第二电极B)，如图17所示。布线层之间的间隔和形成各布线层的线之间的间隔填充有电介质(未示出)，如现有技术中那样。沿着垂直于衬底131a的方向，交替地设置不同电极的线。如图18A所示，在线的一端形成用于连接相同电极的不同布线层之间的第一通孔121a和第二通孔122a。此外，日本未审专利公布No.11-168182公开了如下电容器元件，即垂直于第一层线111a和第三层线113a地布置第二层线112a的线。

在日本专利翻译公布No.2003-530699中公开的电容器元件的总电容是垂直极板之间的总截面(crossover)电容和多个组合垂直极板之间的总边缘电容之和。此外，在日本未审专利公布No.11-168182中公开的电容器元件的总电容是在与衬底水平的方向上设置的不同电极的相邻线之间的电容、在垂直方向上设置的不同电极的相邻线之间的电容、在线的一端形成与第一通孔靠近且相对的第二电极的线的电容、在线的一端形成与第二通孔靠近且相对的第一电极的线的电容、以及总的边缘电容之和。使用这种电容器元件能够实现比现有的梳状电容器元件高的电容密度。

因此，已强烈需要能够进行大部分的高集成工艺和增加每单位面积的电容的技术。

发明内容

本发明的一个方面提供一种包括电容器的半导体器件，该电容器包括第一电极、第二电极和在其间的绝缘体。该半导体器件包括交替层叠的多个第一层和多个第二层。第一层每层都包括交替设置且在第一方向上延伸的第一电极的线和第二电极的线。第二层每层都包括交替设置且在与第一方向不同的第二方向上延伸的第一电极的线和第二电极的线。

半导体器件进一步包括第一通孔和第二通孔，第一通孔在第一电极的线的交叉点处连接每个第一层中的第一电极的线和每个第二层中的第一电极的线，第二通孔在第二电极的线的交叉点处连接每个第一层中的第二电极的线和每个第二层中的第二电极的线。

本发明的另一方面提供一种包括电容器的半导体器件，该电容器包括第一电极、第二电极和在其间的绝缘体。该半导体器件包括第一层和与第一层层叠的第二层。第一层包括第一电极的线和第二电极的线，第一电极的线和第二电极的线交替设置。第二层包括在与第一层中的第一电极的线和第二电极的线不同的方向上延伸的第一电极的线。

根据日本专利翻译公布No.2003-530699中公开的电容器元件，各布线层的线交替地形成不同电极的线，因此总电容是垂直极板之间的总截面电容(crossover capacitance)和总边缘电容之和。

根据日本未审专利公布No.11-168182中公开的电容器元件，总电容是设置在水平方向上的不同电极的相邻线之间的电容、设置在垂直方向上的不同电极的相邻线之间的电容、在一端的第一通孔和具有与第一通孔靠近且相对的第二电极的线之间的电容、在一端的第二通孔和具有与第二通孔靠近且相对的第一电极的线之间的电容、以及总的边缘电容之和。

日本未审专利公布No.11-168182如上所述公开了其中相邻布线层的线垂直延伸的电容器元件。虽然在该电容器元件中由于没有关于通孔的描述而使通孔的结构不确定，但猜测如图17的线层的线在每个层中的相同方向上延伸的情况那样形成了仅在线的一端与其它层连接的通孔。在该情况下，与上述相似，电容器元件的总电容是设置在水平方向上的不同电极的相邻线之间的电容、设置在垂直方向上的不同电极的相邻线之间的电容、在一端的第一通孔和具有与第一通孔靠近且相对的第二电极的线之间的电容、在一端的第二通孔和具有与第二通孔靠近且相对的第一电极的线之间的电容、以及总的边缘电容之和。

另一方面，根据本发明一个方面的电容器元件，不同电极的线交替地设置在第一层和第二层中，此外，第一层的线的纵向(延伸)方向与第二层的不同，且第一通孔和第二通孔交替地设置在第一层和第二层之间(方格图案)，其中每一个通孔都使第一层和第二层中的相同电极的线互连。因此，电容密度可以制作得比日本专利翻译公布No.2003-530699的电容密度高。也就是说，根据本发明一个方面的电容器元件的总电容是(1)设置在每层(第一层、第二层)中的不同电极(第一电极和第二电极)的线之间的电容、(2)在垂直方向上相邻的不同电极的线之间的电容、(3)第二电极的线和经由电介质与该线对角相对的第一通孔之间的电容以及第一电极的线和经由电介质与该线对角相对的第二通孔之间的电容、(4)相邻的第一通孔和第二通孔之间的电容、以及(5)总的边缘电容之和。因而，电容密度增加。

此外，在半导体制造工艺中可以以通用的高集成工艺形成电容器元件，由此获得了成本降低。

本发明具有如下有利效果，即可以提供一种包括能够增加电容密度的电容器元件的半导体器件。

附图说明

从结合附图的如下说明中，本发明的上述和其它目的、优点和特征将变得更加显而易见，其中：

图1是示出根据本发明实施例的半导体器件的电容器元件的结构的示意性俯视图；

图2是示出根据本发明实施例的电容器元件的示意性3D图；

图3是示出根据本发明实施例的电容器元件的透视图；

图4是示出沿着图3的线III-III截取的截面的侧视图；

图5是沿着图3的线I-I截取的截面图；

图6是沿着图3的线II-II截取的截面图；

图7是沿着图3的线III-III截取的截面图；

图8示出了开关电容器电路；

图9A图示了比较例1的模拟状态；

图9B图示了例1的模拟状态；

图10是绘出了阻抗值随着离电极末端部分的距离变化的图；

图11A是示出根据比较例2的电容器元件的俯视图；

图11B是示出根据例2的电容器元件的俯视图；

图12是示出根据改进的例1的电容器元件的透视图；

图13是示出根据改进的例2的电容器元件的透视图；

图14是示出根据改进的例3的电容器元件的俯视图；

图15是示出根据现有技术1的电容器元件的俯视图；

图16是示出根据现有技术1的电容器元件的透视图；

图17是示出根据现有技术2的电容器元件的透视图；

图18A是示出根据现有技术2的电容器元件的俯视图；以及

图18B是沿着图18A的线IV-IV截取的截面图。

具体实施方式

现在将在此参考说明性的实施例描述本发明。本领域技术人员将认识到，利用本发明的讲解可以完成许多可选的实施例，且本发明不局限于为了解释性目的而说明的实施例。

图1是示出根据该实施例的半导体器件的电容器元件的示意性俯视图。图2是示出根据该实施例的电容器元件的示意性3D图。图3是示出根据本发明的电容器元件的透视图。

根据该实施例的半导体器件包括由多条线形成的层。各层具有嵌入在电介质(未示出)中的多条线以交替地形成彼此平行的第一电极A和第二电极B。

更具体地，如图3所示，在衬底30上形成作为第一层的极板最低电极10、第一层线11和第三层线13、作为第二层的第二层线12和第四层线14、与形成第一电极A的线互连的第一通孔21、以及与形成第二电极B的线互连的第二通孔22。例如，既不包含线也不包含通孔的间隔被作为电介质的层间绝缘膜填充，但为了简单起见未在除了图4之外的图中示出。

为了说明设置图1至3中所示的第一和第二层、通孔和线的数目，而本发明不局限于此。

衬底30由半导体材料制成。极板最低电极10经由电介质形成在衬底30上，即电介质位于极板最低电极10和衬底30之间。

最低电极10可以由多晶硅层、金属层、扩散层等制成。最低电极10用作第一电极A的一部分或第二电极B的一部分。在该实施例中，最低电极10组成第一电极A的一部分，且由多晶硅层制成。

如图2和3所示，多条第一层线11彼此隔开且在第一方向上平行地延伸。多条线交替地形成第一电极A和第二电极B。即，第一电极A的线和第二电极B的线交替设置。可以采用典型的半导体制造工艺所使用的金属层作为用于线的材料。利用这种结构，可以提供一种不需要特殊工艺的电容器元件。

第二层线12覆盖在第一层线11上面，如图2和3所示。多条线12彼此隔开且平行地设置。线12在不同于第一方向的第二方向上延伸。更具体地，每条线12都垂直于第一层线11的纵向方向(第一方向)延伸。多条线12交替地形成第一电极A和第二电极B。

第三层线13覆盖在第二层线12上面，且多条线13隔开并且彼此平行地在第一方向上延伸，与第一层线11相似。更具体地，每条线13都垂直于第二层线12设置。在该实施例中，形成第一层线11和第三层线13使得从每层的线的层叠方向看时它们彼此完全地重叠。此外，在层叠方向上相对的线形成不同的电极。

第四层线14覆盖在第三层线13上面，且多条线14在第二方向上延伸且以某距离设置，与第二层线12相似。更详细地，每条线14垂直于第三层线13设置。在该实施例中，形成第二层线12和第四层线14，使得从每层的线的层叠方向上看时它们彼此完全地重叠。此外，在层叠方向上相对的线形成不同的电极。

第一通孔21和第二通孔22使第一层线11至第四层线14的线互连。第一通孔21使在线的相对位置(交叉)处的相邻层的第一电极A的线互连。此外，第二通孔使在相对(交叉)位置处的相邻层的第二电极B的线互连。

在图2的例子中，在各层的线的层叠方向上，形成使第一层线11和第二层线12互连的第一和第二通孔21、22，使得使第三层线13和第四层线14互连的第一和第二通孔21、22重叠(通孔的形成位置不一定需要重叠)。此外，在层叠方向上的相对的线由不同的电极构成，因此相对的通孔属于不同的电极。

图4是示出沿着图3的线III-III截取的截面的侧视图。图4的参考标记25表示作为电介质层的层间绝缘膜。如图4所示，设置使不同层的相邻线互连的通孔，以便在图3的垂直和横向方向上交替地形成第一通孔21和第二通孔22(方格图案)。当电容值增加时，该实施例产生了降低电极阻抗的效果。这是因为通过设置相邻层的线使得它们的纵向方向彼此垂直，并且通过在相同的极板上在垂直和横向方向上交替地设置第一通孔21和第二通孔22(方格图案)，获得了更多的电流路径。此外，形成交替的线以从各层线的层叠方向上看时彼此重叠且构成不同的电极，因此电流路径可以以网状方式更有效地延伸。结果，可以更有效地降低阻抗。

形成第一电极A的一部分的第一层线11经由第三通孔23与最低电极10面对面地电连接。在图3中，第一层线11经由四个通孔与最低电极10连接。相反，形成第二电极B的一部分的第一层线11没有经由通孔与最低电极10连接，所以在它们之间没有建立电连接。

在该实施例的电容器元件100中，如图3所示，用作最低电极10的多晶硅(多晶)层作为第一层形成在衬底上。形成使最低电极10和第一层线互连的第三通孔的接触层CT作为第二层形成在多晶硅层上。形成第一层线11的金属层M1形成于接触层CT上，且通孔层V1层叠于金属层M1上。形成第二层线12的金属层M2形成于通孔层V1上，且通孔层V2层叠于金属层M2上。形成第三层线13的金属层M3形成于通孔层V2上，且通孔层V3层叠于金属层M3上。形成第四层线14的金属层M4形成于通孔层V3上。那些层用在通用的半导体制造工艺中，所以在不增加特殊工艺的条件下可以制造电容器元件。因此，能够降低成本。

接下来参考图5至7，描述根据该实施例的电容器元件的电容。图5是沿着图3的线I-I截取的截面图，图6是沿着图3的线II-II截取的截面图。此外，图7是沿着图3的线III-III截取的截面图。

根据该实施例的电容器元件的总电容是(1)设置在每层(第一层、第二层等)中的不同电极(第一电极和第二电极)的线之间的电容C1(见图5和6)、(2)在垂直方向上彼此相邻的不同电极的线之间的电容C2(见图5和6)、(3)在形成第二电极的线与经由电介质对角地面对该线的第一通孔之间以及在形成第一电极的线与经由电介质对角地面对该线的第二通孔之间的电容C3(见图5和6)、(4)在相邻的第一通孔和第二通孔之间的电容C4(见图7)，以及(5)总的边缘电容Cf(见图5和6)之和。

根据该实施例的电容器元件，多个电极的线交替地设置在各层中，此外，相邻的第一和第二层的线的纵向方向是不同的方向，且在相邻线之间连接的第一通孔和在相邻线之间连接的第二通孔交替地设置在相同面上(方格图案)。因此，与日本专利翻译公布No.2003-530699和日本未审专利公布No.11-168182相比，可以与通孔数成正比地增加电容密度。此外，从电流路径的网状结构明显看出该阻抗可以制作得比日本专利翻译公布No.2003-530699和日本未审专利公布No.11-168182的阻抗低。

接下来，描述电容器元件的寄生电容。近年来，响应增加半导体集成电路的集成度的需要，有减小器件诸如晶体管的器件的尺寸、层间距离和线间距的趋势。因此，关于形成电容器元件的部分中不必要的寄生电容的问题变得比以前更严重。为了实现表面积的减小、功耗减小和高速处理，希望一种控制寄生电容的技术。

具有层叠在衬底上的电极的电容器元件在电极和衬底之间产生了寄生电容。寄生电容的主元件是衬底和最低电极之间的电容。该电容由以下表达式1获得。在表达式1中，εγ表示介电常数，dp表示从衬底到最低电极的距离，以及S表示最低电极面对衬底的表面积。

(表达式1)

C = \frac{ϵ_{0} . ϵ_{r} . S}{dp}

从表达式1可以看出，寄生电容与最低电极的表面积成正比地增加。

根据在日本专利翻译公布No.2003-530699中公开的技术，作为最低电极，第一电极A和第二电极B二者与衬底相对，且在电极和衬底之间几乎引入相同的寄生电容。在将该电容器元件应用到开关电容器电路上的情况下，以上的寄生电容在分布电荷时起了不利的影响，造成了大的误差。

下面的表达式2和3分别是考虑寄生电容的传递函数表达式和不考虑这种电容的传递函数表达式。

(表达式2)

H (z) &equiv; \frac{Vout (z)}{Vin (z)} = - (\frac{C 1}{C 2}) \frac{1}{(Z - 1)}

(表达式3)

H (z) &equiv; \frac{Vout (z)}{Vin (z)} = - (\frac{C 1 + C_{p 1}}{C 2}) \frac{1}{(Z - 1)}

如果在图8的开关电容器电路中所示的电容器的两端产生了寄生电容，则寄生电容C_P1的影响会导致从以上的传递函数表达式所看到的误差。

另一方面，根据该实施例的电容器元件，最低电极10具有平面形状，且用作电极之一(在该实施例中，第一电极A)的一部分，所以只有第一电极A面对衬底30。因此，只在衬底和与衬底相对的作为最低电极10的第一电极A之间引入电容。然后，只在形成第二电极B的第一层线11和衬底之间产生边缘电容。因此，在该实施例中能够显著地减小寄生电容。另外，即使电容的表面积增加了(在增大最低电极的极板尺寸的情况下)，边缘电容少量地增加。因此，电容的表面积越大，本发明的电容器元件和日本专利翻译公布No.2003-530699的电容器元件之间的寄生电容值的差就越大。

如果用作开关电容器电路中的电容器，则日本专利翻译公布No.2003-530699的电容元件引入了如图8所示电容器的输入侧的寄生电容，所以其影响导致了分布电荷时的误差。另一方面，根据该实施例，可以如上所述控制误差。此外，根据该实施例，由于通过增加电容可以进一步减少寄生电容比率，所以可以更有效地降低误差。

在图5和6示出的例子中，可以相当大地减小第二电极B的寄生电容，但在第一电极A中包含大的寄生电容Cp。然而，如果第一电极A设置在采样输入侧，第二电极B设置在采样输出侧，则在电极A侧的寄生电容在使用该电容的应用中不会产生问题。

[例1]

图9A和9B示出了用于比较在现有技术的比较例1的线的端部处测量的阻抗与本实施例的例1的模拟状态。图9A是比较例1的电容器元件的俯视图，图9B是例1的电容器元件的俯视图。使用三个金属层的叠层作为比较例1和例1的电容器元件。此外，固定了图9A和9B的垂直方向上的线的数目(垂直方向上的整个长度固定为2.2μm)。另一方面，图9A和9B的水平方向上的线的数目改变到6、10和14(在水平方向上的整个长度在2.2μm至3.8μm的范围内变化)。

参考标记132表示第三层线的阻抗测量部分，133表示在最低层中与第一层线连接的电极末端部分。相似地，图9B的参考标记32表示第三层线的阻抗测量部分，33表示在最低层中与第一层线连接的电极末端部分。

图10是绘出了在以上条件下改变距离电极末端部分的距离(水平距离)时，在模拟中测量的阻抗值的图。表1总结了对应于距离例1的电容器元件的电极末端部分的水平距离的电容值和比较例1的电容值。比较例1和例1的相同之处在于从电极末端部分到测量部分的垂直距离是2.2μm，但为电容设置的垂直距离彼此不同。也就是说，在比较例1中，为电容设置的垂直距离是2.4μm，而在例1中，为电容设置的垂直距离是2.2μm。因此，对于相同的表面积，在比较例和实例之间的电容值之差变得比表1的大。

[表1]

		图9的电容器元件的水平距离
		图9的电容器元件的水平距离			2.2μm	3.0μm	3.8μm
		电容值	比较例1	3.3fF	2.2μm	3.0μm	3.8μm	4.5fF	5.8fF
例1	3.5fF		比较例1	3.3fF	4.8fF	6.0fF		4.5fF	5.8fF

比较例1的电容器元件的模拟结果是，随着从电极末端部分到测量点的距离增加(随着电容值增加)，阻抗值也增加。相反，例1的电容器元件的模拟结果与比较例1的相反，也就是说，随着从电极末端部分到测量点的距离增加(随着电容值增加)，阻抗值减少。

如果电极末端部分相对靠近测量点，则比较例1表现出较低的阻抗。这是因为，如果电极末端部分相对靠近测量点，则例1具有相对少的电流路径，由此推测其表现出高于比较例1的阻抗。相反，随着从电极末端部分到测量点的距离增加，根据例1的电容器元件获得低于比较例1的阻抗。这是因为，虽然比较例1只具有二维地(在平面上)延伸的电流路径，但在例1中，相邻层的线的纵向方向彼此交叉，并且第一通孔和第二通孔交替地设置，由此以网状方式三维地形成了更多的电流路径。

例1产生了在电容值增加的情况下降低电极阻抗的效果。通常，在集成电路中使用的电容器采用不小于几十fF的值。在这种条件下，例1可以获得低于比较例1的阻抗。

根据该实施例的电容器元件具有非常大的优点，尤其是当用在诸如电容器充电/放电周期期间需要高响应度的AD转换的应用中时。

[例2]

接下来，给出现有技术的比较例2和该实施例的例2的测量电容值和寄生电容值的描述。

图11A是示出比较例2的电容器元件的俯视图，图11B是示出例2的电容器元件的俯视图。由多晶硅层制成的最低电极10和由金属层制成的第一层线11至第五层线15以0.13μm的工艺间距层叠，且使用得到的叠层体作为比较例2和例2的电容器元件。此外，在图中的垂直方向上的整个长度设置为8.6μm，水平方向上的整个长度设置为5.4μm。在图11A和11B中，形成在第五层线和第四层线之间的一些通孔由虚线表示。通孔测量为0.2μm乘0.2μm。

表2示出了根据比较例2和例2的电容器元件的测量电容值和寄生电容值。在此，寄生电容值涉及由比较例2中与衬底相对的两个电极之一得到的寄生电容值，且涉及由例2中不与衬底相对的电极得到的寄生电容值。

[表2]

	比较例2	例2
	比较例2	例2	电容值	55.2×10^-15F	58.4×10^-15F
寄生电容值	1.9×10^-15F	1.2×10^-15F^*	电容值	55.2×10^-15F	58.4×10^-15F
寄生电容值	1.9×10^-15F	1.2×10^-15F^*	寄生电容∶电容	1∶29	1∶49

^*：不与衬底相对的电极的寄生电容值

从表2可以看出，例2示出了电容值比比较例2的电容值增加约6％；相反，例2示出了在电极中产生的寄生电容降低了约37％。

作为比较寄生电容值与电容值的比率的结果，比较例2显示出1∶29的比率，而例2显示出1∶49的比率。这显示出例2中可以显著地减小寄生电容与总电容的比率。此外，根据该实施例，寄生电容与总电容的比率可以与为电容设置的表面积成反比地减小。

借助实例给出了以上实施例。例如，如果形成在奇数层中的线在相同方向上延伸且形成在偶数层中的线在相同方向上延伸就足够了。代替其中线形成为彼此重叠的结构，可采用层叠的结构。另外，在每层中的线的数目不固定，但可适当地改变。此外，对与一层交叉彼此面对的交替层(奇数层或偶数层)的线形成不同电极的实例进行了描述，但本发明不局限于此。交替层的相对线可以属于相同电极。而且，上述实施例描述了第一层线和第二层线垂直地设置的实例，但本发明不局限于此。本发明可应用到如下结构中，在该结构中第一层线延伸的第一方向与第二层线延伸的第二方向不同。

[改进例1]

接下来，描述根据实施例的电容器元件的改进例。图12是改进例1的电容器元件101的透视图。在下文中，适当地省略了关于与实施例的组件相同的组件的说明。

根据改进例1的电容器元件101除了下面之外具有与上述实施例基本相同的结构。也就是说，虽然根据该实施例的最低电极10由多晶硅层Poly组成，但改进例1的最低电极10a由金属层M1制成，其在常规的半导体制造工艺中覆盖在多晶硅层上面。换句话说，衬底和最低电极之间的距离dp设置得比上述的实施例大。

更具体地，当上述实施例采用图3的结构时，在该改进例中，最低电极10a由金属层M1组成，通孔层V1连接在最低电极10a和第一层线11a之间连接，金属层M2形成第一层线11，通孔层V2层叠于金属层M2上，金属层M3形成第二层线12a，通孔层V3层叠于金属层M3上，金属层M4形成第三层线13a，通孔层V4层叠于金属层M4上，而金属层M5形成第四层线14a。

根据改进例1，在衬底和最低电极10a之间的距离dp设置得比上述实施例大。因此，虽然降低了每单位面积的电容值，但会减小电极和衬底之间产生的寄生电容。为了进一步减小寄生电容，可使用在常规半导体制造工艺中用作上层的金属层M2、金属层M3等，用于最低电极10a。

[改进例2]

接下来，描述根据上述实施例的电容器元件的另一改进例。图13是根据改进例2的电容器元件102的透视图。

根据改进例2的电容器元件102除了下面之外具有与上述实施例基本相同的结构。也就是说，根据上述实施例的最低电极10由多晶硅层Poly制成，而根据改进例2的最低电极10b由扩散层Diff制成，其在常规半导体制造工艺中位于多晶硅层的下面。换句话说，在衬底和最低电极之间的距离dp制作得比上述实施例小。

更具体地，虽然上述实施例的最低电极如图3所示构造，但改进例2的最低电极10b由扩散层Diff构成，接触层CT1形成连接在最低电极10b和第一层线11b之间的通孔，第一层线11由多晶硅层Poly制成，接触层CT2形成通孔且层叠在第一层线11之上，金属层M1形成第二层线12a，通孔层V1层叠在第二层线12a之上，金属层M2形成第三层线13a，通孔层V2层叠在第三层线13a之上，并且金属层M3形成第四层线14a。

根据改进例2，在衬底和最低电极10b之间的距离dp制作得比上述实施例小。因此，虽然降低了每单位面积的电容值，但可以减小在电极和衬底之间产生的寄生电容。

[改进例3]]

接下来，描述根据实施例的电容器元件的再一改进例。图14是示出根据改进例3的电容器元件103的俯视图。

根据改进例3的电容器元件103除了下面之外具有与上述实施例基本相同的结构。也就是说，改进例3与上述实施例不同之处在于，一个电极(A或B)围绕形成电容的每一层。一个电极(A或B)包括第一层和第二层中的至少一层上的环形部分。在改进例3中，如图14所示，第一电极A围绕第四层线14c、第三层线13c等层。利用这种结构，从靠近电容器元件设置的元件或线得到的寄生电容可以合并成具有一个电极的电容。

通过在任一层中使用这种结构，寄生电容可以制作得比现有的小。此外，设置一个电极使其围绕形成电容的所有层能够更有效地减小寄生电容。

作为将从靠近电容器元件的元件或线得到的寄生电容合并到具有一个电极的电容的另一方式，可在如同最低电极的侧壁或最上部分中形成极板电极。

显然，本发明不局限于上述实施例，且在不脱离本发明的范围和精神的前提下可以进行修改和改变。

Claims

1.一种包括电容器的半导体器件，该电容器包括第一电极、第二电极和在其间的绝缘体，该半导体器件包括：

交替层叠的多个第一层和多个第二层，第一层每层都包括交替设置且在第一方向上延伸的第一电极的线和第二电极的线，第二层每层都包括交替设置且在与第一方向不同的第二方向上延伸的第一电极的线和第二电极的线；

多个第一通孔，在第一电极的线的交叉点处连接每个第一层中的第一电极的线和每个第二层中的第一电极的线；

多个第二通孔，在第二电极的线的交叉点处连接每个第一层中的第二电极的线和每个第二层的线中的第二电极的线；以及

在第一电极和第二电极之间的绝缘体。

2.根据权利要求1的半导体器件，进一步包括极板电极，其经由电介质插入在第一层和第二层中的最低一层与半导体衬底之间，且构成第一电极或第二电极的一部分。

3.根据权利要求2的半导体器件，其中极板电极由从多晶硅层、金属层和扩散层构成的组中选择的一种制成。

4.根据权利要求1的半导体器件，其中第一电极或第二电极包括在第一层和第二层中的至少一层上的环状部分。

5.根据权利要求2的半导体器件，其中第一电极或第二电极包括在第一层和第二层中的至少一层上的环状部分。

6.根据权利要求1的半导体器件，进一步包括极板电极，其经由电介质至少面对第一层和第二层的一部分端部和/或第一层和第二层中的最上一层，且构成第一电极或第二电极的一部分。

7.根据权利要求2的半导体器件，进一步包括极板电极，其经由电介质至少面对第一层和第二层的一部分端部和/或第一层和第二层中的最上一层，且构成第一电极或第二电极的一部分。

8.根据权利要求1的半导体器件，其中在第一层和第二层的层叠方向上，形成不同的第一层的线以彼此重叠，且形成不同的第二层的线以彼此重叠。

9.根据权利要求8的半导体器件，其中设置彼此重叠地形成的第一层的线，使得在层叠方向上交替地设置第一电极的线和第二电极的线，并且设置彼此重叠地形成的第二层的线，使得在层叠方向上交替地设置第一电极的线和第二电极的线。

10.一种包括电容器的半导体器件，该电容器包括第一电极、第二电极和在其间的绝缘体，该半导体器件包括：

第一层，包括第一电极的线和第二电极的线，第一电极的线和第二电极的线交替地设置；

第二层，与第一层层叠且包括在不同于第一层中的第一电极的线和第二电极的线的方向上延伸的第一电极的线；以及

在第一电极和第二电极之间的绝缘体。