JP5609757B2

JP5609757B2 - キャパシタおよび半導体装置

Info

Publication number: JP5609757B2
Application number: JP2011095259A
Authority: JP
Inventors: 宗陽薛; 梅田　定美; 定美梅田
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2011-04-21
Filing date: 2011-04-21
Publication date: 2014-10-22
Anticipated expiration: 2031-04-21
Also published as: JP2012227431A

Description

本発明は、キャパシタおよび半導体装置に関し、例えば、配線間の絶縁膜を用いたキャパシタおよび半導体装置に関する。

配線を用い形成されたキャパシタが広く用いられている。例えば、積層されたストリップ状の配線の水平方向の配線間の容量と、上下の配線間の容量を用いたキャパシタが知られている（例えば、特許文献１）。配線層の上下間の容量を用いたキャパシタが知られている（例えば、特許文献２）。積層した配線をビア配線で上下に接続し、水平方向の配線間の容量を用いたキャパシタが知られている（例えば、非特許文献１）。上下方向に伸びるビア配線と水平方向に伸びる配線との間の容量を用いたキャパシタが知られている（例えば、特許文献３）。配線を用いたデカップリング用のキャパシタが知られている（例えば、特許文献４から７）

米国特許第５２０８７２５号明細書米国特許第５５８３３５９号明細書米国特開第７７６８０５４号明細書特開２００７−２１４３３５号公報特開２００７−２２０９２９号公報特開２００６−３２４７０１号公報特開２００５−１０８８７４号公報

IEEE Journal of solid-state circuit vol. 17, No. 3 pp384-393 (2002)

例えば、デカップリングキャパシタは、性能を向上させるため、大容量であることが好ましい。例えば、高精度電子回路の動作周波数が高くなるとデカップリングキャパシタの容量を大きく確保することが望ましい。しかしながら、大容量のキャパシタを設けると、サイズが大きくなってしまう。そこで、キャパシタの容量密度（例えば、単位面積当りの容量）を大きくすることが求められる。半導体装置の微細化が進むと、上下の配線間隔より水平方向の配線間隔がより小さくなる。そこで、水平方向の配線間の容量をキャパシタとして用いることが有効である。しかし、配線が微細化すると、キャパシタの電極として機能する配線の延伸方向への電流の供給が難しくなる。

本キャパシタおよび半導体装置は、キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすることを目的とする。

例えば、第１金属層と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔を備えた第２金属層と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線および複数の第２配線と、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線と、を具備し、前記第２金属層に形成された前記複数の孔には、それぞれ前記複数の第１ビア配線のうち複数が通過することを特徴とするキャパシタを用いる。

例えば、半導体基板と、前記半導体基板上に形成された上記キャパシタと、を具備することを特徴とする半導体装置を用いる。

本キャパシタおよび半導体装置によれば、キャパシタの電極として機能する配線の延伸方向への電流供給を容易とすることができる。

図１は、実施例１に係るキャパシタの平面図である。図２は、第１金属層の平面図である。図３は、第２金属層の平面図である。図４は、第１金属層と第２金属層の平面図である。図５（ａ）は、図１のＡ−Ａ断面図、図５（ｂ）は、図１のＢ−Ｂ断面図である。図６（ａ）は、図１のＣ−Ｃ断面図、図６（ｂ）は、図１のＤ−Ｄ断面図である。図７は、比較例に係るキャパシタの平面図である。

以下、図面を参照し、実施例について説明する。

図１は、実施例１に係るキャパシタの平面図である。図２は、第１金属層の平面図である。図３は、第２金属層の平面図である。図４は、第１金属層と第２金属層の平面図である。図５（ａ）は、図１のＡ−Ａ断面図、図５（ｂ）は、図１のＢ−Ｂ断面図である。図６（ａ）は、図１のＣ−Ｃ断面図、図６（ｂ）は、図１のＤ−Ｄ断面図である。

図５（ａ）から図６（ｄ）のように、シリコン基板等の半導体基板１０上に、絶縁膜２２が形成されている。絶縁膜２２の上面の凹部に第１金属層１２が形成されている。第１金属層１２および絶縁膜２２上に絶縁膜２４が形成されている。絶縁膜２４の上面の凹部に第２金属層１４が形成されている。第２金属層１４は、第１金属層１２上に離間して設けられている。このように、第１金属層１２と第２金属層１４とは電気的に分離されている。第２金属層１４および絶縁膜２４上に絶縁膜２６が形成されている。絶縁膜２６の凹部に配線１６が形成されている。配線１６は、第２金属層１４上に離間して設けられている。配線１６は、複数の第１配線１６ａおよび複数の第２配線１６ｂを含む。第１ビア配線３２は第１配線１６ａを第１金属層１２に電気的に接続する。第２ビア配線３４は、第２配線１６ｂを第２金属層１４に電気的に接続する。配線１６および絶縁膜２６上には、カバー膜として絶縁膜２８が形成されている。

図１のように、複数の第１配線１６ａと複数の第２配線１６ｂは同じ方向に延伸している。第１配線１６ａと第２配線１６ｂは交互に配置されている。図５（ａ）から図６（ｄ）のように、第１配線１６ａと第２配線１６ｂとの間には絶縁膜２６が設けられている。絶縁膜２６は、第１配線１６ａと第２配線１６ｂとの間の誘電体膜として機能する。第１配線１６ａと第２配線１６ｂとの間の誘電体膜によりキャパシタＣとして機能する。第１金属層１２は、第１配線１６ａに電流を供給する機能を有する。第２金属層１４は、第２配線１６ｂに電流を供給する機能を有する。

絶縁膜２２、２４、２６および２８は、例えば酸化シリコン膜または低ｋ膜である。第１金属層１２、第２金属層、配線１６、第１ビア配線３２および第２ビア配線３４は例えばＣｕを主に含む金属であり、ダマシン技術により形成されている。第１ビア配線３２は、絶縁膜２４および２６を上下に貫通し金属で埋め込まれたコンタクトホールである。第２ビア配線３４は、絶縁膜２６を上下に貫通し金属で埋め込まれたコンタクトホールである。

第１金属層１２、第２金属層１４および配線１６の膜厚は、例えば１００ｎｍ〜４００ｎｍとすることができる。第１金属層１２および第２金属層１４の幅は、例えば２０００ｎｍ〜４０００ｎｍとすることができる。配線１６の幅は、例えば１００ｎｍ〜４００ｎｍとすることができる。配線１６の間隔は、例えば５０ｎｍ以下とすることができる。第１金属層１２、第２金属層および配線１６が形成されていない絶縁膜２２、２４および２６の膜厚は、例えば２００ｎｍ〜８００ｎｍとすることができる。第１金属層１２と第２金属層１４との上下の間隔、および第２金属層１４と配線１６との上下の間隔は、例えば１００ｎｍ〜４００ｎｍである。

配線１６の幅および間隔は、設計ルールで許容される最小寸法とすることが好ましい。これにより、配線１６間に形成できる容量の容量値を向上できる。よって、容量密度を向上できる。一方、第１金属層１２および第２金属層１４の幅および間隔（孔の幅）は、設計ルールで許容される最大寸法とすることが好ましい。このように、第１金属層１２および第２金属層１４の幅は配線１６より広いことが好ましい。これにより、多くの電流を配線１６に供給できる。

図２のように、第１金属層１２は格子状形状である。第１金属層１２は、格子状に配列した第１金属層１２の膜厚方向に貫通する複数の孔３６を備えている。図３のように、第２金属層１４は格子状形状である。第２金属層１４は、格子状に配列した第２金属層１４の膜厚方向に貫通する複数の孔３８を備えている。例えば、孔３６の配列方向と孔３８の配列方向は同じである。図４のように、第２金属層１４の孔３８の下には第１金属層１２が存在している。例えば、孔３８を第１金属層１２に投影した領域は、全て第１金属層１２に含まれる。

図１、図６（ａ）および図６（ｂ）のように、第２金属層１４の複数の孔３８は第１方向（例えば図１の横方向）と第１方向に交差する第２方向（例えば図２の縦方向）に配列している。配線１６は第１方向と第２方向とは異なる方向に延伸している。第１配線１６ａは、孔３８を通過する第１ビア配線３２を介し、第１金属層１２と電気的に接続される。第２配線１６ｂは、孔３８を通過しない第２ビア配線３４を介し、第２金属層１４と電気的に接続される。図６（ａ）において、第１金属層１２と接続されなかった第１配線１６ａは、図６（ｂ）において、第１金属層１２と接続されている。同様に、図６（ａ）において、第２金属層１４と接続されなかった第２配線１６ｂは、図６（ｂ）において、第２金属層１４と接続されている。

実施例１によれば、第１ビア配線３２が複数の第１配線１６ａを、それぞれ孔３８を通過し第１金属層１２に電気的に接続する。また、第２ビア配線３４が複数の第２配線１６ｂを第２金属層１４に電気的に接続する。これにより、複数の第１配線１６ａおよび第２配線１６ｂに、それぞれ第１金属層１２および第２金属層１４から電流を供給できる。よって、配線１６の延伸方向への電流供給が容易となる。

図７は、比較例に係るキャパシタの平面図である。比較例においては、第１金属層１２および第２金属層１４の形状および配置は実施例２の同じである。図７のように、配線１６の延伸方向が、第２金属層１４の孔３８の配列方向（例えば第２方向）と同じである。孔３８の配列方向の領域４０に設けられた第１配線１６ａは、孔３８を通過する第１ビア配線３２を介し第１金属層１２に電気的に接続できる。しかし、領域４０間の領域４２に第１配線１６ａを設けても、第１配線１６ａを第１金属層１２に電気的に接続できない。このため、配線１６を敷き詰めることができる面積が小さくなり、容量密度を大きくできない。

これに対し、実施例１によれば、図１のように、第２金属層１４は、複数の孔３８が第１方向および前記第１方向に交差する第２方向に配列されている。第１配線１６ａおよび第２配線１６ｂは、第１方向および前記第２方向とは異なる方向に延伸している。これにより、ある孔３８において、第１金属層１２と接続できなかった第１配線１６ａは、別の孔３８において第１金属層１２と接続することができる。したがって、図１のように配線１６を全面に敷き詰めることができる。よって、容量密度を向上させることができる。このように、実施例１によれば、容量密度を向上させ、かつ配線１６の延伸方向への電流供給が容易となる。

第２金属層１４が備えるある孔３８において、第１金属層１２と接続できなかった第１配線１６ａは、隣接する別の孔３８において第１金属層１２と電気的に接続することができることが好ましい。これにより、第１配線１６ａは、短い間隔で第１金属層１２と電気的に接続されることができる。例えば、第２金属層１４の孔３８の配列方向である第１方向と第２方向とが直交する。さらに、孔３８の第１方向の配列間隔と第２方向の配列間隔が同じである。この場合、配線１６の延伸方向は、第１方向および第２方向に対しそれぞれ４５°であることが好ましい。

さらに、複数の第１配線１６ａは、それぞれ複数の第１ビア配線３２のうち複数を介し第１金属層１２と電気的に接続されている。また、複数の第２配線１６ｂは、それぞれ複数の第２ビア配線３４のうち複数を介し第２金属層１４と電気的に接続されている。このように、第１配線１６ａが延伸方向において複数箇所で第１金属層１２と接続されることにより、第１配線１６ａの延伸方向における電流の供給を容易とすることができる。同様に、第２配線１６ｂが延伸方向において複数箇所で第２金属層１４と接続されることにより、第２配線１６ｂの延伸方向における電流の供給を容易とすることができる。

さらに、第２金属層１４は、複数の配線が格子状に形成されている。これにより、複数の孔３８を第１方向と第２方向に規則的に配置することができる。よって、一定間隔で、第１配線１６ａに電流を供給することができる。

さらに、第１金属層１２は、複数の配線が格子状に形成されている。第２金属層１４に形成された複数の孔３８と、第１金属層１２に形成された複数の孔３６とは重なっていない。これにより、孔３８の下には第１金属層１２が存在するため、孔３８を通過し第１配線１６ａを第１金属層１２と電気的に接続することができる。

さらに、第２金属層１４に形成された１つの孔３８に、複数の第１ビア配線３２のうち複数が通過する。これにより、第１ビア配線３２を効率的に配置することができる。

実施例１に係るキャパシタは、例えばデカップリングキャパシタとして用いることができる。デカップリングキャパシタにおいては、例えば、第１金属層１２および第２金属層１４のいずれか一方が電源に接続される。第１金属層１２および第２金属層１４の他方はグランドに接続される。これにより、キャパシタには大きな電荷が蓄積される。このため、第１配線１６ａおよび第２配線１６ｂの延伸方向に大きな電流を供給することになる。よって、このようなキャパシタに、実施例１に係るキャパシタを用いることが好ましい。実施例１に係るキャパシタは、例えばアナログ−デジタル変換器等のアナログ回路のデカップリングキャパシタとして用いることが好ましい。これらの回路においては、電源ノイズが影響し易いため、大きなデカップリングキャパシタを用いることが有効である。さらに、実施例１に係るキャパシタはデカップリングキャパシタ以外のキャパシタ、例えば信号線に直列に接続されるキャパシタ等に用いることもできる。

実施例１においては、半導体装置内の半導体基板１０上に形成されたキャパシタを例に説明した。実施例１は半導体装置以外にも適用できる。しかしながら、半導体装置においては、微細化に伴い、上下の配線間の容量をキャパシタに用いるより、基板に水平方向の配線間の容量をキャパシタに用いることが容量密度の向上に有利である。よって、半導体装置に実施例１を適用することが好ましい。

なお、実施例１では、基板１０上に第１金属層１２、第１金属層１２上に第２金属層１４、第２金属層１４上に配線１６が形成されている。基板１０上に、配線１６、配線１６上に第２金属層１４、第２金属層１４上に第１金属層１２が形成されていてもよい。すなわち、第２金属層１４は、第１金属層１２の膜厚方向に離間して設けられ、配線１６は、第２金属層１４の第１金属層１２とは反対側の膜厚方向に離間して設けられていればよい。

また、実施例１では、第１金属層１２が格子状であったが、第１金属層１２は例えば孔３６を備えないベタパターンでもよい。しかしながら、第１金属層１２の応力により第１金属層１２が剥がれることを抑制するためには、第１金属層１２も複数の孔３６を備えることが好ましい。さらに、第１金属層１２は格子状であることが好ましい。

また、キャパシタの容量を増加させるため、第１配線１６ａおよび第２配線１６ｂを複数積層する。積層された第１配線１６ａ間をビア配線で電気的に接続し、積層された第２配線１６ｂ間をビア配線で電気的に接続してもよい。例えば、非特許文献１の図５に記載されているようなＶＰＰ（Vertical
parallel plates）技術を用いることもできる。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

実施例１を含む実施形態に関し、さらに以下の付記を開示する。
付記１：
第１金属層と、前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔を備えた第２金属層と、前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線および複数の第２配線と、前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜と、前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線と、前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線と、を具備することを特徴とするキャパシタ。
付記２：
前記複数の第１配線は、それぞれ前記複数の第１ビア配線のうち複数を介し前記第１金属層と電気的に接続され、前記複数の第２配線は、それぞれ前記複数の第２ビア配線のうち複数を介し前記第２金属層と電気的に接続されていることを特徴とする付記１記載のキャパシタ。
付記３：
前記第２金属層は、複数の配線が格子状に形成されていることを特徴とする付記２記載のキャパシタ。
付記４：
前記第１金属層は、複数の配線が格子状に形成されており、前記第２金属層に形成された複数の孔と、前記第１金属層に形成された複数の孔とは重なっていないことを特徴とする付記３記載のキャパシタ。
付記５：
前記第２金属層に形成された前記複数の孔には、それぞれ前記複数の第１ビア配線のうち複数が通過することを特徴とする付記１から４のいずれか一項記載のキャパシタ。
付記６：
前記第１金属層および前記第２金属層のいずれか一方は電源に接続され、前記第１金属層および前記第２金属層の他方はグランドに接続されていることを特徴とする付記１から５のいずれか一項記載のキャパシタ。
付記７：
前記キャパシタはデカップリングキャパシタであることを特徴とする付記１から５のいずれか一項記載のキャパシタ。
付記８：
前記第２金属層が備える複数の孔のうちある孔において、第１金属層と接続できなかった第１配線は、隣接する別の孔において前記第１金属層１２と電気的に接続することを特徴とする付記１から７のいずれか一項記載のキャパシタ。
付記９：
半導体基板と、
前記半導体基板上に形成された付記１から８のいずれか一項記載のキャパシタと、を具備することを特徴とする半導体装置。

１０基板
１２第１金属層
１４第２金属層
１６配線
１６ａ第１配線
１６ｂ第２配線
２６絶縁膜
３２第１ビア配線
３４第２ビア配線
３６、３８孔

Claims

第１金属層と、
前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔を備えた第２金属層と、
前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線および複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜と、
前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線と、
前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線と、
を具備し、
前記第２金属層に形成された前記複数の孔には、それぞれ前記複数の第１ビア配線のうち複数が通過することを特徴とするキャパシタ。
前記複数の第１配線は、それぞれ前記複数の第１ビア配線のうち複数を介し前記第１金属層と電気的に接続され、
前記複数の第２配線は、それぞれ前記複数の第２ビア配線のうち複数を介し前記第２金属層と電気的に接続されていることを特徴とする請求項１記載のキャパシタ。
前記第２金属層は、複数の配線が格子状に形成されていることを特徴とする請求項２記載のキャパシタ。
第１金属層と、
前記第１金属層の膜厚方向に離間して設けられ、第１方向および前記第１方向に交差する第２方向に配列された複数の孔を備えた第２金属層と、
前記第２金属層の膜厚方向で前記第１金属層とは反対側に離間して設けられ、前記第１方向および前記第２方向とは異なる方向に延伸し、第１配線と第２配線とが交互に設けられた複数の第１配線および複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との間に設けられた誘電体膜と、
前記複数の第１配線を、それぞれ前記複数の孔を通過し前記第１金属層に電気的に接続する複数の第１ビア配線と、
前記複数の第２配線を、それぞれ前記第２金属層に電気的に接続する複数の第２ビア配線と、
を具備し、
前記複数の第１配線は、それぞれ前記複数の第１ビア配線のうち複数を介し前記第１金属層と電気的に接続され、
前記複数の第２配線は、それぞれ前記複数の第２ビア配線のうち複数を介し前記第２金属層と電気的に接続され、
前記第１金属層は、複数の配線が格子状に形成されており、前記第２金属層に形成された複数の孔と、前記第１金属層に形成された複数の孔とは重なっていないことを特徴とするキャパシタ。
半導体基板と、
前記半導体基板上に形成された請求項１から４のいずれか一項記載のキャパシタと、を具備することを特徴とする半導体装置。