JP5569354B2 - キャパシタおよび半導体装置 - Google Patents

キャパシタおよび半導体装置 Download PDF

Info

Publication number
JP5569354B2
JP5569354B2 JP2010256663A JP2010256663A JP5569354B2 JP 5569354 B2 JP5569354 B2 JP 5569354B2 JP 2010256663 A JP2010256663 A JP 2010256663A JP 2010256663 A JP2010256663 A JP 2010256663A JP 5569354 B2 JP5569354 B2 JP 5569354B2
Authority
JP
Japan
Prior art keywords
pattern
wiring
electrode pattern
electrode
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010256663A
Other languages
English (en)
Other versions
JP2012109376A (ja
Inventor
剛 杉崎
昌俊 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010256663A priority Critical patent/JP5569354B2/ja
Priority to US13/207,728 priority patent/US20120119326A1/en
Publication of JP2012109376A publication Critical patent/JP2012109376A/ja
Application granted granted Critical
Publication of JP5569354B2 publication Critical patent/JP5569354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

以下に説明する実施形態はキャパシタ、およびかかるキャパシタを有する半導体装置に関する。
高周波回路やアナログ信号を扱う回路においては、電圧特性や周波数特性に優れたキャパシタが要求され、このため従来、金属電極パターンを絶縁膜で埋め込んだＭＩＭ（metal-insulator-metal）キャパシタあるいは金属電極パターンを酸化膜で埋め込んだＭＯＭ（metal-oxide-metal）キャパシタが使われている。以下の説明では、ＭＩＭキャパシタはＭＯＭキャパシタを含むものとして説明する。
特開２００６−３０３２２０号公報 特開平１１−１６８１８２号公報 特開２００２−１２４５７５号公報 特開２００１−１２７２４７号公報 特開２００６−１２８１６４号公報 米国特許第４４２４５５２号公報 米国特許第６２９７５２４号公報 米国特許第６８２２３１２号公報 米国特許第５９７８２０６号公報 米国特許第６６３５９１６号公報 米国特許第５５８３３５９号公報 米国特許第６７３７６９８号公報
従来、このような半導体集積回路に集積されるようなＭＩＭキャパシタは、櫛形電極パターンの形で、あるいは同じ長さの電極パターンを多数平行に形成し、全体を接地パタ―ンで囲むことにより形成されている。例えば上記特許文献１〜１２を参照。
一方、低域フィルタや高周波回路、Ａ／Ｄ変換器などでは、特に高精度のＭＩＭキャパシタが要求され、かつこれらのＭＩＭキャパシタを半導体装置中に集積化することが望まれている。
ＭＩＭキャパシタを高精度に形成するには、多数の電極パタ―ンを高い精度で形成する必要があり、露光時に近接効果などが生じないように電極パターンを十分に離間させて形成する必要があるが、このような高精度のＭＩＭキャパシタでは、必要なキャパシタンスを確保しようとすると、一般に大きな占有面積を占有してしまう。一方、半導体集積回路中に集積されるＭＩＭキャパシタでは、厳しい微細化が要求され、高精度のキャパシタンスをもたせることが困難であった。
例えば櫛形電極パターンよりなるＭＩＭキャパシタでは、接地された共通電極パターンから平行に延出し第１の電圧を供給される多数の電極指の間の隙間に、第２の電圧を供給される別の電極指が、前記第２の電圧を供給される別の共通電極パターンに接続されて形成されている。このため、ＭＩＭキャパシタ全体の面積を縮小すると、前記別の電極指の先端が、これに対向する共通電極パターンに接近することになる。そこでこのようなパタ―ンをフォトリソグラフィにより形成しようとすると、光近接効果により前記別の電極指の先端部と、これに対向する前記共通電極パタ―ンとが十分に解像できなくなる。そこで近接効果補正をおこなって両者を分離させたとしても、前記電極指や共通電極パタ―ンの縁が波打ってしまい、キャパシタンスを十分な精度で確定させることが困難になる問題が発生する。この問題は、前記電極指の先端部と前記共通電極パターンとの距離が、露光に使われる光の波長近傍、例えばＫｒＦエキシマレーザを露光光源として使う場合２４８ｎｍくらい、ＡｒＦエキシマレーザを露光光源として使う場合、１９３ｎｍくらいまで減少した場合に、特に顕著となる。
また同じ長さの電極パターンを平行に多数繰り返し配列した構成のＭＩＭキャパシタでは、全体を接地パタ―ンで囲んで電気的に遮蔽する必要があるが、かかる構成では信号電圧を供給される電極パターンの先端部と、これに対向する接地パタ―ンとが微細化により近接してしまい、フォトリソグラフィ工程の際にやはり解像が困難となる問題が生じる。この場合にも、近接効果補正を行うことで両者を分離することはできるが、平行に配列された個々の電極パターンや、これを囲む接地パタ―ンの縁が波打ってしまい、その間隔、従ってキャパシタンスを十分な精度で確定させることが困難になる。
一の側面によればキャパシタは、平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パターンと、前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パターンと、前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パターンと、を備え、前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出しており、前記第２の配線パターンは、前記第２の電極パターンに一つおきに前記第２の電圧を、前記第２のビアプラグを介して供給し、さらに前記第２の電極パターンの残りに第３の電圧を、第３のビアプラグを介して供給する第３の配線を有する。
本実施形態によるＭＩＭキャパシタでは、前記直線状の第１の電極パターンおよび直線状の第２の電極パターンを、高い寸法精度で形成することができ、高いキャパシタンス精度を実現することができる。
第１の実施形態によるＭＩＭキャパシタを示す平面図である。 図１Ａ中、線Ａ−Ａ’に沿った断面図である。 図１Ａ中、線Ｂ−Ｂ’に沿った断面図である。 図１Ａ中、線Ｃ−Ｃ’に沿った断面図である。 図１Ａ中、線Ｄ−Ｄ’に沿った断面図である。 図１Ａにおける電極パターンの配列を示す平面図である。 図２の構成の電極パターン配列が示す遮蔽作用を説明する図である。 比較対照例による電極パターン配列における電界の漏れ出しを説明する図である。 比較対照例によるＭＩＭキャパシタの構成を示す平面図である。 比較対照例によるＭＩＭキャパシタの問題点を説明する図である。 図５Ａの一部を拡大して示す図である。 図３Ａにおける遮蔽作用について、シミュレーションにより評価した結果を示すグラフである。 図６のシミュレーションに使われたモデル構造およびパラメータを示す平面図である。 図６のシミュレーションにおける比較対照例の評価に使われたモデル構造およびパラメータを示す平面図である。 第１の実施形態による電極構造について電界分布をシミュレーションにより求めた結果を示す図である。 図９Ａのシミュレーションに使われた電極パターンの配列を示す平面図である。 比較対照例による電極構造について電界分布をシミュレーションにより求めた結果を示す図である。 図１０Ａのシミュレーションに使われた電極パターンの配列を示す平面図である。 第２の実施形態によるＭＩＭキャパシタを示す平面図である。 図１１における電極パターンの配列を示す平面図である。 第２の実施形態の一変形例によるＭＩＭキャパシタを示す平面図である。 図１３の変形例における電極パターンの配列を示す平面図である。 第３の実施形態によるＭＩＭキャパシタを示す平面図である。 図１５Ａ中、線Ａ−Ａ’に沿った断面図である。 図１５Ａ中、線Ｂ−Ｂ’に沿った断面図である。 図１５Ａ中、線Ｃ−Ｃ’に沿った断面図である。 第４の実施形態によるＭＩＭキャパシタを示す平面図である。 図１６Ａ中、線Ａ−Ａ’に沿った断面図である。 図１６Ａ中、線Ｂ−Ｂ’に沿った断面図である。 第５の実施形態によるＭＩＭキャパシタを示す平面図である。 図１７Ａ中、線Ａ−Ａ’に沿った断面図である。 図１７Ａ中、線Ｂ−Ｂ’に沿った断面図である。 第６の実施形態によるＭＩＭキャパシタを示す平面図である。 図１８Ａ中、線Ａ−Ａ’に沿った断面図である。 図１８Ａ中、線Ｂ−Ｂ’に沿った断面図である。 図１８Ａ中、線Ｃ−Ｃ’に沿った断面図である。 図１８Ａの構造中、最上層の配線パタ―ンおよび接地パタ―ンの配列を示す平面図である。 図１８Ａの構造中における電極パタ―ンの配列を示す平面図である。 図１８Ａの構造中、最下層の接地パタ―ンの配列を示す平面図である。 図１８Ａの構造における接地パタ―ンの作用を示す図である。 図１８Ａの構造における接地パタ―ンの作用をシミュレーションした結果を示す図である。 図１８ＡのＭＩＭキャパシタの等価回路図を示す図である。 第７の実施形態によるＭＩＭキャパシタを示す平面図である。 図１９Ａ中、線Ａ−Ａ’に沿った断面図である。 図１９Ａ中、線Ｂ−Ｂ’に沿った断面図である。 図１９Ａ中、線Ｃ−Ｃ’に沿った断面図である。 図１９Ａの構造中、最下層の接地パタ―ンの配列を示す平面図である。 第８の実施形態によるＭＩＭキャパシタを集積化した半導体装置の構成を示す断面図である。 図２０の半導体装置を使って構成した第９の実施形態によるＡ／Ｄ変換器を示す回路図である。
［第１の実施形態］
図１Ａは、第１の実施形態によるＭＩＭキャパシタ１０の構成を示す平面図、図１Ｂは前記図１Ａの平面図中、線Ａ−Ａ’に沿った断面図、図１Ｃは前記図１Ａの平面図中、線Ｂ−Ｂ’に沿った断面図、図１Ｄは前記図１Ａの平面図中、線Ｃ−Ｃ’に沿った断面図、図１Ｅは前記図１Ａの平面図中、線Ｄ−Ｄ’に沿った断面図を示す。
図１Ａ〜図１Ｅを参照するにＭＩＭキャパシタ１０は、シリコン基板１１上に熱酸化膜１２を介して形成された、シリコン酸化膜や、シリコン酸化膜よりも低い比誘電率を有する例えばＳｉＯＣ膜やＳｉＯＣＨ膜、有機絶縁膜などの低誘電率膜よりなる層間絶縁膜１３中に、互いに略平行に、かつ交互に繰り返し埋設された直線状の第１の電極パターン１３Ａおよび同じく直線状の第２の電極パターン１３Ｂを含む。
図１Ｂおよび図１Ｄの断面図よりわかるように、前記第１の電極パターン１３Ａは前記層間絶縁膜１３中にダマシン法により、バリアメタル膜１３ａを介して形成されている。このため第１の電極パターン１３Ａは、前記層間絶縁膜１３の表面に一致する平坦化された表面を有している。また図１Ｃおよび図１Ｄの断面図よりわかるように前記第２の電極パターン１３Ｂも前記層間絶縁膜１３中に、やはりダマシン法により、バリアメタル膜１３ｂを介して形成されており、前記層間絶縁膜１３の表面に一致する平坦化された表面を有している。
さらに前記層間絶縁膜１３上には、同様な別の層間絶縁膜１４が形成されており、前記別の層間絶縁膜１４中には、前記シリコン基板１１の主面に対して垂直方向から見た場合に前記第１の電極パターン１３Ａと交差するように、第１の配線パタ―ン１４Ａがやはりダマシン法により形成されており、前記第１の配線パタ―ン１４Ａは、これに交差するそれぞれの電極パターン１３Ａに、ビアプラグ１４Ｖａにより電気的に接続されている。また同様に前記層間絶縁膜１４中には、前記シリコン基板１１の主面に対して垂直方向から見た場合に前記第２の電極パターン１３Ｂと交差するように、第２の配線パタ―ン１４Ｂがやはりダマシン法により形成されており、前記第２の配線パタ―ン１４Ｂは、これに交差するそれぞれの電極パターン１３Ｂに、ビアプラグ１４Ｖｂにより電気的に接続されている。
そこで前記電極パターン１３Ａに第１の電圧、例えば接地電圧を、前記配線パタ―ン１４Ａおよびビアプラグ１４Ｖａを介して供給し、前記電極パターン１３Ｂに第２の電圧、例えば信号電圧を、前記配線パタ―ン１４Ｂおよびビアプラグ１４Ｖｂを介して供給することにより、前記ＭＩＭキャパシタ１０は、前記電極パターン１３Ａと電極パターン１３Ｂの間に生じるキャパシタンスに対応した、所定のキャパシタンスを発生させることになる。
図１Ｂ〜図１Ｅの断面図よりわかるように、前記第１の配線パターン１４Ａも前記層間絶縁膜１４中にダマシン法により、バリアメタル膜１４ａを介して形成されている。このため第１の配線パターン１４Ａは、前記層間絶縁膜１４の表面に一致する平坦化された表面を有している。また前記第２の配線パターン１４Ｂも前記層間絶縁膜１４中に、やはりダマシン法により、バリアメタル膜１４ｂを介して形成されており、前記層間絶縁膜１４の表面に一致する平坦化された表面を有している。
前記第１および第２の電極パターン１３Ａ，１３Ｂ、および前記第１および第２の配線パタ―ン１４Ａ，１４Ｂは、例えば銅により形成することができ、その場合、前記ビアプラグ１４Ｖａ，１４Ｖｂは、通常のデュアルダマシンプロセスにより形成することができる。前記バリアメタル膜１３ａ，１３ｂおよび１４ａ，１４ｂは、例えば通常のＴｉ膜やＴａ膜、あるいはＴｉ／ＴｉＮ積層膜やＴａ／ＴａＮ積層膜などにより形成することができる。
図２は、前記ＭＩＭキャパシタ１０中における前記第１の電極パターン１３Ａおよび第２の電極パターン１３Ｂのみを示した平面図である。
図２の平面図よりわかるように前記第１および第２の電極パターン１３Ａ，１３Ｂは、それぞれの長手方向で比較した場合、前記第１の電極パターン１３Ａの第１の端部１３Ａ１が、前記第１の端部に対応する前記第２の電極パターン１３Ｂの第１の端部１３Ｂ１よりも距離ａだけ突出しており、また前記第１の電極パターン１３Ａの前記第１の端部１３Ａ１に対向する第２の端部１３Ａ２が、前記第２の端部１３Ａ２に対応する前記第２の電極パターン１３Ｂの第２の端部１３Ｂ２よりも、同じく距離ａだけ突出している構成を有する。本実施形態では、以下に説明するように前記突出距離ａを、前記電極パターン１３Ａと電極パターン１３Ｂとの間の間隔Ｌの約３倍以上、より好ましくは約３．６倍以上に設定する。
このように前記第１の電極パターン１３Ａの第１の端部１３Ａ１を第２の電極パターン１３Ｂの第１の端部１３Ｂ１に対して前記距離ａだけ突出させ、また前記第１の電極パターン１３Ａの第２の端部１３Ａ２を第２の電極パターン１３Ｂの第２の端部１３Ｂ２に対して前記距離ａだけ突出させ、前記第１の電極パターン１３Ａに第１の電圧を、前記第２の電極パターン１３Ｂに第２の電圧を印加することにより、図３に示すように前記第１の電極パタ―ン１３Ａの第１の端部１３Ａ１から出射する電気力線の実質的に全てを前記第２の電極パターン１３Ｂの第１の端部１３Ｂ１にて終端させ、また前記第２の電極パタ―ン１３Ｂの第１の端部１３Ｂ１から出射する電気力線の実質的に全てを前記第１の電極パターン１３Ａの第１の端部１３Ａ１にて終端させることができる。また同様に前記第１の電極パタ―ン１３Ａの第２の端部１３Ａ２から出射する電気力線の実質的に全てを前記第２の電極パターン１３Ｂの第２の端部１３Ｂ２にて終端させ、前記第２の電極パタ―ン１３Ｂの第２の端部１３Ｂ２から出射する電気力線の実質的に全てを前記第１の電極パターン１３Ａの第２の端部１３Ａ２にて終端させることができる。その結果、本実施形態のＭＩＭキャパシタ１０では、前記第１の電極パターン１３Ａの第１の端部１３Ａ１および第２の端部１３Ａ２で画成される前記ＭＩＭキャパシタ１０の占有領域の外側に電界が漏れることがなく、電極パターン１３Ａ，１３Ｂの配列を囲んで電気的遮蔽のためのパタ―ンを形成する必要がない。
これに対し図３Ｂに示すような、同じ長さの電極パターン３Ａおよび３Ｂを交互に平行に配列した本実施形態の比較対照例のＭＩＭキャパシタ１００において、前記電極パターン３Ａに第１の電圧を、また前記電極パターン３Ｂに第２の電圧を印加した場合は、電極パタ―ン３Ａの端部３Ａ１あるいは３Ａ２と電極パタ―ン３Ｂの対応する端部３Ｂ１あるいは３Ｂ２を結ぶ電気力線が、前記電極パタ―ン３Ａおよび３Ｂのそれぞれの端部を超えて、前記電極パターン３Ａ，３Ｂの配列が形成された領域外へとはみ出してしまう。
このため、図３Ｂの構成を有する本実施形態の比較対照例によるＭＩＭキャパシタ１００では、図４に示すように前記電極３Ａおよび３Ｂの配列を囲んで、電気的遮蔽のために接地パタ―ン３Ｃを設ける必要があった。
しかしこのような比較対照例によるＭＩＭキャパシタ１００では、電極パターン３Ａ，３Ｂを接地パタ―ン３Ｃで囲むことにより占有面積が増えてしまう問題があり、さらに微細化された場合、図５Ａに示すように電極パターン３Ａ，３Ｂの先端部が接地パタ―ン３Ｃに近接することにより、電極パターン３Ａ，３Ｂの精度が低下する問題が発生することがある。
図５Ｂは、図５Ａのうち、破線で囲んだ部分の拡大図である。
図５Ｂを参照するに、前記接地パタ―ン３Ｃに近接した前記電極パタ―ン３Ｂの先端部は、露光時の光学的近接効果により前記接地パタ―ン３Ｃの方向に延出する延出部３ｂを形成し、また前記接地パタ―ン３Ｃのうち、前記電極パターン３Ｂに対向する部分も縁部が、露光時の光学的近接効果により前記電極パターン３Ｂの方へ延出した延出部３ｃを含む波打った形状をしている。
図示の例では、前記電極パターン３Ａ〜３Ｂおよび接地パタ―ン３Ｃの露光時に位相シフトマスクを使って光近接効果補正を行うことにより、前記電極パターン３Ｂと接地パタ―ン３Ｃとを分離することはできるが、それでも前記出部３ｂと延出部３ｃが接近し、十分に制御できない寄生容量Ｃｆを生じる場合がある。このような寄生容量を有するＭＩＭキャパシタは、電圧特性や周波数特性の精度に対する要求が厳しい用途には使うことができない。
同様な問題は、電極指の先端部の近傍を対向電極パターンが通過する櫛形電極を有するＭＩＭキャパシタなどにおいても、微細化を進めた場合に発生してしまう。
これに対し、本実施形態によるＭＩＭキャパシタ１０は、図２に示す直線状の長さが異なった電極パターン１３Ａ，１３Ｂを使っているため、これらの電極パターンの先端部に近接して他の電極パターンを形成する必要がなく、ＭＩＭキャパシタ１０の全体が微細化されても近接効果による電極パタ―ンの変形の問題が生じにくい。このため本実施形態のＭＩＭキャパシタ１０では高い精度で電極パターン１３Ａ，１３Ｂを形成することができ、高い精度のキャパシタンスを提供することができる。
なお本実施形態によるＭＩＭキャパシタ１０では、図１Ａ〜図１Ｅに示すように配線パタ―ン１４Ａ，１４Ｂは、前記電極パターン１３Ａ，１３Ｂの配線層とは別の配線層に形成されており、ビアプラグ１４Ｖａ，１４Ｖｂにより前記電極パターン１３Ａ，１３Ｂに接続されているため、前記電極パターン１３Ａ，１３Ｂの配線層において、前記電極パターン１３Ａ，１３Ｂの先端部の近傍に近接効果を生じるようなパタ―ンが形成されることがない。
図１Ａ〜図１Ｅの構成において、電極パターン１３Ａ，１３Ｂを上層に、配線パタ―ン１４Ａ，１４Ｂを下層に配置したり、配線パタ―ン１４Ａ，１４Ｂの一方を電極パターン１３Ａ，１３Ｂの下層に、他方を電極パターン１３Ａ，１３Ｂの上層に配置したりすることができるのは明らかである。
図６は、本実施形態のＭＩＭキャパシタ１０において、図２における突出距離ａを変化させてＭＩＭキャパシタ１０からの電界の漏れをシミュレーションにより調査した結果を示す。ただし図６のシミュレーションは、図７のモデルキャパシタ１０Ａについて行われている。
図７を参照するに、モデルキャパシタ１０Ａでは前記電極パターン１３Ｂが２．５μｍの長さＬ２で９９回繰り返して形成されており、電極パターン１３Ａが１００回繰り返して形成されている。前記モデルキャパシタ１０Ａの一方には、前記電極パターン１３Ａ，１３Ｂの各々に対向するように、外部配線のモデルとなる配線パターン１３Ｃが、２３．８１μｍの長さＬ１で形成されている。なお前記電極パターン１３Ａ，１３Ｂはいずれも７０ｎｍの幅Ｌ５を有し、７０ｎｍの間隔Ｌ３で繰り返されている。
図６のシミュレーションでは、前記配線パタ―ン１３Ｃと電極パターン１３Ｂの間の距離ｂを特定の値、より具体的には４２０ｎｍ，８００ｎｍおよび１．５μｍに設定し、各々の場合について、前記電極パターン１３Ａの長さを変化させることで、前記突出距離ａの値を０．０５μｍから１．４３μｍまで変化させ、前記モデルキャパシタ１０Ａと配線パタ―ン１３Ｃとの間に生じるキャパシタンス（「ＣＡＰ−ＬＩＮＥ容量」）の値を求めている。図６中、横軸が前記突出距離ａを、縦軸が前記キャパシタンス「ＣＡＰ−ＬＩＮＥ容量」を表している。
なお図７のモデルキャパシタ１０Ａでは、前記電極パターン１３Ａは、前記配線パタ―ン１３Ｃとは反対側の端部が接地電極パターン１３Ｇにより接続されており、電極パターン１３Ｂのうち、前記接地電極パターン１３Ｇに対向する端部と電極パターン１３Ｇとの距離Ｌ４も７０ｎｍに設定されている。
図６を参照するに、前記距離ｂをいずれの値に設定した場合でも、前記キャパシタンス「ＣＡＰ−ＬＩＮＥ容量」の値は突出距離ａの値とともに減少しており、先に図３Ａで説明した電極パターン３Ａによる電極パターン３Ｂの電気的な遮蔽効果が得られていることが確認される。またその際、前記距離ｂが短ければ短いほど、突出距離ａの増大によるキャパシタンス「ＣＡＰ−ＬＩＮＥ容量」の減少効果が大きく、前記電極パターン３Ａを電極パターン３Ｂに対して突出させることによる遮蔽効果がより顕著に現れることが見て取れる。
図８は、同様なシミュレーションを、前記図４の比較対照例によるＭＩＭキャパシタ１００について行った場合のモデル構造を示す。
図８を参照するに、モデル構造では直線状電極パターン３Ａ，３Ｂの配列が接地パタ―ン３Ｃにより囲まれており、電極パターン３Ａ，３Ｂは一端が、前記接地パタ―ン３Ｃから距離７０ｎｍの距離Ｌ６だけ離間して形成されている。また前記電極パターン３Ａの他端は、前記接地パタ―ン３Ｃに接続されている。距離Ｌ１〜Ｌ５は、図７のモデル構造と同じである。
図８のモデル構造では、距離ｂを４２０ｎｍとした場合、キャパシタンス「ＣＡＰ−ＬＩＮＥ容量」の値として図６中に白抜きの四角で示したように１．１１×１０−１６Ｆのキャパシタンスが、前記接地パタ―ン３Ｃの効果として得られ、距離ｂを８００ｎｍとした場合、図６中に白抜きの三角で示したように７．８６×１０−１７Ｆのキャパシタンスが前記接地パタ―ン３Ｃの効果として得られ、距離ｂを１．５μｍとした場合、図６中に白抜きの菱形で示したように４．８５×１０−１７Ｆのキャパシタンスが前記接地パタ―ン３Ｃの効果として得られることがわかる。
そこで、本実施形態のＭＩＭキャパシタ１０において、図４の比較対照例のキャパシタ１００における接地パタ―ン３Ｃと同程度の電気的遮蔽効果を得ようとするならば、前記突出距離ａを、前記間隔Ｌの約３倍以上、より好ましくは約３．６倍以上、前記間隔Ｌが７０ｎｍの場合だと約２１０ｎｍ以上、より好ましくは約２５０ｎｍに設定すればよいことがわかる。
図９Ａは、図９Ｂに示す本実施形態によるＭＩＭキャパシタ１０において、前記シミュレーションにより得られた電界分布を二次元的にマッピングした図であるが、電極パターン１３Ｂの周囲に形成される電界は、前記電極パターン１３Ａの先端を超えては漏れ出していないことがわかる。
これに対し図１０Ａは、図１０Ｂに示す、前記図３ＢのＭＩＭキャパシタ１００の電極配列について、同様な電界分布を求め、それを二次元的にマッピングした結果を示す。
図１０Ａを参照するに、図１０Ｂの電極配列では、電界が前記電極パターン３Ａ，３Ｂの先端を超えて漏れ出しており、図１０Ｂの電極配列では、接地電極３Ｃで遮蔽することが不可欠であることがわかる。
このように本実施形態によるＭＩＭキャパシタ１０では、前記第１の電極パターン３Ａの第１の端部１３Ａ１が、前記第１の端部１３Ａ１に対応する前記第２の電極パターン３Ｂの第１の端部１３Ｂ１よりも突出しており、前記第１の電極パターン１３Ａの前記第１の端部１３Ａ１に対向する第２の端部１３Ａ２が、前記第２の端部１３Ａ２に対応する前記第２の電極パターン１３Ｂの第２の端部１３Ｂ２よりも突出しているため、前記第１の電極パターン１３Ａを接地した場合、前記第２の電極パターン１３Ｂを電気的に遮蔽することができ、別に遮蔽パタ―ンを形成する必要がない。前記第１，第２の電極パターン１３Ａ，１３Ｂには第１および第２の電圧が、それぞれのビアプラグ１４Ｖａ，１４Ｖｂを介して供給されるため、前記平面上に前記端部１３Ａ１あるいは１３Ａ２、また前記端部１３Ｂ１あるいが１３Ｂ２に近接して給電のための配線パタ―ンを形成する必要がなく、前記直線状の第１の電極パターン１３Ａおよび直線状の第２の電極パターン１３Ｂを、光近接効果などにより変形されることなく、高い寸法精度で形成することができ、高いキャパシタンス精度を実現することができる。
なお本実施形態において前記電極パターン１３Ａ，１３Ｂの幅および間隔は７０ｎｍに限定されるものではなく、１０ｎｍ〜２００ｎｍの範囲であってよい。また前記電極パターン１３Ａ，１３Ｂの長さも２．５μｍに限定されるものではなく、１μｍ〜１００μｍの範囲であってよい。
［第２の実施形態］
図１１は第２の実施形態によるＭＩＭキャパシタ２０の構成を示す平面図である。また図１２は前記ＭＩＭキャパシタ２０の電極パターンの配列を示す平面図である。なおＭＩＭキャパシタ２０の断面図は、先の実施形態によるＭＩＭキャパシタ１０の断面図と同様であり、説明を省略する。
図１１を参照するに、ＭＩＭキャパシタ２０では、前記電極パターン１３Ａ，１３Ｂにそれぞれ対応した電極パターン２１Ａと２１Ｂが、平面上で繰り返し形成されており、各々の電極パターン２１Ａには、前記配線パタ―ン１４Ａに対応する配線パタ―ン２２Ａが、ビアプラグ２２Ｖａにおいて接続されている。また本実施形態では、さらに前記配線パタ―ン１４Ｂに対応する配線パタ―ン２２Ｂが前記電極パタ―ン２１Ｂに、一つおきに、ビアプラグ２２Ｖｂにおいて電気的に接続されている。
さらに本実施形態ではさらに別の配線パタ―ン２２Ｃが前記電極パターン２１Ｂにひとつおきに、すなわち前記配線パタ―ン２２Ｂが接続された電極パターン２１Ｂとは別の電極パターン２１Ｂに、ビアプラグ２１Ｖｃにより電気的に接続されている。
図１２を参照するに、電極パターン２１Ａは図２の平面図と同様に、その先端部２１Ａ１が、前記電極パターン２１Ｂの対応する先端部２１Ｂ１よりも距離ａだけ突出しており、また前記先端部２１Ａ１に対向する先端部２１Ａ２が、前記先端部２１Ｂ１に対向する先端部２１Ｂ２よりも距離ａだけ突出しており、前記電極パターン１３Ａ，１３Ｂが７０ｎｍの幅を有し７０ｎｍの間隔Ｌで繰り返されている場合、前記距離ａを前記間隔Ｌの約３倍以上、より好ましくは約３．６倍以上とすることにより、ＭＩＭキャパシタ２０からの電界の漏れを、前記ＭＩＭキャパシタ２０を、前記図４におけるパタ―ン３Ｃのような接地パタ―ンで囲むことなく、抑制することが可能となる。
本実施形態によれば、同一のＭＩＭキャパシタ２０中に、電極パタ―ン２１Ａと２１Ｂとにより第１のキャパシタを、また電極パターン２１Ａと２１Ｃとにより第２のキャパシタを、高い相対精度で形成することができ、ＭＩＭキャパシタ２０は二つのキャパシタの相対精度が重要であるような用途に適している。また本実施形態によるＭＩＭキャパシタ２０では、前記配線パタ―ン２２Ｂに接続された電極パターン２１Ｂと配線パタ―ン２２Ｃに接続された電極パターン２１Ｂが、間に介在する電極パターン２１Ａにより電気的に分離されるため、前記配線パタ―ン２２Ｂを介して供給される信号と配線パタ―ン２２Ｃを介して供給される信号のクロストークを抑制することが可能である。
なお本実施形態において、同じＭＩＭキャパシタ２０中に第３のキャパシタ、第４のキャパシタ・・・と任意の数のキャパシタを形成することも可能である。
図１３は本実施形態の一変形例によるＭＩＭキャパシタ２０Ａの構成を示す平面図、図１４は図１３のＭＩＭキャパシタ２０Ａにおける電極パターンの配列を示す平面図である。図中、先に説明した部分には同一の参照符号を付し、説明のくりかえしは省略する。
図１３，図１４を参照するに、本実施形態では前記ＭＩＭキャパシタ２０における電極パターン２１Ｂ１が互い違いに前記電極パターン２１Ａの延在方向に距離δだけずらされており、このため図１３に示すように配線パタ―ン２２Ａを電極パターン２１Ａに、その延在方向上中央部においてビアプラグ２２Ｖａによりコンタクトさせ、配線パタ―ン２２Ｂを前記配線パタ―ン２１Ｂに、前記電極パターン２１Ａの先端部２１Ａ１に対応した先端部２１Ｂ１の近傍においてビアプラグ２２Ｖｂによりコンタクトさせ、配線パタ―ン２２Ｃをもう一つの配線パタ―ン２１Ｂに、前記電極パターン２１Ｂの反対側の先端部２１Ａ２に対応した先端部２１Ｂ４の近傍においてビアプラグ２２Ｖｃによりコンタクトさせるレイアウトが可能となる。かかるレイアウトによれば、配線パタ―ン２２Ａ〜２２Ｃを等間隔で形成でき、レイアウトの際に特定の配線パタ―ンどうしが近接するのを回避でき、全体としてＭＩＭキャパシタの面積を縮小することができる。
図１４では、説明の都合上、前記電極パターン２１Ａに左側から右側に向かって順に、２１Ａ（１），２１Ａ（２），・・・と番号を、また電極パターン２１Ｂにも左側から右側に向かって順に、２１Ｂ（１），２１Ｂ（２），・・・と番号を振っている。
図１４よりわかるように本実施形態でも、図中で一番左の電極パターン２１Ａ（１）の先端部２１Ａ１は、その隣の電極パターン２１Ｂ（１）の先端部２１Ｂ１に対し前記電極パターン２１Ａ（１）の延在方向のうち＋Ｙ方向に、距離ａだけ突出している。また前記電極パターン２１Ｂ（１）に右側で隣接する電極パターン２１Ａ（２）の先端部２１Ａ２は、前記電極パターン２１（２）の右隣の電極パターン２１Ｂ（２）の対応する先端部２１Ｂ４に対して、前記電極パターン２１Ａ１（２）の延在方向のうち−Ｙ方向に、距離ａだけ突出している。
一方、前記電極パターン２１Ｂ（１）の反対側の端部２１Ｂ２で比較すると、前記電極パターン２１Ｂ（１），２１Ｂ（２）は同じ長さを有しているため、前記電極パターン２１Ａ（１）の前記先端部２１Ａ１と反対側の先端部２１Ａ２は、前記電極パターン２１Ｂ（２）の対応する先端部２１Ｂ２よりも、前記距離ａよりδだけ大きな距離ｂだけ、前記電極パターン２１Ａ（１）の延在方向のうち−Ｙ方向に突出している（ｂ＝ａ＋δ）。同様に前記電極パターン２１Ａ（２）の先端部２１Ａ１は、電極パターン２１Ｂ（２）の先端部に対し距離ｂだけ、前記電極パターン２１Ａ（２）の延在方向のうち＋Ｙ方向に突出している。
［第３の実施形態］
図１５Ａ〜図１５Ｄは、第３の実施形態によるＭＩＭキャパシタ３０の構成を示す。ここで図１５Ａは前記ＭＩＭキャパシタ３０を示す平面図、図１５Ｂは前記ＭＩＭキャパシタ３０の、図１５Ａ中の線Ａ−Ａ’に沿った断面図を、図１５Ｃは図１５Ａの線Ｂ−Ｂ’に沿った断面図を、図１５Ｄは図１５Ａの線Ｃ−Ｃ’に沿った断面図を示す。図中、先に説明した部分に対応する部分には対応する参照符号を付し、説明を省略する。
図１５Ａを参照するに、ＭＩＭキャパシタ３０は前記図１ＡのＭＩＭキャパシタ１０の平面図と同様な平面図を有するが、図１５Ｂあるいは図１５Ｃの断面図に示すように、図１Ａの電極パターン１３Ａに対応して、上下に複数の電極パターン１３Ａ１，１３Ａ２が、それぞれの配線層を形成して配列されており、また図１Ａの電極パターン１３Ｂに対応して、上下に複数の電極パターン１３Ｂ１，１３Ｂ２が、それぞれの前記電極パターン１３Ａ１の配線層および電極パターン１３Ａ２の配線層に対応して配列されている。図１５Ｂ，図１５Ｃの断面図に示すように、配線パタ―ン１４Ａは前記電極パターン１３Ａ１，１３Ａ２の配線層よりも上の配線層に形成されており、図１Ａの平面図におけるビアプラグ１４Ｖａに対応したビアプラグ１４Ｖａ１によりそれぞれの電極パターン１３Ａ１に電気的に接続され、配線パタ―ン１４Ｂは図１Ａの平面図におけるビアプラグ１４Ｖｂに対応したビアプラグ１４Ｖｂ１によりそれぞれの電極パターン１３Ｂ１に電気的に接続される。
図１５Ｂの断面図を参照するに、ＭＩＭキャパシタ３０は、ＳｉＮ膜やＳｉＣ膜などよりなるエッチングストッパ膜３１Ｎとシリコン酸化膜やいわゆるＬｏｗ−Ｋ膜などよりなる層間絶縁膜３２を積層し、さらにその上に同様なエッチングストッパ膜３２Ｎと層間絶縁膜３２とエッチングストッパ膜３３Ｎと層間絶縁膜３３とエッチングストッパ膜３４Ｎと層間絶縁膜３４とエッチングストッパ膜３５Ｎと層間絶縁膜３５とエッチングストッパ膜３６Ｎと層間絶縁膜３６とエッチングストッパ膜３７Ｎと層間絶縁膜３７とを順次積層した積層構造中に形成されており、前記電極パターン１３Ａ１と電極パターン１３Ｂ１とは、前記層間絶縁膜３３中にエッチングストッパ膜３３Ｎをエッチングストッパとして形成したトレンチ中にダマシン法により交互に繰り返し形成されている。
同様に電極パターン１３Ａ１と電極パターン１３Ｂ１とは、前記層間絶縁膜３５中にエッチングストッパ膜３５Ｎをエッチングストッパとして形成したトレンチ中にダマシン法により交互に繰り返し形成されている。前記電極パターン１３Ａ１の各々は、その直下の対応する電極パターン１３Ａ２に、図１５Ｂに示すようにデュアルダマシン法で形成されたビアプラグ１４Ｖａ２により電気的に接続されており、前記電極パターン１３Ｂ１の各々は、その直下の対応する電極パターン１３Ｂ２に、図１５Ｂに示すようにデュアルダマシン法で形成されたビアプラグ１４Ｖｂ２により電気的に接続されている。
さらに前記層間絶縁膜３７中に形成されたトレンチには、図１５Ｂおよび図１５Ｃに示すように前記配線パタ―ン１４Ａおよび１４Ｂがダマシン法により形成されており、前記配線パタ―ン１４Ａは、図１５Ｂに示すように、前記電極パターン１３Ａ１に、デュアルダマシン法で形成されたビアプラグ１４Ｖａ１を介して電気的に接続される。同様に配線パタ―ン１４Ａは前記電極パターン１３Ａ１に、デュアルダマシン法で形成されたビアプラグ１４Ｖａ１を介して電気的に接続される。同様に配線パタ―ン１４Ｂは図１５Ｃに示すように前記電極パターン１３Ｂ１に、デュアルダマシン法で形成されたビアプラグ１４Ｖｂ１を介して電気的に接続される。
なお本実施形態において電極パターン１３Ａ１，１３Ａ２、電極パターン１３Ｂ１，１３Ｂ２、配線パタ―ン１４Ａ，１４Ｂは、いずれも典型的に銅パターンより形成されており、それぞれＴｉ／ＴｉＮ積層構造あるいはＴａ／ＴａＮ積層構造のバリアメタル膜１３ａ，１３ｂ，１４ａ，１４ｂを伴っている。
かかる構成のＭＩＭキャパシタ３０では、例えば前記配線パタ―ン１４Ａに接地電圧を供給し配線パタ―ン１４Ｂに信号電圧を供給することにより、前記電極パターン１３Ａ１，１３Ａ２に接地電圧を、電極パターン１３Ｂ１，１３Ｂ２に信号電圧を供給することができる。
図１５Ｄは、このように配線パタ―ン１４Ａに接地電圧を供給し配線パタ―ン１４Ｂに所定の信号電圧を供給した場合の、前記図１５Ａの平面図中、断面Ｃ−Ｃ’におけるキャパシタンスの発生状況を概略的に示す図である。
図１５Ｄを参照するに、前記電極パターン１３Ａ１と１３Ｂ１の間、および電極パターン１３Ａ２と１３Ｂ２の間にキャパシタンスＣｐが形成されているのがわかる。すなわち本実施形態では電極パターンの数を増やすことでＭＩＭキャパシタ３０のキャパシタンスを増加させることができる。また本実施形態によれば、前記電極パターン１３Ａ１と１３Ｂ１、および電極パターン１３Ａ２と１３Ｂ２は、いずれも直線状のパタ―ンであり、フォトリソグラフィ工程において同時に近接して露光されるパタ―ンがないことから、高い精度でパターニングが可能で、従ってＭＩＭキャパシタンス３０は高いキャパシタンス精度を提供することができる。
［第４の実施形態］
図１６Ａ〜図１６Ｄは、第４の実施形態によるＭＩＭキャパシタ４０の構成を示す。ここで図１６Ａは前記ＭＩＭキャパシタ４０を示す平面図、図１６Ｂは前記ＭＩＭキャパシタ４０の、図１６Ａ中線Ａ−Ａ’に沿った断面図を、図１６Ｃは図１６Ａ中、線Ｂ−Ｂ’に沿った断面図を示す。図中、先に説明した部分に対応する部分には対応する参照符号を付し、説明を省略する。
図１６Ａを参照するに、ＭＩＭキャパシタ４０は前記図１ＡのＭＩＭキャパシタ１０と同様な平面図を有しているが、図１６Ｂあるいは図１６Ｃの断面図に示すように、図１Ａの電極パターン１３Ａに対応して、上下に複数の電極パターン１３Ａ１，１３Ａ２が配列されており、また図１Ａの電極パターン１３Ｂに対応して、上下に複数の電極パターン１３Ｂ１，１３Ｂ２が配列されている。図１５Ｂ，図１５Ｃの断面図に示すように、前記電極パターン１３Ａ１，１３Ｂ１は最上位の配線層に、電極パターン１３Ａ２，１３Ｂ２は最下位の配線層に形成されており、一方配線パタ―ン１４Ａは、中間の配線層に形成されている。前記配線パタ―ン１４Ａは図１Ａの平面図におけるビアプラグ１４Ｖａに対応したビアプラグ１４Ｖａ１によりそれぞれの電極パターン１３Ａ１に電気的に接続され、配線パタ―ン１４Ｂは図１Ａの平面図におけるビアプラグ１４Ｖｂに対応したビアプラグ１４Ｖｂ１によりそれぞれの電極パターン１３Ｂ１に電気的に接続される。
図１６Ｂおよび図１６Ｃの断面図を参照するに、本実施形態でもＭＩＭキャパシタ４０がエッチングストッパ膜３１Ｎ，層間絶縁膜３１，エッチングストッパ膜３２Ｎ，層間絶縁膜３２，エッチングストッパ膜３３Ｎ，層間絶縁膜３３，エッチングストッパ膜３４Ｎ，層間絶縁膜３４，エッチングストッパ膜３５Ｎ，層間絶縁膜３５，エッチングストッパ膜３６Ｎ，層間絶縁膜３６，エッチングストッパ膜３７Ｎ，層間絶縁膜３７，エッチングストッパ膜３８Ｎが順次積層された積層構造中に形成されているが、前記配線パタ―ン１４Ａおよび１４Ｂが層間絶縁膜３５中に形成されており、電極パターン１３Ａ１，１３Ｂ１が前記層間絶縁膜３５よりも上方の層間絶縁膜３７中に、電極パタ―ン１３Ａ２，１３Ｂ２が前記層間絶縁膜３５よりも下方の層間絶縁膜３３中に形成されている。その際、前記電極パターン１３Ａ１は前記配線パタ―ン１４Ａの上面に、前記電極パターン１３Ａ１から下方に延在しデュアルダマシン法で形成されたビアプラグ１４Ｖａ１にて電気的に接続され、前記電極パターン１３Ｂ１は前記配線パタ―ン１４Ｂの上面に、前記電極パターン１３Ｂ１から下方に延在しデュアルダマシン法で形成されたビアプラグ１４Ｖｂ１にて電気的に接続される。また前記電極パターン１３Ａ２は前記配線パタ―ン１４Ａから下方に延在し、デュアルダマシン法で形成されたビアプラグ１４Ｖａ２により前記配線パタ―ン１４Ａに電気的に接続され、前記電極パターン１３Ｂ２は前記配線パタ―ン１４Ｂから下方に延在し、デュアルダマシン法で形成されたビアプラグ１４Ｖｂ２により前記配線パタ―ン１４Ｂに電気的に接続される。
かかる構成では、先の実施形態のＭＩＭキャパシタ１０と同様に、電極パターンの数を増やすことによりＭＩＭキャパシタ４０のキャパシタンスを増加させることができる。また本実施形態でも電極パターン１３Ａ１，１３Ｂ１，１３Ａ２，１３Ｂ２が平行で直線状のパタ―ンより形成され、また同じ面内でその先端部に近接して他の導電性パタ―ンが形成されることがなく、パタ―ン形状をフォトリソグラフィ法により高い精度で形成することができ、高いキャパシタンスを実現することができる。
さらに先の図１５Ａ〜図１５Ｄの実施形態と比較すると、例えば図１５Ｃよりわかるように先の実施形態では電極パターン１３Ｂ２に電圧を供給する際に二つのビアプラグ１４Ｖｂ１および１４Ｖｂ２を順次経由して電圧供給を行う必要があったが、本実施形態では、電極パターン１３Ｂ１および１３Ｂ２のいずれにも、単一のビアプラグ１４Ｖｂ１あるいは１４Ｖｂ２を介して電圧供給することができ、ＭＩＭキャパシタ４０では寄生抵抗およびＣＲ積を低減することができるのがわかる。
［第５の実施形態］
図１７Ａ〜図１７Ｄは、第５の実施形態によるＭＩＭキャパシタ５０の構成を示す。ここで図１７Ａは前記ＭＩＭキャパシタ４０を示す平面図、図１７Ｂは前記ＭＩＭキャパシタ４０の、図１７Ａ中線Ａ−Ａ’に沿った断面図を、図１７Ｃは図１７Ａ中、線Ｂ−Ｂ’に沿った断面図を示す。図中、先に説明した部分に対応する部分には対応する参照符号を付し、説明を省略する。
図１７Ａを参照するに、ＭＩＭキャパシタ５０は前記図１ＡのＭＩＭキャパシタ１０の平面図と同様な平面図を有するが、図１７Ｂあるいは図１７Ｃの断面図に示すように、図１Ａの電極パターン１３Ａに対応して、上下に複数の電極パターン１３Ａ１，１３Ａ２が配列されており、また図１Ａの電極パターン１３Ｂに対応して、上下に複数の電極パターン１３Ｂ１，１３Ｂ２が配列されている。
図１７Ｂの断面図に示すようにＭＩＭキャパシタ５０は、エッチングストッパ膜３１Ｎ，層間絶縁膜３１，エッチングストッパ膜３２Ｎ，層間絶縁膜３２，エッチングストッパ膜３３Ｎ，層間絶縁膜３３，エッチングストッパ膜３４Ｎ，層間絶縁膜３４，エッチングストッパ膜３５Ｎ，層間絶縁膜３５，エッチングストッパ膜３６Ｎ，層間絶縁膜３６，エッチングストッパ膜３７Ｎ，層間絶縁膜３７，エッチングストッパ膜３８Ｎが順次積層された積層構造中に形成されているが、本実施形態では図１Ａの配線パタ―ン１４Ａに対応して配線パタ―ン１４Ａ１が、最上層の層間絶縁膜３７中に設けられており、前記配線パタ―ン１４Ａ１からはデュアルダマシン法により形成されたビアプラグ１４Ｖａ１が下方に延在し、前記電極パターン１３Ａ１の上面にコンタクトする。また本実施形態では前記配線パタ―ン１４Ａに対応して配線パタ―ン１４Ａ２が最下層の層間絶縁膜３１中に形成されており、前記電極パターン１３Ａ２からはデュアルダマシン法により形成されたビアプラグ１４Ｖａ３が下方に延在し、前記配線パタ―ン１４Ａ２の上面にコンタクトする。さらに電極パターン１３Ａ１からはデュアルダマシン法により形成されたビアプラグ１４Ｖａ２が下方に同様に延在し、電極パターン１３Ａ２の上面にコンタクトする。
また図１７Ｃの断面図に示すように図１Ａの配線パタ―ン１４Ｂに対応して配線パタ―ン１４Ｂ１が、最上層の層間絶縁膜３７中に設けられており、前記配線パタ―ン１４Ｂ１からはデュアルダマシン法により形成されたビアプラグ１４Ｖｂ１が下方に延在し、前記電極パターン１３Ｂ１の上面にコンタクトする。また本実施形態では前記配線パタ―ン１４Ｂに対応して配線パタ―ン１４Ｂ２が最下層の層間絶縁膜３１中に形成されており、前記電極パターン１３Ｂ２からはデュアルダマシン法により形成されたビアプラグ１４Ｖｂ３が下方に延在し、前記配線パタ―ン１４Ｂ２の上面にコンタクトする。さらに電極パターン１３Ｂ１からはデュアルダマシン法により形成されたビアプラグ１４Ｖｂ２が下方に同様に延在し、電極パターン１３Ｂ２の上面にコンタクトする。
なお本実施形態において前記配線パタ―ン１４Ａ１，１４Ａ２，１４Ｂ１，１４Ｂ２は例えば銅パタ―ンよりなりＴｉ／ＴｉＮ構造あるいはＴａ／ＴａＮ構造などのバリアメタル膜１４ａ，１４ｂを介して、対応する層間絶縁膜３７あるいは３１中に形成されたトレンチを充填するように、ダマシン法あるいはデュアルダマシン法により形成されている。また同様に電極パタ―ン１３Ａ１，１３Ｂ１も例えば銅パターンよりなり、Ｔｉ／ＴｉＮ構造あるいはＴａ／ＴａＮ構造のバリアメタル膜１３ａあるいは１３ｂを介して、層間絶縁膜３５中に形成されたトレンチを充填するように、ダマシン法あるいはデュアルダマシン法により形成されている。さらに電極パタ―ン１３Ａ２，１３Ｂ２も例えば銅パターンよりなり、Ｔｉ／ＴｉＮ構造あるいはＴａ／ＴａＮ構造のバリアメタル膜１３ａあるいは１３ｂを介して、層間絶縁膜３３中に形成されたトレンチを充填するように、ダマシン法あるいはデュアルダマシン法により形成されている。
かかる構成では、先の実施形態のＭＩＭキャパシタ１０と同様に、電極パターンの数を増やすことによりＭＩＭキャパシタ５０のキャパシタンスを増加させることができる。また本実施形態でも電極パターン１３Ａ１，１３Ｂ１，１３Ａ２，１３Ｂ２が平行で直線状のパタ―ンより形成され、また同じ面内でその先端部に近接して他の導電性パタ―ンが形成されることがなく、パタ―ン形状をフォトリソグラフィ法により高い精度で形成することができ、高いキャパシタンスを実現することができる。
さらに先の図１５Ａ〜図１５Ｄの実施形態と比較すると、本実施形態のＭＩＭキャパシタンス５０では、上位および下位の配線層中の電極パターン１３Ａ１および１３Ａ２に、それぞれより上位およびより下位の配線層中の二つの配線パタ―ン１４Ａ１，１４Ａ２から、それぞれのビアプラグ１４Ｖａ１あるいは１４Ｖａ３を介して電圧供給することができる。また上位および下位の配線層中の電極パターン１３Ｂ１および１３Ｂ２に、それぞれより上位およびより下位の配線層中の二つの配線パタ―ン１４Ｂ１，１４Ｂ２から、それぞれのビアプラグ１４Ｖｂ１あるいは１４Ｖｂ３を介して電圧供給することができる。その結果、本実施形態では寄生抵抗およびＣＲ積を低減することができる。また電極パターン１３Ａ１はその直下の電極パターン１３Ａ２にビアプラグ１４Ｖａ２により電気的に接続されており、電極パターン１３Ｂ１はその直下の電極パターン１３Ｂ２にビアプラグ１４Ｖｂ２により電気的に接続されているため、上下に寄生容量が発生することがなく、高い精度のキャパシタンスを実現することができる。
［第６の実施形態］
図１８Ａ〜図１８Ｇは、第６の実施形態によるＭＩＭキャパシタ６０の構成を示す。このうち図１８Ａは平面図を、図１８Ｂは図１８Ａ中、線Ａ−Ａ’に沿った断面図を、図１８Ｃは図１８Ａ中、線Ｂ−Ｂ’に沿った断面図を、図１８Ｄは図１８Ａ中、線Ｃ−Ｃ’に沿った断面図を示す。図中、先に説明した部分に対応する部分には対応する参照符号を付し、説明を省略する。
まず図１８Ａの平面図を参照するに、ＭＩＭキャパシタ６０は先に図１２，図１３で説明したのと類似した、同じ長さの平行な直線状電極パターン２１Ａ，２１Ｂを、それぞれの延在方向に互い違いにずらした配列を有しており、配線パタ―ン２２Ｂが、前記互い違いにずらして繰り返される電極パターン２１Ｂに一つおきに、ビアプラグ２２Ｖｂにて電気的に接続されており、配線パタ―ン２２Ｃが残りの電極パターン２２Ｂに、やはり一つおきに形成されたビアプラグ２２Ｖｃにて電気的に接続されている。
図１８Ｂの断面図を参照するに、前記ＭＩＭキャパシタ６０は先のＭＩＭキャパシタ２０〜５０と同様にエッチングストッパ膜３１Ｎ，層間絶縁膜３１，エッチングストッパ膜３２Ｎ，層間絶縁膜３２，エッチングストッパ膜３３Ｎ，層間絶縁膜３３，エッチングストッパ膜３４Ｎ，層間絶縁膜３４，エッチングストッパ膜３５Ｎ，層間絶縁膜３５，エッチングストッパ膜３６Ｎ，層間絶縁膜３６，エッチングストッパ膜３７Ｎ，層間絶縁膜３７，エッチングストッパ膜３８Ｎが順次積層された積層構造中に形成されており、前記Ａ−Ａ’断面においては、前記層間絶縁膜３７中には前記ビアプラグ２２Ｖｂを有する配線パタ―ン２２Ｂが、最上位の配線層の一部として、デュアルダマシン法で形成されている。前記ビアプラグ２２Ｖｂはその直下の電極パターン２１Ｂの表面にコンタクトしており、さらに前記電極パターン２１Ａ，２１Ｂの下方の層間絶縁膜３３中には、前記電極ターン２１Ａに対応して、接地電位などの固定電位を供給される接地パタ―ン２２Ｇｕが、最下位の配線層の一部として形成されている。前記電極パターン２１Ａ，２１Ｂは、前記最上位の配線層と最下位の配線層の中間の配線層の一部を形成する。
また図１８Ｃの断面図を参照するに、前記Ｂ−Ｂ’断面においては、前記層間絶縁膜３７中には前記ビアプラグ２２Ｖｃを有する配線パタ―ン２２Ｃがデュアルダマシン法で形成されている。前記ビアプラグ２２Ｖｃはその直下の電極パターン２１Ｂの表面にコンタクトしており、さらに前記Ｂ−Ｂ’断面においても、前記層間絶縁膜３３中には、前記電極ターン２１Ａに対応して接地パタ―ン２２Ｇｕが形成されている。
さらに図１８Ｄの断面図を参照するに、前記Ｃ−Ｃ’断面においては、前記層間絶縁膜３７中に、その下の電極パターン２１Ａに対応して、前記接地パタ―ン２２Ｇｕと同様に接地電位などの固定電位を供給される接地パタ―ン２２Ｇｔが形成されている。前記接地パタ―ン２２Ｇｔはデュアルダマシン法で形成されその下の層間絶縁膜３６中を下方に延在するビアプラグ２２Ｖａ１を有しており、前記ビアプラグ２２Ｖａは、対応する電極パタ―ン２１Ａの表面にコンタクトする。一方前記電極パターン２１Ａは、その下の層間絶縁膜３４中を下方に延在するビアプラグ２２Ｖａ２をデュアルダマシン法により形成されており、前記ビアプラグ２２Ｖａ２は前記層間絶縁膜３３中の接地パタ―ン２２Ｇｕの表面にコンタクトする。
本実施形態において接地パタ―ン２２Ｇｔおよび２２Ｇｕは、電極パターン２１Ａ，２１Ｂおよび配線パタ―ン２２Ａ，２２Ｂ同様、典型的には銅より形成されており、それぞれの層間絶縁膜中に形成されたトレンチを、Ｔｉ／ＴｉＮ構造やＴａ／ＴａＮ構造などのバリアメタル膜２２ｇを介して充填している。
図１８Ｅは、前記図１８ＡのＭＩＭキャパシタ６０の平面図のうち、最上部の層間絶縁膜３７中に形成されている配線パタ―ン２２Ｂ，２２Ｃおよび接地パタ―ン２２Ｇｔを示す平面図である。なお図１８Ｅ中、より下方のパタ―ンは破線で示してある。
図１８Ｅを参照するに、前記接地パタ―ン２２Ｇｔは前記電極パターン２１Ａの直上に、電極パターン２１Ａに沿って長さＬだけ延在し、前記配線パタ―ン２２Ｂあるいは２２Ｃとは、同じ平面上で距離Ｍだけ離間しているのがわかる。ここで前記距離Ｍは、前記接地パタ―ン２２Ｇｔの存在が前記配線パタ―ン２２Ｂあるいは２２Ｃに対して寄生容量とならないように、前記電極パタ―ン２１Ａ，２１Ｂの間隔Ｌ１よりも長く（Ｍ＞Ｌ１）するのが好ましい。
図１８Ｆは、電極パターン２１Ａ，２１Ｂの配列を示す平面図である。図１８Ｆより、本実施形態では電極パターン２１Ａ，２１Ｂの配列は、基本的に図１４のものと同じであることがわかる。
図１８Ｇは、前記接地パタ―ン２２Ｇｕの配列を示す平面図である。
図１８Ｇを参照するに、接地パタ―ン２２Ｇｕは互いに平行に延在して、共通の接地配線パタ―ン２２ＧＰに接続されることで、櫛歯上のパタ―ンを形成するが、この接地パタ―ン２２Ｇｕの形成されている面には、キャパシタ６０を構成する電極パターン２１Ａ，２１Ｂは形成されていないため、前記接地パタ―ン２２Ｇｕと接地配線２２ＧＰとの接続部において、フォトリソグラフィ工程の際に光近接効果が発生し、パタ―ン精度が低下するようなことがあっても、ＭＩＭキャパシタ６０の精度には影響しない。
本実施形態によるＭＩＭキャパシタ６０では、このように前記電極パターン２１Ａ，２１Ｂの上方および下方に接地パタ―ン２２Ｇｔ，２２Ｇｕを配置することにより、図１８Ｈに示すように、ＭＩＭ電極２１Ａ，２１Ｂよりなるキャパシタ６０を電気的に遮蔽することが可能となる。
図１８Ｈを参照するに、前記配線パタ―ン２２Ｂに電圧Ｖ１を、前記配線パタ―ン２２Ｃに電圧Ｖ２を、さらに前記接地パタ―ン２２ＧＰに接地電圧ＧＮＤを供給した場合、前記電極パターン２１Ｂと２１Ａとの間には、所定のキャパシタンスＣｐが発生するが、その他に、前記電極パターン２１Ｂから出射した電気力線が上下の接地パタ―ン２２Ｇｔおよび２２Ｇｕにより終端され、電極パターン２２Ｂと接地パタ―ン２２Ｇｔ間、および電極パターン２２Ｂと接地パタ―ン２２Ｇｕの間にわずかな、あるいは無視できる程度の寄生容量Ｃｓが発生することはあっても、前記電気力線が前記接地パタ―ン２２Ｇｔあるいは２２Ｇｕの面を超えて上方あるいは下方に延びることはなく、ＭＩＭキャパシタ６０は外部電界から電気的に遮蔽される。
図１８Ｉは、前記ＭＩＭキャパシタンス６０の遮蔽効果をシミュレーションにより検証した結果を示す。
図１８Ｉを参照するに、シミュレーションでは前記電極パターン２１Ａ，２１Ｂを上下に三層重ねたモデル構造を使っているが、上部の接地パタ―ン２２Ｇｔあるいは下部の接地パタ―ン２２Ｇｕを超えた電界の拡がりは生じていないことがわかる。なお図１８Ｉにおいても明るい部分が電位が高い領域を、暗い部分が電位の低い領域を示している。
図１８Ｊは、本実施形態によるＭＩＭキャパシタ６０の等価回路図を示す。
図１８Ｊを参照するに、前記配線パタ―ン２２Ｂに電圧Ｖ１inが供給され、配線パタ―ン２２Ｃに電圧Ｖ２inが供給され、前記配線パタ―ン２２Ｂに接続された電極パターン２１Ｂとこれに同一面上で隣接する電極パターン２１Ａとの間に所定のキャパシタンスＣ１が形成され、また前記配線パタ―ン２２Ｃに接続された電極パターン２１Ｂとこれに同一面上で隣接する電極パターン２１Ａとの間に所定のキャパシタンスＣ２が形成される。また前記電極パタ―ン２１Ａは接地パタ―ン２２Ｇｕおよび接地配線パタ―ン２２ＧＰを介して、接地電位ＧＮＤに接地される。このようなＭＩＭキャパシタ６０は、例えば低域フィルタなどに使うことができる。本実施形態では、前記接地パタ―ン２２Ｇｔおよび２２Ｇｕを形成することで、前記配線２２Ｂ上の信号と配線２２Ｃ上の信号とが、前記ＭＩＭキャパシタ６０中でクロストークを生じるのを抑制することができる。
なお図１８Ｊと同様な等価回路は、先の図１１や図１３の実施形態、さらに次の第７の実施形態においても得られる。
なお本実施形態において、接地パタ―ン２２Ｇｔを層間絶縁膜３３に、接地パタ―ン２２Ｇｕを層間絶縁膜３７に形成してもよいことは明らかである。
［第７の実施形態］
図１９Ａ〜図１９Ｅは、第７の実施形態によるＭＩＭキャパシタ７０の構成を示す。このうち図１９Ａは平面図を、図１９Ｂは図１９Ａ中、線Ａ−Ａ’に沿った断面図を、図１９Ｃは図１９Ａ中、線Ｂ−Ｂ’に沿った断面図を、図１９Ｄは図１９Ａ中、線Ｃ−Ｃ’に沿った断面図を示す。また図１９Ｅは、ＭＩＭキャパシタンス７０の最下層を示す平面図である。図中、先に説明した部分に対応する部分には対応する参照符号を付し、説明を省略する。
まず図１９Ａの平面図を参照するに、ＭＩＭキャパシタ７０は先の図１８Ａ〜図１８Ｉの実施形態に類似しており、同じ長さの平行な直線状電極パターン２１Ａ，２１Ｂを、それぞれの延在方向に互い違いにずらした配列を有しており、配線パタ―ン２２Ｂが、前記互い違いにずらして繰り返される電極パターン２１Ｂに一つおきに、ビアプラグ２２Ｖｂにて電気的に接続されており、配線パタ―ン２２Ｃが残りの電極パターン２２Ｂに、やはり一つおきに形成されたビアプラグ２２Ｖｃにて電気的に接続されている。
さらに図１９Ａの平面図では、図１８Ａの平面図における接地パタ―ン２２Ｇｔに対応して接地パタ―ン２２Ｇｓが、前記配線パタ―ン２２Ｂと２２Ｃの間に、平行に連続的に延在している。
図１９Ｂの断面図を参照するに、前記ＭＩＭキャパシタ７０は先のＭＩＭキャパシタ６０と同様にエッチングストッパ膜３１Ｎ，層間絶縁膜３１，エッチングストッパ膜３２Ｎ，層間絶縁膜３２，エッチングストッパ膜３３Ｎ，層間絶縁膜３３，エッチングストッパ膜３４Ｎ，層間絶縁膜３４，エッチングストッパ膜３５Ｎ，層間絶縁膜３５，エッチングストッパ膜３６Ｎ，層間絶縁膜３６，エッチングストッパ膜３７Ｎ，層間絶縁膜３７，エッチングストッパ膜３８Ｎが順次積層された積層構造中に形成されており、前記Ａ−Ａ’断面においては、前記層間絶縁膜３７中には前記ビアプラグ２２Ｖｂを有する配線パタ―ン２２Ｂがデュアルダマシン法で形成されている。前記ビアプラグ２２Ｖｂはその直下の電極パターン２１Ｂの表面にコンタクトしており、さらに前記電極パターン２１Ａ，２１Ｂの下方の層間絶縁膜３３中には、前記電極ターン２１Ａに対応して、接地電位などの固定電位を供給される接地パタ―ン２２Ｇｖが連続的に形成されている。
さらに図１９Ｃの断面図を参照するに、前記Ｂ−Ｂ’断面においては、前記層間絶縁膜３７中には前記ビアプラグ２２Ｖｃを有する配線パタ―ン２２Ｃがデュアルダマシン法で形成されている。前記ビアプラグ２２Ｖｃはその直下の電極パターン２１Ｂの表面にコンタクトしており、さらに前記Ｂ−Ｂ’断面においても、前記層間絶縁膜３３中には、前記電極ターン２１Ａに対応して、前記接地パタ―ン２２Ｇｖが連続的に形成されている。
さらに図１９Ｄの断面図を参照するに、前記Ｃ−Ｃ’断面においては、前記層間絶縁膜３７中に、その下の電極パターン２１Ａ，２１Ｂを連続的に覆って、前記接地パタ―ン２２Ｇｖと同様に接地電位などの固定電位を供給される接地パタ―ン２２Ｇｓが形成されている。前記接地パタ―ン２２Ｇｓは、デュアルダマシン法で形成されその下の層間絶縁膜３６中を下方に延在するビアプラグ２２Ｖａ１を有しており、前記ビアプラグ２２Ｖａは、対応する電極パタ―ン２１Ａの表面にコンタクトする。一方前記電極パターン２１Ａは、その下の層間絶縁膜３４中を下方に延在するビアプラグ２２Ｖａ２をデュアルダマシン法により形成されており、前記ビアプラグ２２Ｖａ２は前記層間絶縁膜３３中の接地パタ―ン２２Ｇｖの表面にコンタクトする。
本実施形態において接地パタ―ン２２Ｇｓおよび２２Ｇｖは、電極パターン２１Ａ，２１Ｂおよび配線パタ―ン２２Ａ，２２Ｂ同様、典型的には銅より形成されており、それぞれの層間絶縁膜中に形成されたトレンチを、Ｔｉ／ＴｉＮ構造やＴａ／ＴａＮ構造などのバリアメタル膜２２ｇを介して充填している。
図１９Ｅは、前記接地パタ―ン２２Ｇｖを示す平面図である。
図１９Ｅを参照するに、接地パタ―ン２２Ｇｖは前記ＭＩＭキャパシタ７０の形成領域全体にわたり形成されており、図示しない接地配線パタ―ンに接続される。
本実施形態によるＭＩＭキャパシタ７０でも、このように前記電極パターン２１Ａ，２１Ｂの上方および下方に接地パタ―ン２２Ｇｓ，２２Ｇｖを配置することにより、ＭＩＭ電極２１Ａ，２１Ｂよりなるキャパシタ７０を、電気的により完全に遮蔽することが可能となり、前記配線パタ―ン２２Ｂ上の信号と配線パタ―ン２２Ｃ上の信号のＭＩＭキャパシタ７０中でのクロストークを、より完全に遮断することが可能となる。
本実施形態においても、接地パタ―ン２２Ｇｖを配線層３７に形成し、接地パタ―ン２２Ｇｓを層間絶縁膜３３に形成してもよいことは明らかである。
［第８の実施形態］
図２０は、第８の実施形態による半導体装置８０の構成を示す断面図である。
図２０を参照するに、半導体装置８０はシリコン基板８１中に素子分離構造８１Ｂにより画成された素子領域８１Ａに対応して形成されており、前記シリコン基板８１上にゲート絶縁膜８２を介して形成されたゲート電極８３を含み、前記シリコン基板８１中には、前記素子領域８１Ａ内において前記ゲート電極８３の両側に、ソースエクステンション領域８１ａおよびドレインエクステンション領域８１ｂが形成されている。
前記ゲート電極８３は側壁面が側壁絶縁膜８３ａ，８３ｂにより覆われ、前記シリコン基板８１中には、前記側壁絶縁膜８３ａ，８３ｂのそれぞれ外側に、ソース領域８１ｃおよびドレイン領域８１ｄが、それぞれソースエクステンション領域８１ａおよびドレインエクステンション領域８１ｂに部分的に重畳して形成されている。
前記シリコン基板８１上には、ＳｉＯ2、ＳｉＯＮなどよりなる層間絶縁膜８４が、前記ゲート電極８３および側壁絶縁膜８３ａ，８３ｂを覆うように形成されており、前記層間絶縁膜８４上には、典型的にはダウケミカル社から登録商標名ＳｉＬＫとして市販されている低誘電率（いわゆるｌｏｗ−Ｋ）層間絶縁膜８５が形成され、前記層間絶縁膜８５中にはＣｕ配線パターン８５Ａ，８５Ｂが形成される。前記Ｃｕ配線パターン８５Ａ，８５Ｂの各々は前記層間絶縁膜８４中に形成されたコンタクトプラグ８４Ｐ，８４Ｑを介して前記拡散領域８１ａ，８１ｂに電気的に接続される。
前記Ｃｕ配線パターン８５Ａ，８５Ｂは前記層間絶縁膜８５上に形成された別の低誘電率層間絶縁膜８６により覆われ、さらに前記層間絶縁膜８６上にはさらに別の低誘電率層間絶縁膜８７が形成されている。
図示の例では前記層間絶縁膜８６中にはＣｕ配線パターン８６Ａ〜８６Ｃが、また前記層間絶縁膜８７中にはＣｕ配線パターン８７Ａ，８７Ｂが埋設されており、前記配線パターン８６Ａ，８６Ｃは配線パターン８５Ａ，８５Ｂにそれぞれビアプラグ８６Ｐ，８６Ｑを介して接続され、また前記配線パターン８７Ａ，８７Ｂは前記配線パターン８６Ａ，８６Ｃにビアプラグ８７Ｐ，８７Ｑを介して接続されている。
さらに図示の例では前記層間絶縁膜８７上にＳｉＯＣ層間絶縁膜８８，８９，９０が順次積層されており、前記層間絶縁膜８８中にはＣｕよりなる配線パターン８８Ａが、前記層間絶縁膜８９中にはＣｕよりなる配線パターン８９Ａが、また前記層間絶膜９０中にはＣｕよりなる配線パターン９０Ａが埋設されている。
前記配線パターン８８Ａ，８９Ａ，８０Ａは図示を省略したビアプラグにより相互に電気的に接続されており、また前記配線パターン８８Ａは図示を省略したビアプラグにより前記配線パターン８７Ａ，８７Ｂのいずれかに接続されている。
さらに前記層間絶縁膜９０上には前記配線パターン８０Ａを覆うようにＳｉＮなどよりなるパッシベーション膜９１が形成されている。ここで層間絶縁膜８５〜９０および配線パターン８５Ａ、８５Ｂ、８６Ａ〜８６Ｃ、８７Ａ〜９０Ａは、ビアプラグ８４Ｐ，８４Ｑ，８６Ｐ，８６Ｑとともに、多層配線構造を構成する。
このような多層配線構造は、Ｃｕのドライエッチングが困難なことから、先に層間絶縁膜中に配線澪やビアホールを形成し、これをＣｕなどの導体膜で充填した後、層間絶縁膜表面に残留する導体膜を化学機械研磨（ＣＭＰ）法により除去する、いわゆるダマシン法あるいはデュアルダマシン法により形成されるのが一般的である。
本実施形態では、前記層間絶縁膜８８〜９０中に、前記配線パタ―ン８８Ａ，８９Ａ，９０Ａを構成するそれぞれの配線層の一部を使って、先の実施形態によるＭＩＭキャパシタ１０〜７０のいずれかが、前記多層配線構造の一部として、前記半導体装置８０に集積化されて形成されている。
このように本実施形態では微細化されたＭＩＭキャパシタを半導体装置に集積化することができる。
また本実施形態では、ＭＩＭキャパシタが、比較的比誘電率の高い上部の層間絶縁膜８８〜９０中に形成されており、キャパシタの誘電率をかせぐことができる。
［第９の実施形態］
図２１は、上記半導体装置８０を使って構成した回路の例として、４ビットＡ／Ｄ変換器１１０の回路図を示す。
図２１を参照するに、Ａ／Ｄ変換器１１０では図２０に示すトランジスタにより構成された多数のスイッチＳ４〜Ｓ０’がバスＢに共通接続されており、このうち前記スイッチＳ４はキャパシタンスがＣのＭＩＭキャパシタを介して、別のバスＣに接続されており、前記バスＣは、−側入力端子が接地されている比較器Ｃｏｍｐの＋側入力端子に接続されている。
さらにスイッチＳ３にキャパシタンスがＣ／２のＭＩＭキャパシタを介して前記バスＣに接続されており、スイッチＳ２にキャパシタンスがＣ／４のＭＩＭキャパシタを介して前記バスＣに接続されており、スイッチＳ１はキャパシタンスがＣ／８のＭＩＭキャパシタを介して前記バスＣに接続されており、前記スイッチＳ０はキャパシタンスがＣ／１６のＭＩＭキャパシタを介して前記バスＣに接続されており、スイッチＳ０’は、キャパシタンスがＣ／１６のもう一つのＭＩＭキャパシタを介して前記バスＣに接続されている。
前記Ａ／Ｄ変換器９０では、さらに前記バスＢに入力アナログ信号Ｖｉｎまたは標準電圧Ｖrefが、スイッチＳＢを介して供給され、さらに前記バスＣが、スイッチＳＡを介して接地されている。
そこでサンプリングモードでは前記スイッチＳＢが入力信号Ｖｉｎの側に接続され、スイッチＳＡが前記バスＣを接地する。この状態で、前記アナログ信号に対応するアナログ電圧により、前記スイッチＳＢ，バスＢおよびスイッチＳ４〜Ｓ０’を介してそれぞれのＭＩＭキャパシタが充電される。
次にホールドモードにおいて前記スイッチＳＢが標準電圧Ｖrefの側に切り替えられ、スイッチＳＡが開放されると同時に、スイッチＳ４〜Ｓ０’が、いずれも接地側に切り替えられる。これにより、前記それぞれのキャパシタに保持されていた入力電圧Ｖｉｎが前記比較器Ｃｏｍｐの＋側入力端子に供給される。
さらに変換モードにおいて前記スイッチＳ４〜Ｓ０’が順番に一つずつバスＢの側に切り替えられる。例えばスイッチＳ４の場合、スイッチＳ４が切り替えられることにより、前記標準電圧Ｖrefを、前記スイッチＳ４に協働するキャパシタンスがＣのキャパシタと、接地されていて合計のキャパシタンスがＣとなる残りのキャパシタにより分圧する分圧回路が形成され、前記比較器Ｃｏｍｐの＋側端子には、当初の−Ｖｉｎ＋Ｖref／２の電圧が供給される。そこでＶｉｎ＞Ｖref／２の場合には前記比較器Ｃｏｍｐは最上位ビットに対応してデータ１を出力し、そうで内場合にはデータ０を出力する。
さらに変換モードにおいてスイッチＳ３〜Ｓ０’を順次切り替えることにより、次々のビットに対応したデジタルデータが得られる。
このようなＡ／Ｄ変換器では、図２０のような集積回路の構成を採用するにあたり、各々のＭＩＭキャパシタのサイズを可能な限り微細化したい一方で、それぞれのキャパシタが、少なくとも相対的に、非常に高い精度で形成されている必要があるが、先に説明した本願発明によるＭＩＭキャパシタは、このような用途に好適であることがわかる。
なお以上の各実施形態において電極パターンおよび配線パタ―ンは銅よりなるものとして説明したが、銅以外にも、アルミニウムや金、タングステンなど他の金属や、高濃度ドープしたポリシリコンシリコンにより電極パターンおよび配線パタ―ンを形成することも可能である。特にアルミニウムや金、タングステンやポリシリコンなど、ドライエッチングが可能な導電性材料を使う場合には、必ずしもダマシン法によりパタ―ンを形成する必要はない。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パタ―ンと、
前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パタ―ンと、
前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パタ―ンと、を備え、
前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出している構成を有するキャパシタ。
（付記２）
前記第１の電極パターンと前記第２の電極パターンとは同一の幅を有し、前記幅と同一の間隔で交互に配列されており、前記第１の端部は前記第２の端部に対し、前記第１および第２の電極パターンの間隔に対して３倍以上の距離だけ突出することを特徴とする付記１記載のキャパシタ。
（付記３）
前記第１の端部は前記第２の端部に対し、前記第１および第２の電極パターンの間隔に対して３．６倍以上の距離だけ突出することを特徴とする付記２記載のキャパシタ。
（付記４）
前記第１および第２の電極パタ―ンは１μｍ〜１００μｍの範囲の同一長さを有し、前記幅および間隔は、１０ｎｍ〜２００ｎｍの範囲であることを特徴とする付記２または３記載のキャパシタ。
（付記５）
前記第２の配線パタ―ンは、前記第２の電極パタ―ンに一つおきに前記第２の電圧を、前記第２のビアプラグを介して供給し、さらに前記第２の電極パターンの残りに第３の電圧を、第３のビアプラグを介して一つおきに供給する第３の配線を有することを特徴とする付記１〜４のうち、いずれか一項記載のキャパシタ。
（付記６）
前記第２の電極パタ―ンは、間に介在する第１の電極パターンを隔てて、その長手方向に交互にずらして配置されていることを特徴とする付記１〜５のうち、いずれか一項記載のキャパシタ。
（付記７）
前記第２の配線パタ―ンは前記第２の電極パターンに、前記第２の端部近傍に形成されたビアプラグにより電気的に接続されており、前記第３の配線パタ―ンは、前記第２の電極パターンから、これに隣接する第１の電極パターンを隔てて隣接する別の第２の電極パターンに、前記別の第２の電極パターンのうち第４の端部近傍に形成された別のビアプラグにより電気的に接続されており、前記第１の配線パタ―ンは前記第１の電極パターンの各々の中央部に、それぞれのビアプラグにより接続されることを特徴とする付記５または６記載のキャパシタ。
（付記８）
前記第１および第２の配線パタ―ンは、前記第１および第２の電極パタ―ンが形成された配線層の上方または下方の配線層に形成されることを特徴とする付記１〜７のうち、いずれか一項記載のキャパシタ。
（付記９）
前記第１および第２の電極パタ―ンは、順次積層された複数の配線層の各々に形成されており、一の配線層中における第１の電極パタ―ンは次の配線層中における次の第１の電極パタ―ンの直下に形成され、前記一の配線層中における第２の電極パタ―ンは、前記次の配線層中における次の第２の電極パタ―ンの直下に形成され、前記一の配線層中における前記第１の電極パタ―ンと前記次の配線層中における前記次の第１の電極パタ―ンとはビアプラグにより電気的に接続されており、前記一の配線層中における前記第２の電極パタ―ンと前記次の配線層中における前記次の第２の電極パタ―ンとは、別のビアプラグにより電気的に接続されていることを特徴とする付記８記載のキャパシタ。
（付記１０）
前記第１および第２の配線パタ―ンは、前記複数の配線層のさらに上またはさらに下の配線層に形成されていることを特徴とする付記９記載のキャパシタ。
（付記１１）
前記第１および第２の配線パタ―ンは、前記複数の配線層のさらに上の配線層、および前記複数の配線層のさらに下の配線層に形成されていることを特徴とする付記９記載のキャパシタ。
（付記１２）
前記第１および第２の電極パターンは、順次積層された第１〜第３の配線層のうち、第１の配線層および第３の配線層に形成されており、前記第１の配線層中における前記第１の電極パタ―ンは、前記第３の配線層中における次の第１の電極パタ―ンの下方に形成され、前記第１の配線層中における前記第２の電極パタ―ンは、前記第３の配線層中における次の第２の電極パタ―ンの下方に形成され、前記第１の配線パタ―ンおよび前記第２の配線パタ―ンは前記第２の配線層中に形成されており、前記第１の配線パタ―ンは前記第１の配線層中の第１の電極パターンおよび前記第３の配線層中の第１の電極パターンに、それぞれのビアプラグにより電気的に接続されており、前記第２の配線パタ―ンは前記第１の配線層中の第２の電極パターンおよび前記第３の配線層中の第２の電極パターンに、それぞれのビアプラグにより電気的に接続されていることを特徴とする付記１〜７のうち、いずれか一項記載のキャパシタ。
（付記１３）
前記第１および第２の配線パタ―ンは、前記複数の配線層のさらに上または下の配線層に形成されており、前記第１および第２の配線パタ―ンが形成された配線層には、前記第１および第２の配線層を避けて第１の接地パタ―ンが、前記第１の電極パターンに対応して形成されており、前記第１の接地パタ―ンが前記複数の配線層のさらに上層の配線層に形成されている場合には、前記複数の配線層のさらに下の配線層に、また前記第１の接地パタ―ンが前記複数の配線層のさらに下層の配線層に形成されている場合には、前記複数の配線層のさらに上層の配線層に、前記第１の電極パタ―ンに対応して、第２の接地パタ―ンが形成されていることを特徴とする付記９記載のＭＩＭキャパシタ。
（付記１４）
前記第１の接地パタ―ンは、前記第１および第２の配線パタ―ンに沿って、前記第１および第２の電極パターンを覆って延在し、また前記第２の接地パタ―ンは、前記第１および第２の電極パターンを覆って延在することを特徴とする付記１３記載のキャパシタ。
（付記１５）
多層配線構造を有し、前記多層配線構造中に、付記１〜１４のうち、いずれか一項記載のキャパシタを、前記多層配線構造の一部として含むことを特徴とする半導体装置。
（付記１６）
前記多層配線構造は、層間絶縁膜が第１の比誘電率を有する上部と、層間絶縁膜が前記第１の比誘電率よりも低い第２の比誘電率を有する下部とよりなり、前記キャパシタは前記上部に形成されていることを特徴とする付記１５記載の半導体装置。
３Ａ，３Ｂ，１３Ａ，１３Ｂ，２１Ａ，２１Ｂ，２１Ａ（１），２１Ａ（２），２１Ｂ（１），２１Ｂ（２） 電極パターン
３Ａ１，３Ａ２，３Ｂ１，３Ｂ２，１３Ａ１，１３Ａ２，１３Ｂ１，１３Ｂ２，２１Ａ１，２１Ａ２，２１Ｂ１，２１Ｂ２，２１Ｂ３，２１Ｂ４ 電極パターン端部
３Ｃ，２２Ｇｓ，２２Ｇｔ，２２Ｇｕ，２２Ｇｖ 接地パタ―ン
３ｂ，３ｃ 延出部
１０，２０，３０，４０，５０，６０，７０ ＭＩＭキャパシタ
１１，８１ シリコン基板
１２ 熱酸化膜
１３，１４ 層間絶縁膜
１３Ｃ，１４Ａ，１４Ｂ，２２Ａ，２２Ｂ，２２Ｃ，８５Ａ，８５Ｂ，８６Ａ，８６Ｂ，８６Ｃ，８７Ａ，８７Ｂ，８８Ａ，８９Ａ，９０Ａ 配線パタ―ン
１３Ｇ 接地電極パターン
１３ａ，１３ｂ，１４ａ，１４ｂ バリアメタル膜
１４Ｖａ，１４Ｖｂ，１４Ｖａ１，１４Ｖｂ１，１４Ｖａ２，１４Ｖｂ２ ビアプラグ
３１Ｎ，３２Ｎ，３３Ｎ，３４Ｎ，３５Ｎ，３６Ｎ，３７Ｎ，３８Ｎ エッチングストッパ膜
３１，３２，３３，３４，３５，３６，３７，８８，８９，９０ 層間絶縁膜
８０ 半導体装置
８１，８４，８５，８６，８７ 低誘電率層間絶縁膜
８１Ａ 素子領域
８１ａ，８１ｂ ソース／ドレインエクステンション領域
８１ｃ，８１ｄ ソース／ドレイン領域
８１Ｂ 素子分離領域
８２ ゲート絶縁膜
８３ ゲート電極
８３ａ，８３ｂ 側壁絶縁膜
８４Ｐ，８４Ｑ コンタクトプラグ
８６Ｐ，８６Ｑ，８７Ｐ，８７Ｑ ビアプラグ
９１ パッシベーション膜
１００ 比較対照例ＭＩＭキャパシタ
１１０ Ａ／Ｄ変換器

Claims (9)

  1. 平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パターンと、
    前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パターンと、
    前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パターンと、を備え、
    前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出しており、
    前記第２の配線パターンは、前記第２の電極パターンに一つおきに前記第２の電圧を、前記第２のビアプラグを介して供給し、さらに前記第２の電極パターンの残りに第３の電圧を、第３のビアプラグを介して供給する第３の配線を有することを特徴とするキャパシタ。
  2. 平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パターンと、
    前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パターンと、
    前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パターンと、を備え、
    前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出しており、
    前記第２の電極パターンは、間に介在する第１の電極パターンを隔てて、その長手方向に交互にずらして配置されていることを特徴とするキャパシタ。
  3. 平面上に交互に配列した、直線状で第１の長さを有し第１の方向に延在する第１の電極パターンと、直線状で前記第１の長さより短い第２の長さを有し、前記第１の方向に延在する第２の電極パターンと、
    前記第１の電極パターンに第１の電圧を、第１のビアプラグを介して供給する第１の配線パターンと、
    前記第２の電極パターンに第２の電圧を、第２のビアプラグを介して供給する第２の配線パターンと、を備え、
    前記第１および第２の電極パターンをそれぞれの前記第１の方向で比較した場合、前記第１の電極パターンの第１の端部が、前記第１の端部に対応する前記第２の電極パターンの第２の端部よりも突出しており、前記第１の電極パターンの前記第１の端部に対向する第３の端部が、前記第３の端部に対応する前記第２の電極パターンの第４の端部よりも突出しており、
    前記第１および第２の電極パターンは、順次積層された第１〜第３の配線層のうち、第１の配線層および第３の配線層に形成されており、前記第１の配線層中における前記第１の電極パターンは、前記第３の配線層中における次の第１の電極パターンの下方に形成され、前記第１の配線層中における前記第２の電極パターンは、前記第３の配線層中における次の第２の電極パターンの下方に形成され、前記第１の配線パターンおよび前記第２の配線パターンは前記第２の配線層中に形成されており、前記第１の配線パターンは前記第１の配線層中の第１の電極パターンおよび前記第３の配線層中の第１の電極パターンに、それぞれのビアプラグにより電気的に接続されており、前記第２の配線パターンは前記第１の配線層中の第２の電極パターンおよび前記第３の配線層中の第２の電極パターンに、それぞれのビアプラグにより電気的に接続されていることを特徴とするキャパシタ。
  4. 前記第１の電極パターンと前記第２の電極パターンとは同一の幅を有し、前記幅と同一の間隔で交互に配列されており、前記第１の端部は前記第２の端部に対し、前記第１および第２の電極パターンの間隔に対して３倍以上の距離だけ突出することを特徴とする請求項１〜３のうち、何れか一項記載のキャパシタ。
  5. 前記第１の端部は前記第２の端部に対し、前記第１および第２の電極パターンの間隔に対して３．６倍以上の距離だけ突出することを特徴とする請求項４記載のキャパシタ。
  6. 前記第１および第２の配線パターンは、前記第１および第２の電極パターンが形成された配線層の上方または下方の配線層に形成されることを特徴とする請求項１〜５のうち、いずれか一項記載のキャパシタ。
  7. 前記第１および第２の電極パターンは、順次積層された複数の配線層の各々に形成されており、一の配線層中における第１の電極パターンは次の配線層中における次の第１の電極パターンの直下に形成され、前記一の配線層中における第２の電極パターンは、前記次の配線層中における次の第２の電極パターンの直下に形成され、前記一の配線層中における前記第１の電極パターンと前記次の配線層中における前記次の第１の電極パターンとはビアプラグにより電気的に接続されており、前記一の配線層中における前記第２の電極パターンと前記次の配線層中における前記次の第２の電極パターンとは、別のビアプラグにより電気的に接続されていることを特徴とする請求項６記載のキャパシタ。
  8. 前記第１および第２の配線パターンは、前記複数の配線層のさらに上または下の配線層に形成されており、前記第１および第２の配線パターンが形成された配線層には、前記第１および第２の配線パターンを避けて第１の接地パターンが、前記第１の電極パターンに対応して形成されており、前記第１の接地パターンが前記複数の配線層のさらに上層の配線層に形成されている場合には、前記複数の配線層のさらに下の配線層に、また前記第１の接地パターンが前記複数の配線層のさらに下層の配線層に形成されている場合には、前記複数の配線層のさらに上層の配線層に、前記第１の電極パターンに対応して、第２の接地パターンが形成されていることを特徴とする請求項７記載のキャパシタ。
  9. 多層配線構造を有し、前記多層配線構造中に、請求項１〜８のうち、いずれか一項記載のキャパシタを、前記多層配線構造の一部として含むことを特徴とする半導体装置。
JP2010256663A 2010-11-17 2010-11-17 キャパシタおよび半導体装置 Expired - Fee Related JP5569354B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010256663A JP5569354B2 (ja) 2010-11-17 2010-11-17 キャパシタおよび半導体装置
US13/207,728 US20120119326A1 (en) 2010-11-17 2011-08-11 Capacitor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010256663A JP5569354B2 (ja) 2010-11-17 2010-11-17 キャパシタおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2012109376A JP2012109376A (ja) 2012-06-07
JP5569354B2 true JP5569354B2 (ja) 2014-08-13

Family

ID=46047033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010256663A Expired - Fee Related JP5569354B2 (ja) 2010-11-17 2010-11-17 キャパシタおよび半導体装置

Country Status (2)

Country Link
US (1) US20120119326A1 (ja)
JP (1) JP5569354B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5350681B2 (ja) * 2008-06-03 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US9064841B2 (en) * 2011-10-07 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-metal capacitor apparatus with a via-hole region
JP5947093B2 (ja) * 2012-04-25 2016-07-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9508788B2 (en) 2013-03-13 2016-11-29 Infineon Technologies Ag Capacitors in integrated circuits and methods of fabrication thereof
JP2016086090A (ja) * 2014-10-27 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置
US9887257B2 (en) * 2015-12-01 2018-02-06 Altera Corporation Scalable fixed-footprint capacitor structure
US10312193B2 (en) * 2016-08-12 2019-06-04 Qualcomm Incorporated Package comprising switches and filters
US10269490B2 (en) 2017-05-01 2019-04-23 Qualcomm Incorporated Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
US10686031B2 (en) 2018-03-27 2020-06-16 Qualcomm Incorporated Finger metal-oxide-metal (FMOM) capacitor
US10574249B2 (en) 2018-05-02 2020-02-25 Apple Inc. Capacitor structure with correlated error mitigation and improved systematic mismatch in technologies with multiple patterning
US10615113B2 (en) 2018-06-13 2020-04-07 Qualcomm Incorporated Rotated metal-oxide-metal (RTMOM) capacitor
US11342258B2 (en) * 2019-03-07 2022-05-24 Wiliot Ltd. On-die capacitor
US11107880B2 (en) * 2019-05-10 2021-08-31 Globalfoundries U.S. Inc. Capacitor structure for integrated circuit, and related methods
CN110323334B (zh) * 2019-07-09 2023-03-24 四川中微芯成科技有限公司 一种用寄生电容做adc电容的结构及方法
US11348867B2 (en) 2020-11-05 2022-05-31 Globalfoundries U.S. Inc. Capacitor structure for integrated circuit and related methods
US11699650B2 (en) 2021-01-18 2023-07-11 Globalfoundries U.S. Inc. Integrated circuit structure with capacitor electrodes in different ILD layers, and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635916B2 (en) * 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US7082026B2 (en) * 2001-10-09 2006-07-25 Schmidt Dominik J On chip capacitor
JP4343085B2 (ja) * 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4805600B2 (ja) * 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
WO2007143153A1 (en) * 2006-06-02 2007-12-13 Kenet, Inc. Improved metal-insulator-metal capacitors
JP4867961B2 (ja) * 2008-09-08 2012-02-01 ソニー株式会社 容量素子
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
JP2010093288A (ja) * 2009-12-18 2010-04-22 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US20120119326A1 (en) 2012-05-17
JP2012109376A (ja) 2012-06-07

Similar Documents

Publication Publication Date Title
JP5569354B2 (ja) キャパシタおよび半導体装置
JP6046282B2 (ja) 金属絶縁体金属キャパシタ構造
CN100411140C (zh) 半导体装置及其制造方法
US8053865B2 (en) MOM capacitors integrated with air-gaps
CN103456601B (zh) 用于中介片的电容器及其制造方法
JP5104872B2 (ja) 容量素子及び半導体装置
JP6639736B2 (ja) キャパシタ装置とその製造方法
JP6244967B2 (ja) キャパシタアレイおよびａｄ変換器
JP2006261455A (ja) 半導体装置およびｍｉｍキャパシタ
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
JP2011165966A (ja) 半導体装置および半導体装置の製造方法
JP2005286255A (ja) 半導体装置およびその製造方法
KR100777902B1 (ko) 용량 소자 및 그 제조 방법
KR20100057389A (ko) Ｍｔｍ 캐패시터를 구비하는 반도체 장치의 제조방법
US7015110B2 (en) Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
CN103456497B (zh) 集成电路电容器及其制造方法
US7745280B2 (en) Metal-insulator-metal capacitor structure
US9343237B2 (en) Vertical metal insulator metal capacitor
JP2010140972A (ja) 半導体装置
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
KR20220056084A (ko) 트렌치 커패시터 수율 개선을 위한 트렌치 패턴
CN113809041A (zh) 金属-绝缘体-金属电容器、集成半导体装置及制造方法
CN106847787A (zh) 金属-绝缘层-金属电容的结构及其制造方法
US6504205B1 (en) Metal capacitors with damascene structures
JP2010135572A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5569354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees