CN101034702A - 电容介电层及其形成方法与电容器 - Google Patents
电容介电层及其形成方法与电容器 Download PDFInfo
- Publication number
- CN101034702A CN101034702A CN 200610058936 CN200610058936A CN101034702A CN 101034702 A CN101034702 A CN 101034702A CN 200610058936 CN200610058936 CN 200610058936 CN 200610058936 A CN200610058936 A CN 200610058936A CN 101034702 A CN101034702 A CN 101034702A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- silicon nitride
- capacitance
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种电容介电层,其包括第一介电层、第二介电层以及氮化硅叠层。其中,氮化硅叠层位于第一介电层与第二介电层之间。此电容介电层的结构可利用降低其厚度,以提高单位面积电容值,且可避免产生漏电流增加与击穿电压降低等问题。
Description
技术领域
本发明涉及一种半导体元件及其形成方法,尤其涉及一种电容介电层及其形成方法与电容器。
背景技术
近年来,随着集成电路产业的快速发展,元件的微型化及集成度也不断地提升,因此造成整个电路元件大小的设计需往尺寸不停缩小的方向前进。
请参照图1,其所绘示为现有一种电容器的剖面示意图。一般而言,电容器100主要是由下电极板105、电容介电层110以及上电极板120所组成。其中,上电极板120的材质为多晶硅,下电极板105的材质为多晶硅。电容介电层110是由一三重结构所组成,其包括氧化硅层112、氮化硅层114以及氧化硅层116,而此种介电层结构通常称为ONO结构。
值得注意的是,在元件尺寸不断缩小的情况下,对于具有电容器结构的混合电路(mixed mode)元件及射频(RF)等产品而言,会有单位面积的电容值不足的问题。因此,为了有效解决这个问题,通常会降低电容器的电容介电层的厚度,来提高电容器的单位面积电容值。
然而,如图1所示,在电容器100中,电容介电层110的厚度主要是由位于中间的氮化硅层114所构成。而目前电容介电层一般是以单次沉积方式所形成,若直接以相同的方式来降低电容介电层的厚度,则会使得所形成的电容介电层,特别是氮化硅层的部分,容易产生微小裂缝(seam)或小洞(pinhole)等缺陷130,而这些缺陷将成为漏电流(leakage current)的路径,如此会增加漏电流以及减少击穿电压,甚至造成数据流失,进而影响工艺的可靠度与良率。
发明内容
有鉴于此,本发明的目的是提供一种电容介电层,能够避免因降低电容介电层的厚度,以提高单位面积的电容值,而造成漏电流增加与击穿电压降低等问题。
本发明的另一目的是提供一种电容介电层的形成方法,其利用多次沉积方式形成氮化硅叠层,以避免因降低电容介电层的厚度,以提高单位面积的电容值,而造成漏电流增加与击穿电压降低等问题。
本发明的又一目的是提供一种电容器,能够避免漏电流增加与击穿电压降低等问题,且可提高单位面积的电容值。
本发明提出一种电容介电层,其包括第一介电层、第二介电层以及氮化硅叠层。其中,氮化硅叠层位于第一介电层与第二介电层之间。
依照本发明的实施例所述,上述的氮化硅叠层是由第一氮化硅层与第二氮化硅层所组成。在一实施例中,还包括至少一层第三氮化硅层,其位于第一氮化硅层与第二氮化硅层之间。
依照本发明的一实施例所述,上述的第一介电层与第二介电层的材质分别可以是选自氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、氮碳化硅(SiCN)或氧碳化硅(SiCO)其中之一。
依照本发明的一实施例所述,还包括一第三介电层,其位于第一介电层与氮化硅叠层之间。第三介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的一实施例所述,还包括一第四介电层,其位于第二介电层与氮化硅叠层之间。第四介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。在一实施例中,除第四介电层之外,还包括第五介电层,其位于第一介电层与氮化硅叠层之间。第五介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
本发明另提出一种电容介电层的形成方法。此形成方法为,先于第一介电层上形成氮化硅叠层。然后,于氮化硅叠层上形成第二介电层。
依照本发明的实施例所述,上述的氮化硅叠层的形成方法例如是,先进行一次化学气相沉积工艺,以于第一介电层上形成第一氮化硅层。接着,再进行一次化学气相沉积工艺,以于第一氮化硅层上形成第二氮化硅层。
依照本发明的实施例所述,上述的氮化硅叠层的形成方法例如是连续进行多次化学气相沉积步骤。
依照本发明的实施例所述,上述的第一介电层与第二介电层的形成方法例如是进行一化学气相沉积工艺。
依照本发明的实施例所述,上述的第一介电层、第二介电层以及氮化硅叠层可以是在同一反应室中形成。在一实施例中所述,第一介电层、第二介电层以及氮化硅叠层也可以是在不同反应室中形成。
依照本发明的实施例所述,上述的第一介电层与第二介电层的材质分别可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的实施例所述,上述于氮化硅叠层形成前,还包括在第一介电层上形成第三介电层。第三介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的实施例所述,上述的电容介电层的形成方法中,于氮化硅叠层形成后,以及第二介电层形成前,还包括在氮化硅叠层上形成第四介电层。第四介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。在一实施例中,除第四介电层之外,于第一介电层形成后以及氮化硅叠层形成前,还包括在第一介电层上形成第五介电层。第五介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
本发明又提出一种电容器,电容器包括第一电极板、第一介电层、第二介电层、第二电极板以及氮化硅叠层。其中,第一介电层位于第一电极板的上方、第二介电层位于第一介电层的上方、第二电极板位于第二介电层的上方以及氮化硅叠层位于第一介电层与第二介电层之间。
依照本发明的实施例所述,上述的氮化硅叠层是由第一氮化硅层与第二氮化硅层所组成。
依照本发明的实施例所述,还包括至少一层第三氮化硅层,其位于第一氮化硅层与第二氮化硅层之间。
依照本发明的实施例所述,上述的第一介电层与第二介电层的材质分别可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的实施例所述,还包括第三介电层,位于第一介电层与氮化硅叠层之间。第三介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的实施例所述,还包括一第四介电层,位于第二介电层与氮化硅叠层之间。第四介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。在一实施例中,除第四介电层之外,还包括第五介电层,其位于第一介电层与氮化硅叠层之间。第五介电层的材质可以是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
依照本发明的实施例所述,上述的第一电极板与第二电极板的材质例如是金属材料。金属材料例如是氮化钛(TiN)、钛(Ti)、铝(Al)、铜(Cu)及其组合。
本发明是利用连续进行多次沉积步骤以形成氮化硅叠层,而氮化硅叠层中的每一层氮化硅层会有多个缺陷存在,但在氮化硅叠层中这些缺陷会交错排列,因此不会造成漏电流增加与击穿电压降低等问题。另外,由于本发明可避免产生漏电流增加与击穿电压降低等问题,因此本发明可进一步降低电容介电层的厚度,以提高其单位面积电容值。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
图1为现有的电容器的结构剖面图;
图2、图3、图4、图5、图6与图7为依照本发明的实施例所绘示的电容介电层的剖面示意图;
图8A至图8B为依照本发明的实施例所绘示的电容介电层的形成方法的流程剖面示意图;
图9为依照本发明的实施例所绘示的电容器的结构剖面图;
图10为本发明的电容器与现有的电容器的电压与单位面积漏电流的关系图;
图11为本发明的电容器与现有的电容器的偏压与电容值的关系图。
主要元件符号说明
1、2、3、4、5、6、7、8:曲线
100、700:电容器
105:下电极板
110、200、600、742:电容介电层
112、116:氧化硅层
114、212、214、216、218:氮化硅层
120:上电极板
130、230、630:缺陷
205、210、222、230、240、250、260、605、620、710、720:介电层
220、610、740:氮化硅叠层
705、730:电极板
具体实施方式
图2为依照本发明的实施例所绘示的电容介电层的剖面示意图。
请参照图2,本发明的电容介电层200包括介电层205、介电层210以及氮化硅叠层220。其中,介电层205的材质可例如是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一,而介电层210的材质可例如是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。当然,介电层205与介电层210还可例如是其他的介电材料。介电层205的厚度例如是在90埃至110埃之间,介电层210的厚度例如是在90埃至110埃之间,而介电层205与介电层210的厚度可以相同,也可以不同。
请继续参照图2,氮化硅叠层220位于介电层205与介电层210之间。氮化硅叠层220的厚度例如是在110埃至150埃之间。氮化硅叠层220可例如是由一层氮化硅层212与一层氮化硅层218所组成。
在一实施例中,本发明的氮化硅叠层220也可以是具有三层结构的氮化硅叠层。请参照图3,氮化硅叠层220例如是由氮化硅层212、216与218所组成。在另一实施例中,本发明的氮化硅叠层220也可以是具有四层结构的氮化硅叠层。请参照图4,氮化硅叠层220例如是由氮化硅层212、214、216与218所组成。上述,所举出的多个实施例并非用以限制本发明,氮化硅叠层220也可是由多层氮化硅层所组成,其可依实际需要而定。
值得注意的是,在本发明的电容介电层200的氮化硅叠层220中,每一层氮化硅层会有微小裂缝(seam)或小洞(pinhole)等缺陷230。由于,氮化硅叠层220是由多层氮化硅层所组成,因此氮化硅层中的缺陷230的位置会交错排列,如此可避免造成增加漏电流与减少击穿电压的问题,而影响工艺的可靠度与良率。换句话说,本发明的电容介电层除了可降低其厚度,来达到提高电容器的单位面积电容值的目之外,也不会产生漏电流增加与击穿电压减少的问题。
除此之外,在又一实施例中,如图5所示,本发明的电容介电层200还可包括一介电层222,其位于介电层210与氮化硅叠层220之间。上述,介电层222的材质可例如是氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅。在再一实施例中,如图6所示,本发明的电容介电层200还可包括一介电层240,其位于介电层205与氮化硅叠层220之间。上述,介电层240的材质可例如是氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅。在另一实施例中,如图7所示,本发明的电容介电层200还可包括一介电层250与介电层260。其中,介电层250位于介电层205与氮化硅叠层220之间,而介电层260位于介电层210与氮化硅叠层220之间。上述,介电层250与介电层260的材质可例如是氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅。
以下,是说明本发明的电容介电层的形成方法。图8A至图8B为依照本发明的实施例所绘示的电容介电层的形成方法的流程剖面示意图。
首先,请参照图8A,于一材料层(未绘示)上形成介电层605。其中,此材料层可例如是已形成有元件的基底。介电层605的形成方法例如是化学气相沉积法,其材质例如是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。介电层605的厚度例如是在90埃至110埃之间。
然后,请继续参照图8A,于介电层605上形成氮化硅叠层610,而氮化硅叠层610中的每一层氮化硅层会有微小裂缝或小洞等缺陷630产生。氮化硅叠层610的厚度例如是在110埃至150埃之间。氮化硅叠层610的形成方法例如是连续进行多次的化学气相沉积步骤,以形成的。
更详细说明,以氮化硅叠层610具有二层氮化硅层为例,氮化硅叠层610的形成方法例如是,先进行一次的化学气相沉积步骤,以于介电层605上形成一层氮化硅层。然后,再进行一次化学气相沉积工艺,以于氮化硅层上形成另一层氮化硅层。
在一实施例中,在氮化硅叠层610形成前,还可在介电层605上形成一层介电层(未绘示)。此介电层的形成方法例如是化学气相沉积法,其材质例如是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
接着,请参照图8B,于氮化硅叠层610上形成介电层620,以形成电容介电层600。介电层620的材质例如是氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅,而其形成方法例如是进行化学气相沉积工艺。介电层610的厚度例如是在90埃至110埃之间,且介电层610的厚度与介电层605的厚度可相同,也可不同。
当然,在一实施例中,于氮化硅叠层610形成后以及介电层620形成前,还可在氮化硅叠层610上形成一层介电层(未绘示)。此介电层的形成方法例如是化学气相沉积法,其材质例如是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
另外,在一实施例中,本发明的电容介电层600的介电层605、介电层620以及氮化硅叠层610可以是在同一反应室中形成。在又一实施例中,介电层605、介电层620以及氮化硅叠层610也可以是在不同反应室中形成。
本发明是利用连续进行多次沉积步骤以形成氮化硅叠层,而氮化硅叠层中的每一层氮化硅层会有多个缺陷存在,且这些缺陷在氮化硅叠层中会交错排列,因此不会造成漏电流增加与击穿电压降低等问题。另外,因为本发明可避免产生漏电流增加与击穿电压降低等问题,所以本发明可进一步降低电容介电层的厚度,以提高其单位面积电容值。
接下来,说明本发明的电容器及其与现有的电容器的电性测试的比较。
图9为依照本发明的实施例所绘示的电容器的剖面示意图。请参照图9,本发明的电容器700包括电极板705、电容介电层742以及电极板730。其中,电容介电层742位于电极板705上,而电极板730位于电容介电层742上。电极板705与电极板730的材质例如是金属材料,而金属材料例如是氮化钛(TiN)、钛(Ti)、铝(Al)、铜(Cu)或上述材料的组合。上述,电容介电层742主要是由一层介电层710、氮化硅叠层740以及一层介电层720所组成。电容介电层742的结构以于上述例举多个实施例做详细说明,因此不再赘述。
图10为本发明的电容器与现有的电容器的电压与单位面积漏电流的关系图,图11为本发明的电容器与现有的电容器的偏压与电容值的关系图。
请参照图10,X轴表示电压,Y轴表示单位面积的漏电流。曲线1为在现有具有单层氮化硅层的电容器的上电极板施加不同电压的单位面积漏电流,而曲线2是在下电极板施加不同电压的单位面积漏电流。另外,曲线3为在本发明具有氮化硅叠层的电容器的上电极板施加不同电压的单位面积漏电流,而曲线4为在下电极板施加不同电压的单位面积漏电流。由图10可知,随着所施加的电压增加,单位面积漏电流也会增加,但曲线3、4与曲线1、2相比,在施加相同电压的条件下,曲线3、4的单位面积漏电流皆比曲线1、2小。而且,由图中可知,曲线3、4可比曲线1、2低两个级数。亦即是,本发明的电容器的漏电流可比现有的电容器小。
请参照图11,X轴表示偏压,Y轴表示电容值。曲线5为在现有具单层氮化硅层的电容器的上电极板施加不同偏压的电容值,而曲线6为在下电极板施加不同偏压的电容值。另外,曲线7为在本发明具有氮化硅叠层的电容器的上电极板施加不同偏压的电容值,而曲线8为在下电极板施加不同偏压的电容值。由图11可知,曲线5与曲线6的电容值变异较大,而曲线7与曲线8的电容值变异较小。亦即是,本发明的电容器与现有的电容器相比之下,本发明的电容器在施加于上、下电极板的偏压不断提高时,其所得到的电容值较为接近,变异较小。因此,本发明可突破在电路设计上仅能在上电极板或下电极板施加偏压的限制。
综上所述,本发明至少具有下列优点:
1.本发明是利用连续进行多次沉积步骤以形成氮化硅叠层,而氮化硅叠层中的每一层氮化硅层会有多个缺陷存在,且这些缺陷在氮化硅叠层中会交错排列,因此不会造成漏电流增加与击穿电压降低等问题。
2.本发明可避免产生漏电流增加与击穿电压降低等问题,因此本发明可进一步降低电容介电层的厚度,以提高其单位面积电容值。
3.本发明可突破在电路设计上的限制,其可于上电极板施加偏压,也0可于下电极板施加偏压。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作些许的更动与润饰,因此本发明的保护范围当视所附权利要求所界定者为准。
Claims (35)
1.一种电容介电层,包括:
一第一介电层;
一第二介电层;以及
一氮化硅叠层,位于该第一介电层与该第二介电层之间。
2.如权利要求1所述的电容介电层,其中该氮化硅叠层由一第一氮化硅层与一第二氮化硅层所组成。
3.如权利要求2所述的电容介电层,还包括至少一第三氮化硅层,位于该第一氮化硅层与该第二氮化硅层之间。
4.如权利要求1所述的电容介电层,其中该第一介电层与该第二介电层的材质分别是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
5.如权利要求1所述的电容介电层,还包括一第三介电层,位于该第一介电层与该氮化硅叠层之间。
6.如权利要求5所述的电容介电层,其中该第三介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
7.如权利要求1所述的电容介电层,还包括一第四介电层,位于该第二介电层与该氮化硅叠层之间。
8.如权利要求7所述的电容介电层,其中该第四介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
9.如权利要求7所述的电容介电层,还包括一第五介电层,位于该第一介电层与该氮化硅叠层之间。
10.如权利要求9所述的电容介电层,其中该第五介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
11.一种电容介电层的形成方法,包括:
于一第一介电层上形成一氮化硅叠层;以及
于该氮化硅叠层上形成一第二介电层。
12.如权利要求11所述的电容介电层的形成方法,其中该氮化硅叠层的形成方法,包括:
先进行一次的一化学气相沉积工艺,以于该第一介电层上形成一第一氮化硅层;以及
再进行一次的该化学气相沉积工艺,以于该第一氮化硅层上形成一第二氮化硅层。
13.如权利要求11所述的电容介电层的形成方法,其中该氮化硅叠层的形成方法包括连续进行多次的一化学气相沉积步骤。
14.如权利要求11所述的电容介电层的形成方法,其中该第一介电层与该第二介电层的形成方法包括进行一化学气相沉积工艺。
15.如权利要求11所述的电容介电层的形成方法,其中该第一介电层、该第二介电层以及该氮化硅叠层是在同一反应室中形成。
16.如权利要求11所述的电容介电层的形成方法,其中该第一介电层、该第二介电层以及该氮化硅叠层是在不同反应室中形成。
17.如权利要求11所述的电容介电层的形成方法,其中该第一介电层与该第二介电层的材质分别是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
18.如权利要求11所述的电容介电层的形成方法,其中于该氮化硅叠层形成前,还包括在该第一介电层上形成一第三介电层。
19.如权利要求18所述的电容介电层的形成方法,其中该第三介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
20.如权利要求11所述的电容介电层的形成方法,其中于该氮化硅叠层形成后,以及该第二介电层形成前,还包括在该氮化硅叠层上形成一第四介电层。
21.如权利要求20所述的电容介电层的形成方法,其中该第四介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
22.如权利要求20所述的电容介电层的形成方法,其中于该第一介电层形成后,以及该氮化硅叠层形成前,还包括在该第一介电层上形成一第五介电层。
23.如权利要求22所述的电容介电层的形成方法,其中该第五介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
24.一种电容器,包括:
一第一电极板;
一第一介电层,位于该第一电极板的上方;
一第二介电层,位于该第一介电层的上方;
一第二电极板,位于该第二介电层的上方;以及
一氮化硅叠层,位于该第一介电层与该第二介电层之间。
25.如权利要求24所述的电容器,其中该氮化硅叠层由一第一氮化硅层与一第二氮化硅层所组成。
26.如权利要求24所述的电容器,还包括至少一第三氮化硅层,位于该第一氮化硅层与该第二氮化硅层之间。
27.如权利要求24所述的电容器,其中该第一介电层与该第二介电层的材质分别是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
28.如权利要求24所述的电容器,还包括一第三介电层,位于该第一介电层与该氮化硅叠层之间。
29.如权利要求28所述的电容器,其中该第三介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
30.如权利要求24所述的电容器,还包括一第四介电层,位于该第二介电层与该氮化硅叠层之间。
31.如权利要求30所述的电容器,其中该第四介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
32.如权利要求30所述的电容器,还包括一第五介电层,位于该第一介电层与该氮化硅叠层之间。
33.如权利要求32所述的电容器,其中该第五介电层的材质是选自氧化硅、氮化硅、碳化硅、氮氧化硅、氮碳化硅或氧碳化硅其中之一。
34.如权利要求24所述的电容器,其中该第一电极板与该第二电极板的材质包括一金属材料。
35.如权利要求34所述的电容器,其中该金属材料包括氮化钛、钛、铝、铜及其组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610058936 CN101034702A (zh) | 2006-03-08 | 2006-03-08 | 电容介电层及其形成方法与电容器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610058936 CN101034702A (zh) | 2006-03-08 | 2006-03-08 | 电容介电层及其形成方法与电容器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101034702A true CN101034702A (zh) | 2007-09-12 |
Family
ID=38731134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610058936 Pending CN101034702A (zh) | 2006-03-08 | 2006-03-08 | 电容介电层及其形成方法与电容器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101034702A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701314A (zh) * | 2015-03-24 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
CN104781642A (zh) * | 2012-11-02 | 2015-07-15 | 诺基亚技术有限公司 | 用于感测压力的装置和装配该装置的方法 |
CN105990099A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制作方法 |
CN109659321A (zh) * | 2018-12-14 | 2019-04-19 | 武汉华星光电半导体显示技术有限公司 | 电介质膜层结构及其制作方法 |
CN111383842A (zh) * | 2018-12-27 | 2020-07-07 | 财团法人工业技术研究院 | 电容器 |
CN112909171A (zh) * | 2021-02-24 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 一种改善mim电容的击穿电压的方法 |
-
2006
- 2006-03-08 CN CN 200610058936 patent/CN101034702A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104781642A (zh) * | 2012-11-02 | 2015-07-15 | 诺基亚技术有限公司 | 用于感测压力的装置和装配该装置的方法 |
US9380979B2 (en) | 2012-11-02 | 2016-07-05 | Nokia Technologies Oy | Apparatus and method of assembling an apparatus for sensing pressure |
CN105990099A (zh) * | 2015-03-03 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制作方法 |
CN105990099B (zh) * | 2015-03-03 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制作方法 |
CN104701314A (zh) * | 2015-03-24 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
CN109659321A (zh) * | 2018-12-14 | 2019-04-19 | 武汉华星光电半导体显示技术有限公司 | 电介质膜层结构及其制作方法 |
CN109659321B (zh) * | 2018-12-14 | 2020-04-28 | 武汉华星光电半导体显示技术有限公司 | 电介质膜层结构及其制作方法 |
WO2020118985A1 (zh) * | 2018-12-14 | 2020-06-18 | 武汉华星光电半导体显示技术有限公司 | 电介质膜层结构及制作方法 |
CN111383842A (zh) * | 2018-12-27 | 2020-07-07 | 财团法人工业技术研究院 | 电容器 |
CN111383842B (zh) * | 2018-12-27 | 2022-05-10 | 财团法人工业技术研究院 | 电容器 |
CN112909171A (zh) * | 2021-02-24 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 一种改善mim电容的击穿电压的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1264202C (zh) | 多层半导体晶片结构 | |
CN1787136A (zh) | 多层片状电容器和多层片状电容器阵列 | |
CN1925154A (zh) | 金属-绝缘-金属结构的电容器、半导体装置及制造方法 | |
CN101034702A (zh) | 电容介电层及其形成方法与电容器 | |
CN1851921A (zh) | 半导体器件 | |
CN1601735A (zh) | 半导体器件及其制造方法 | |
CN1930685A (zh) | 半导体器件的制作方法及其制作的半导体器件 | |
CN1568535A (zh) | 金属-绝缘体-金属(mim)电容器结构及其制作方法 | |
CN1893077A (zh) | 半导体装置 | |
CN1315745A (zh) | 半导体装置及其制造方法 | |
CN1267992C (zh) | 多层布线结构的半导体器件 | |
CN1877834A (zh) | 半导体集成电路器件及其制造方法 | |
CN1129180C (zh) | 半导体器件及其制造方法 | |
CN1734760A (zh) | 半导体元件及其制造方法 | |
CN1134835C (zh) | 半导体器件及其制造方法 | |
CN1949502A (zh) | 半导体装置及集成电路装置 | |
CN1595621A (zh) | 半导体器件及其制造方法 | |
CN1187823C (zh) | 半导体器件及其制造方法 | |
CN1716620A (zh) | 半导体芯片及其制造方法以及半导体器件 | |
CN1889205A (zh) | 电感元件及对称电感元件 | |
CN101038913A (zh) | 半导体集成电路器件 | |
CN1862818A (zh) | 半导体器件及其制造方法 | |
CN1779965A (zh) | 金属内连线结构及其制造方法 | |
CN1917211A (zh) | 动态随机存取存储器及其制造方法 | |
CN1207774C (zh) | 一种半导体集成电路及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070912 |