CN1519869A - 传输线电容器 - Google Patents

传输线电容器 Download PDF

Info

Publication number
CN1519869A
CN1519869A CNA2003101223494A CN200310122349A CN1519869A CN 1519869 A CN1519869 A CN 1519869A CN A2003101223494 A CNA2003101223494 A CN A2003101223494A CN 200310122349 A CN200310122349 A CN 200310122349A CN 1519869 A CN1519869 A CN 1519869A
Authority
CN
China
Prior art keywords
capacitor
dielectric substance
signal
type line
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101223494A
Other languages
English (en)
Inventor
���Ρ�˹����
乔治·科罗尼
安德鲁·里特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN1519869A publication Critical patent/CN1519869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开一种传输线电容器,包括由间隔部分隔离的至少两个肩并肩的电容器部分,它们全部包含在单一独石体内。该电容器向印刷电路板环境中的平行传输线提供特定电容功能,同时也保持传输通路间的期望阻抗值。该电容器提供偏置功能用于阻挡不期望的DC电压,也提供AC耦合功能用于使AC电压信号通过以保持数据的完整性。该电容器可以用介电常数较低的电介质材料形成,使得电容器“高度”高和不同性质的电容结构之间的间距固定。它可以用K较高的电介质材料形成,和在电容结构之间开槽形成空气隙。它可以用K较高的电介质材料形成,和在电容结构之间设置较低K材料。还可通过将高K和低K电介质材料冲压入独石型薄膜器件中而形成。

Description

传输线电容器
本发明要求在先于2002年12月19日申请的、名为“transmission LineCapacitor”的受让美国临时专利60/434930的优先权,为了所有目的将其全文作参照引用。
技术领域
本主题总体上涉及一种耦合电容器,其用于在印刷电路板(PCB)环境中与元件结合和信号连接。依据本主题,形成传输线电容器时,在单一独石器件中至少提供两个电容器结构。
背景技术
传输线通常定义为用于将源连接到负载的两个或多个平行导体。这样的术语经常使人想到电力产生和分配系统,它利用大规模传输线在电力网络的多个源和负载间传输电能。然而,传输线不仅仅用在大规模环境中,实际上,甚至最小的电气应用也经常使用传输线结构用于能量分配。这种应用的具体例子(通常是本主题的关注点)对应于在印刷电路板(PCB)环境中实现的传输线,即连接各种元件或连接点的平行信号轨迹。
PCB“传输线”被证明对很多传统电路应用相当有用,尤其对那些利用较高频率信号的电路。然而,高频信号以这种方式传播容易引起各种不期望的信号改变的现象,包括能改变信号数据和引起数据错误的噪声尖峰以及能引起信号反射的在信号通路中的阻抗变化。
电容器经常被用于帮助调节传输信号和确保不期望的信号改变现象的最小化。在很多应用中,电容器是合乎需要的,其具有阻挡传输信号的DC分量的偏置能力,并且具有使AC电压分量(经常是信号的“数据”部分)通过的耦合能力。这样的电容器将在下文中作为耦合电容器被提及,并且应该与通常阻挡AC信号传播的去耦电容器区分开。当这种传输信号的特征在于具有较高频率时,传输信号的耦合和去耦常常变得越来越重要。在美国专利No.6,272,003B1(Schaper)和No.6,023,408(Schaper)中公开了应用于高频信号的电容器技术的例子。
在传输线环境中的耦合电容器可能需要独特的设计考虑。传输线的典型特征是具有一定的阻抗,沿着形成各个分别信号传输通路的信号轨迹,该阻抗优选尽可能地保持恒定。维持相对恒定的传输线阻抗有助于确保信号的完整性。
特定电容器性能特征的决定和保留通常致力于该器件所用材料的选择。在公知的技术中,多层电容器通常包括用来形成至少两个主要物理结构的材料,即导电极板和邻近的电介质部分。特殊地,由于可以获得具有不同介电常数(K)的宽范围的电介质,因此电容器器件所用的电介质材料的选择能极大地影响元件设计和功能。
采用具有较高介电常数的材料的电子器件作为被选组成部件的例子包括美国专利No.6,275,370 B2(Gnade等人)、No.5,883,781(Yamamichi等人)、No.4,853,827(Hemandez)、No.4,464,701(Roberts等人)、No.3,883,784(Peek等人)和日本专利No.JP6290984(Kuroiwa等人)。
许多电子器件,尤其是电容结构,在单个结构中采用具有不同介电常数的材料的组合。这种电介质材料的组合可能常常生产出功能或给定性能特征的范围较宽的器件。美国专利No.5,779,379(Galvagni等人)、No.5,517,385(Galvagni等人)、No.6,108,191(Bruchhaus等人)、No.6,072,690(Farooq等人)和日本专利No.JP 1189997A(Takaaki等人)公开了合并不同电介质材料的示范性电子器件。类似地,美国专利No.3,210,607(Flanagan)提供了一种设置有不同铁磁性材料的装置的例子。
形成采用不同电介质材料的电容结构的另一参考公开方案是美国专利No.5,583,738(Kohno等人)。该参考方案提供了一种具有独特电容单元的电容器阵列,该电容单元通过介电常数低于电容单元自身所用材料的介电常数的层而相互隔开。这种公开的电容结构可能适用于印刷电路板的环境。
提出电容器设计和/或关于选择电介质材料的另外背景参考资料包括美国专利No.6,300,267 B1(Chen等人)、No.6,208,501B1(Ingalls等人)、No.6,111,744(Doan)、No.6,094,335(Early)、No.5,561,586(Tornohiro等人)和No.3,699,620(Asher等人)。
尽管在芯片型电容器和其电介质部分的领域内公开了各种方案和替代部件,但是没有出现一种总体解决了这里讨论的所有问题的设计方案。因此,将所有上述美国专利的公开内容整体合并到本发明中作为参考用于所有的目的。
发明内容
本发明主题认识到上述的各种问题以及关于耦合电容器和印刷电路板(PCB)应用的特定方面的其它问题并加以解决。因此,一般地说,本公开技术的主要目的是提供一种用于印刷电路板(PCB)环境中的改进耦合器件。更具体地,提供一种传输线电容器,它包括在单个独石结构中的至少两个性质不同的电容器件。
本主题的一个主要目的是提供一种用于在PCB或其它基板上的信号传输通路中串联连接的电容器结构,此时,该结构提供电容功能同时也保持传输通路之间的期望阻抗值。
本主题的另一主要目的是提供一种传输线电容器,它提供用于阻挡所需DC电压的偏置功能以及用于使AC电压信号通过以维持数据完整性的AC耦合功能。
公开技术的又一目的是提供用于保持信号通路阻抗和提供期望功能的各种可能传输线电容器实施例。所述不同的实施例可以包括例如设置在特定设计结构中的具有不同介电常数的材料。更具体地讲,在设计出的具有特定尺寸例如有源高度和电容器极板间的间距的电容器结构中,可以设置较高K(K>50)和/或低K(K<20)的电介质材料。
本主题的另外目的和优点在下文的详细描述中列举出来,或者对于本领域内的普通技术人员而言是显然的。同时,本领域内的普通技术人员应当进一步理解到,在各种实施例的实践中,可以对其具体图示、参考和讨论的部件作出修改和变化,因为参考了各种实施例,在使用本公开技术时不会偏离本主题的精神和范围。这种变化可以包括等同替换那些显示、参考或讨论的装置和部件或材料以及各个部分、部件的功能、操作或位置颠倒等等,但是所作的变化不局限于此。
更进一步地可以理解,公开技术的不同实施例以及提出的不同优选实施例可以包括本公开的部件或元素或它们的等同物(包括没有显示在附图中或在具体实施方案中未提及的其部件或结构的组合)的各种组合或结构。
本主题的第一示范性实施例涉及一种传输线电容器,其包括以肩并肩的结构设置在独石型器件中的至少两个多层电容器,其中每个电容器通过电介质材料的附加部分与相邻的电容器分隔开。形成各个多层电容器和分隔部分所用的电介质材料优选是较低K(例如,K~8)的电介质材料。在该传输线电容器实施例中,可以具体设计出每个电容器的高度和间距以获得每个电容器的给定容值,同时保持该器件内的信号通路间的给定线对线阻抗。
公开技术的另一示范性实施例涉及一种传输线电容器,其具有形成于电介质材料的体内、并且设置在所述电介质材料的分隔部分之间的至少两个多层电容器。根据本实施例的电介质材料可以具有较高的介电常数。优选地,在每一相邻多层电容器对之间的分隔部分内切出空气隙,使得电容器被电介质材料的分隔部分局部隔开,而且被空气隙局部隔开。根据该示范性实施例,传输线电容器可以获得较高的容值。
本公开技术的又一示范性实施例相应于一种传输线电容器,其具有形成于第一电介质材料的体内的、和被由第二不同电介质材料组成的分隔部分至少局部隔开的至少两个多层电容器。在一些实施例中,第一电介质材料可能具有较高的介电常数,并且第二电介质材料可能具有较低的介电常数。在一些实施例中,相邻电容器之间的宽度间隔可以被第二电介质材料彻底分隔。
本主题的又一实施例涉及一种传输线电容器,它利用冲压技术形成,冲加工(punch)第一电介质材料的层并且选择性地交替插入有源电极层以形成第一多层电容器部分。然后通过在第一多层电容器部分的顶部冲加工第二电介质材料来形成分隔部分。在设置第二电介质材料之后,设置除了更多交替插入的有源电极层之外的第一电介质材料的附加层,以形成完整的对称性电容器堆叠结构。这种薄膜冲加工技术也可以应用于公开技术的其它实施例。
本主题的另外实施例不必在概括部分中论述,可以包括和合并在上述概括性目的中参考的部件或元件的方案的组合、和/或本说明书中另外讨论的部件或元件。
在阅读说明书的剩余部分后,本领域内的普通技术人员将更好地理解所述实施例和其它实施例的特征和方案。
附图说明
针对本领域内的普通技术人员,在说明书中参考附图对本发明主题进行充分地和可实施地阐述,包括其最佳实施方式,在附图中:
图1A提供了与本主题的示范性传输线电容器实施例相结合的示范性电路板环境的透视图;
图1B提供了本主题传输线电容器的设计中所用的平面板传输线的透视图和代表图;
图2A提供了根据本主题的第一示范性传输线电容器实施例的侧视图;
图2B提供了图2A所示的第一示范性传输线电容器实施例的外貌的透视图;
图3A提供了对于图2A和2B所示的第一示范性传输线电容器实施例,高度-间距比与介电常数的关系曲线图;
图3B提供了对于图2A和2B所示的第一示范性传输线电容器实施例,容值与外形尺寸的关系曲线图;
图4A提供了根据本主题的第二示范性传输线电容器实施例的侧视图;
图4B提供了对于图4A所示的第二示范性传输线电容器实施例,等效介电常数与切口宽度之间的关系曲线图;
图5A提供了根据本主题的第三示范性传输线电容器实施例的侧视图;
图5B提供了对于图5A所示的第三示范性传输线电容器实施例,容值与外形尺寸之间的关系曲线图;
图6A提供了根据本主题的第四示范性传输线电容器实施例的透视图;
图6B提供了图6A所示的第四示范性传输线电容器沿着A-A线切开并旋转90度角的整体侧面剖视图。
在本说明书和附图中贯穿重复使用参考标记,用于表示本技术中相同或相似的部件或元件。
具体实施方式
如同在发明内容中所提到的,本主题涉及一种改进型耦合器件,用于在印刷电路板(PCB)环境中与元件结合和信号连接。这种器件优选地提供用于各个平行信号传输通路的电容功能,同时还保持传输通路之间的重要阻抗值,下面参考图1A和1B进行图示和讨论。
下面介绍在本文中提出的用于保持期望性能特征的几种具体示范性传输线电容器实施例。第一示范性实施例可以用具有较低介电常数的电介质材料形成,使得电容器的“高度”高,和在性质不同的电容结构之间具有固定的间距。该第一示范性实施例的方案分别参考图2A-3B加以介绍。第二示范性传输线电容器实施例将参考图4A和4B加以介绍,它可以由具有较高K的电介质形成,然后在电容结构之间开槽以形成一空气隙。第三示范性实施例将参考图5A和5B加以阐述,它可以由具有较高K的电介质材料形成,并在电容结构之间设置较低K的材料。第四示范性实施例将参考图6A和6B加以阐述,涉及一种将高K和低K电介质材料冲压入独石型薄膜器件中而形成的传输线电容器设计方案。
现在更具体地参考附图,图1描述了位于基板12上的示范性传输线电容器10。基板12可以对应于印刷电路板或其它环境,其中提供了用来传输信号的信号通路14。经由信号通路14传输的信号可以是如AC“数据”信号,在一定应用中DC偏压优选被阻挡。可以提供耦合电容,使得传输信号的被选AC部分通过并阻挡被选DC信号。同时,期望保持信号通路之间的给定线/线(即线对线)阻抗。
假定图1A的两条信号通路14设置为具有固定间距的大致平行结构,线/线阻抗Z0约为100Ω。设置在信号通路14上的传输线电容器可以包括在单个独石体10中的两个平行电容器16,在电容器16之间形成固定间距,每个电容器16的顶部和底部有源层之间形成固定的高度。传输线电容器10的这种结构在每条信号通路中提供了一个容值(例如,约为100pF),同时保持线/线阻抗Z0′近似等于Z0。于是,如果Z0约为100Ω,Z0′优选地也约为100Ω。传输线电容器10设置有端子18,以允许沿通路14传播的信号输入传输线电容器和从传输线电容器输出,因此在不会受到传输通路之间阻抗变化的显著影响的同时获得了AC耦合功能的优势。
如上所述,图1A所示的传输线电容器10包括两个平行电容器16。可以理解到,根据本公开技术可以形成超过两个的电容器16,这仍然在本主题的精神和范围内。例如,可以将具有四个电容器16的单个器件设计为邻近电路板12上的四条平行信号路径设置。为了便于理解,下面将介绍具有两个电容器16的传输线电容器的设计方案。
图1B提供了两个平行电容器16的透视图,它们可以包括在本技术的传输线电容器10中。下面关于图1B的讨论提供对于传输线理论的基本原理的理解,论述了如何设计所述电容器16的性能以提供特定电容功能并且保持特定的阻抗性能。
为了便于分析,需要设定一定变量来表示传输线电容器10和各个电容结构16的特定尺寸。距离20表示各平行电容器16的高度,它对应于电容器16的顶部和底部有源金属板之间的距离,其中每个所述电容器可能具有超过两个的金属板,在一些实施例中实际包括多个有源金属板。距离22表示每个电容器16的长度,而距离24表示每个电容器16的宽度。两个电容器隔开了间隔距离26,使得距离28表示两个电容器16的各自宽度24与间隔距离26的总和。
图1B的两个电容器16的有效模型是平行平面金属板传输线,其中特性阻抗Z0由下式给出:
Z 0 = η 0 ϵ r ( A + B ) - 1 如果 a b ≥ 1 Z 0 = η 0 π ϵ r [ ln ( 4 b a ) + 1 8 ( a b ) 2 - C ] 否则             (1)
其中a=1/2(距离20),b=1/2(距离26),η0≈120πΩ(自由空间的固有阻抗),e≈2.71828(自然对数的底), ϵ 0 = 10 - 9 36 π F / m (自由空间的电容率),εr=隔开电容器16的材料的介电常数,并且A、B和C由下式给出:
A = a b + 1 π ln ( 4 ) + ( ϵ r - 1 ) 2 π ϵ r 2 ln ( eπ 2 16 )
B = ϵ r + 1 2 πϵ r ln ( πe ( a b + 0.94 ) 2 ) - - - - - - ( 2 )
C = ϵ r - 1 2 ( ϵ r + 1 ) ( ln ( π 2 ) + ln ( 4 π ) ϵ r )
于是Z0=Z0r,a,b),于是图1A和1B中所示的传输线电容器10的特性阻抗可以确定为分隔电容器16的材料的介电常数、平行电容器16之间的间隔距离(距离26)和电容器16的高度(距离20)的函数。如果所需特性阻抗Z0为100Ω,可以选择εr、间隔距离26和高度20的相应值,以适用于任何给定的应用情况。
根据本主题可以形成一种传输线电容器,在它的结构中采用了低温共烧陶瓷(low temperature co-fired ceramic,LTCC)材料。这种LTCC材料优选的特征是具有较低的介电常数,例如从约5.0到约10.0的范围,其中特定介电常数8.1可以用来获得关于传输线电容器的间距和高度的数值。考虑第一示范性传输线电容器30,图2A中示出了整体侧视图。两个平行电容器32定位在实施例30内部使得电容器32被隔开距离38,电容器32均具有各自的高度34和宽度36。电容器32还以如下方式定位在实施例30内部:具有通常相等的宽度边缘40和41,以及顶部高度边缘42和底部高度边缘44。包括电容器32和包围电容器32的电介质材料的实施例30的特征在于:用距离46表示总器件高度,和用距离48表示总器件宽度。
假定所需的特性阻抗约为100Ω,和图2A的实施例30中位于电容器32之间的电介质材料的特征在于介电常数约为8.1。利用等式(1)中给出的特性阻抗公式,于是得出对于上述的示范性性能特征,所需的高度与间距的比值(距离34/距离38)约为0.313。图3A提供了对于图2A所示的传输线电容器,在设定的特性阻抗为100Ω的情况下,高度与间距的比值和介电常数之间的关系曲线图。下面的表1列出了这种关系的一些具体例子。
      介电常数(εr)               高度与间距的比值
                                   (距离34/距离38)
          1.0                           2.476
          2.7                           1.338
          8.1                           0.313
          15.0                          0.130
表1:用于设计第一传输线电容器实施例的示范性数值
当设计诸如第一示范性实施例30的传输线电容器实施例时,应当注意到高度和间距是这种器件的尤其重要的设计方面。因此,考虑到下列事实也是很重要的,即各个电容器32的高度34不仅包括电介质材料的厚度,也包括电容器内的各个有源导电金属板的厚度。上文中曾提到电容器32的特征可以在于平行连接在一起的多个有源金属板,以产生各个多层电容器。这由图2B中位于传输线电容器30中的电容元件32的示范性实施例的透视图表示。多层电容器32优选形成为具有被电介质材料层52隔开的多个有源电极层50。在图2B为了示范仅图示出三个介电层52。应当理解到,根据本主题的传输线电容器实施例可能设置更多的层。
为了进行示范性的计算,假定电容器32之间的间距38约为300μm,各个有源层50通过构建厚度54约为2.0μm(约0.079mil)的导电金属层而形成。上文中确定了:对于介电常数为8.1的器件,需要0.313的间距与高度的比值。因此,当电容器32之间的间距38定为300μm(11.81mil)时,电容器高度优选为(0.313)*(300μm)=93.96μm(3.699mil)。因此,为了获得93.96μm的电容器高度,当各个有源层50的厚度54为2.0μm时,并且假定各个电介质层的厚度56约为6.0μm,则组合层(一个有源层50和一个电介质层52)的数量(N)由下式确定:
N = ceil ( ( 9.396 · 10 - 5 ) - ( 2 · 10 - 6 ) ( 6 · 10 - 6 ) + ( 2 · 10 - 6 ) ) = ceil ( 11.49 ) = 12
ceil(x)函数确定了x的下一个最高整数。
每个电容器32提供给定的电容功能(例如,100pF)也可能是所需的。为了确定每个电容器32的容值,必须设定每个电容器的宽度36。当示范性的间距38是300μm,边缘距离40和41均是大约125μm,以及总器件距离48是大约1.25mm时,每个电容器32的宽度36被确定约为1/2[(距离48)-(距离40)-(距离41)-(距离38)]≈350μm≈13.78mil。
当宽度距离36一定时,电容器32的容值可以确定为长度距离58(图1B中的距离22)的函数,由下式给出:
给定示范性的长度距离58约为2.0mm,示范性的宽度距离约为350μm,12个示范性层,每一电介质层52的厚度56约为6.0μm,则得到的容值约为100.4pF。注意到该容值(C)取决于电容器32的长度和宽度,在图3B中图示了所述长度和宽度的可能组合的其它例子以及因该组合而得到的容值。在图3B中画出了三条曲线,每条曲线表示在不同宽度(W)36的情况下容值与长度间的关系。
介绍上面的各种计算方法是为了设计出能够符合任意数量的期望标准的传输线电容器。与所述示范性计算相一致,列出图2A的整个器件实施例30的一些示范性尺寸可能进一步具有实用性。传输线电容器30由介电常数为8.1的材料构成并且工作在特性阻抗约为100Ω下。假定引用与上述例子相同的参考数字,下面的表2列举出一些示范性尺寸:实施例30的宽度48和长度58,以及得到的每个电容器32的容值。
距离48(mil)           距离58(mil)          容值(pF)
    50                   60                  100
    60                   60                  100
    80                   40                  100
    50                   100                 125
    50                   120                 150
    60                   80                  136
    60                   100                 170
    60                   120                 204
    80                   80                  207
    80                   100                 260
    80                   120                 312
表2:在给定设计标准下(包括Z0=100Ω)的示范性尺寸和容值
当形成根据本主题的传输线电容器时,使用低K电介质材料并不总是优选的。于是,介绍一第二示范性实施例,可以更好地利用具有较高介电常数的材料。图4A提供了根据本公开技术的第二示范性传输线电容器实施例60的侧视图。所述第二实施例60包括两个平行电容器62,它们以类似于第一示范性实施例30的电容器32的方式形成。在该些电容器62中和在周围的电介质部分64中所用的电介质材料可以对应于材料的任意数量,包括NPO(COG)、较低K的X7R(例如具有大约2000的介电常数(K)的材料)、较高K的X7R(例如具有大约3000的介电常数(K)的材料)、Z5U和/或Y5V。如同本领域内的普通技术人员所公知的,应当注意到X7R是较高K材料,对于X7R而言,2000的介电常数是较低的,而对于这种示范性材料而盐,3000的介电常数是较高的。提供它们仅仅作为本文中介绍的任意示范性实施例所用电介质材料的例子,应当理解到,本发明的传输线电容器也可以采用其它的电介质材料同时仍然处于本技术的精神和范围内。事实上,尽管介绍的本技术方案中采用了具有较高和/或较低K的电介质材料,应当理解到,具有任意特定介电常数的材料可以适用于公开技术的选择实施例。
通过将两个电容器62之间的、具有高度68和宽度70的一部分切除,在传输线电容器60内形成一沟槽(channel)66。每个电容器62具有各自的示范性高度72和宽度74。整个传输线电容器可以表示为具有高度76和宽度78。电容器62定位在传输线电容器内,具有顶部边缘距离80和底部边缘距离82。也可以在传输线电容器60内设置侧边缘84,并且电容器62之间的总间距定义为距离86。
对于诸如图4A的实施例60的传输线电容器结构,传输通路间材料的介电常数(εr)将是电容器体所用材料64的介电常数(εr1)与存在于沟槽66中的材料的介电常数(εr2)的组合。对于所述第二示范性实施例60,沟槽66可以用空气简单填充,空气具有大约为1.0的介电常数。为了下面的示范性计算,假定沟槽高度68大于距离80和距离72的组合值。于是两个平行电容器62之间的等效介电常数(εr)可以确定为沟槽宽度70的函数,由下式给出:
Figure A20031012234900161
为了进行示范性地计算,假定εr1=100.0和εr2=1.0。如果需要εr=10的值,于是可以用等式(3)计算出距离70应当为0.273mm。类似地,如果需要εr=20的值,于是可以用等式(3)计算出距离70应当为0.242mm。图4B提供了对于图4A的实施例60,假定εr1=100.0和εr2=1.0时,等效介电常数(εr)与切口宽度之间的关系曲线图。
上文中关于第二传输线电容器实施例60作出的示范性数学分析仅仅作为如何形成传输线电容器实施例的一个例子,在该电容器实施例中形成有根据本技术的沟槽部分。从示范性数据应当注意到,沟槽区域需要被非常精确地切割,以确保电容器62之间的给定等效介电常数(εr)。因此,用介电常数略高于空气的另一种电介质材料填充沟槽区66可能是优选的。只要距离70接近距离68,用除了空气之外的另一种电介质材料填充沟槽区66可能是尤其优选的。这将有助于确保不会暴露出确保电容器62内的有源电极层。
现在参考图5A,第三示范性传输线电容器实施例90提供了在宽度为94的独石结构中的两个平行电容器92。每个电容器92的优选特征在于高度96和宽度97。在各个电容器92的实质部分的周围提供具有介电常数(εr1)的电介质材料98。电容器92可以分离地形成,或者可以形成为单个电容器,其中一沟槽切穿所述单个电容器的大致中间部分。沟槽定义为具有宽度102,它可以用具有介电常数(εr2)的钝化材料100填充。图5A的实施例90(或其它实施例)可能采用的材料的例子是用于电介质98的NPO(COG)材料和用于电介质100的玻璃或环氧材料。电容器92还可以以下列方式定位在传输线电容器90内,使得侧边缘设置有各距离104。
为了进行示范性计算,假定电容器92之间的间距102约为300μm以及各电容器92形成有多个有源层(如图2B中所示)。电容器92中的每个有源层可以通过构建厚度约为2.0μm(约0.079mil)的导电金属层而形成,和将边缘距离104设置为大约125μm(4.921mil)。给定间隔距离102和边缘距离104,并且假定总器件宽度94是1.25mm,每个电容器92的宽度97被确定为大约350μm(2.808mil)。
对于图5A的实施例90,给定宽度和间距尺寸以及材料100的介电常数(εr2),并且假定在电容器92之间需要的特性阻抗Z0约为100Ω,可以通过等式(1)提供的公式来计算出满足等式的高度值96。
为了得到给定的电容器高度96,当每一有源层的厚度约为2.0μm时,假定每一电介质层的厚度约为6.0μm,获得高度96所需的组合层(一个有源层和一个电介质层)的数量(N)由下式确定:
Figure A20031012234900171
为了确定每个电容器92的容值,需要知道每个电容器的尺寸。每个电容器92的容值可以作为该尺寸的函数由下式确定:
Figure A20031012234900172
长度和宽度的可能组合和由它们得到的容值的例子图示在图5B中。在图5B中画出了三条曲线,每条曲线表示在不同的宽度条件下容值与长度的关系。
本主题的第四示范性实施例106是图6A和6B中所示的传输线电容器。该传输线电容器106可以包括用第一电介质材料形成的至少两个电容部分108,在两个电容部分108之间具有用第二电介质材料形成的分隔部分110。
更加具体地参考图6B,该图是沿图6A的A-A线切开并且旋转大约90度后的电容器106的剖面图。该剖面图有助于理解如何利用冲压类型技术(punch press type technology)形成电容器106。一旦利用传输线理论和公式确定了传输线电容器106的尺寸(这里公开的方案),可以构造出图6A和6B所示的器件。实施例106可以利用薄膜技术形成,例如高压层压(highpressure lamination press)(也称为冲压(punch press))。
将有源导电电极层114选择性地交替插入到第一电介质材料112的层中。交替的有源层114和电介质材料112生成第一电容部分108。接着中断电介质材料112的层的设置,以设置第二电介质材料110的层。电介质材料110可能具有低于电介质材料112的介电常数。在设置足够数量的电介质材料110以得到传输线电容器106的设定容值和阻抗性能后,通过设置被交替插入有另外的有源层114的第一电介质材料112的层,形成第二电容器部分108。为了制造出对称的器件,在相关的尺寸和整体性能特征方面,第一和第二电容器部分可以是大致等价的结构。
上文中讨论的第四示范性实施例106的多层中的每一层可以被冲入阴模中并在高压下层压。接着器件106可以从阴模中推出并进行烧结。于是端子116可以顺着烧结的元件设置,以提供与各个电容器部分108的电气连接。该端子116构造在相对的方向上,而不是其它传统的多层电容器端子。应当理解到,在形成本主题的传输线电容器的第四示范性实施例106中采用的冲压技术方案也可以应用到本公开技术的其它实施例。而且,文中介绍的其它传输线电容器实施例的方案也可以应用到参考图6A和6B讨论的实施例。
尽管已经参考具体实施例详细描述了本主题,本领域内的技术人员可以理解,在理解前述内容的基础上,在应用本技术时可以很容易地对所述实施例进行更改、变化和等价替换。因此,本公开的范围被示范而不是被限制,并且本领域内的普通技术人员很容易明白,本公开不排除包含这些更改、变化和/或添加。

Claims (32)

1.一种独石型传输线电容器,包括:
由第一电介质材料组成的体;
设置在所述体内的至少两个多层电容器,每一个多层电容器的特征在于各自的电容器高度;
其中所述至少两个多层电容器大致相互平行地定位,从而提供在所述至少两个多层电容器之间的大致恒定间隔距离;
其中所述至少两个多层电容器的每一个由交替插入在多个绝缘基板间的多个电极构成;
其中所述绝缘基板由第二电介质材料组成;
其中所述至少两个多层电容器的每一个还包括分别连接到选择的所述多个电极上的第一和第二端子,从而经由每一各自多层电容器提供电容器-信号-通路;以及
其中选择每一所述电容器高度、所述间隔距离和所述第一电介质材料,以产生针对该独石型传输线电容器的预定电容器-信号-通路对电容器-信号-通路阻抗(capacitor-signal-path to capacitor-signal-path impedance)。
2.如权利要求1所述的独石型传输线电容器,其中所述电容器-信号-通路对电容器-信号-通路阻抗基本上等于在所述传输线电容器外部的、并且分别连接到所述至少两个多层电容器的所述第一端子的两个信号通路之间的线对线阻抗(line-to-line impedance)。
3.如权利要求1所述的独石型传输线电容器,其中所述电容器-信号-通路对电容器-信号-通路阻抗是大约100欧姆。
4.如权利要求1所述的独石型传输线电容器,其中所述至少两个多层电容器具有大致相等的高度、大致相等的长度和大致相等的宽度。
5.如权利要求1所述的独石型传输线电容器,其中至少一个电容器归属于由(1)多层电容器的长度、(2)多层电容器的高度、(3)多层电容器的宽度、(4)包括所述多个电极的电极的数量和(5)所述第二电介质材料的类型构成的属性组,选择所述属性,以得到所述相邻多层电容器的每一个的预定电容值,同时基本保持所述预定的电容器-信号-通路对电容器-信号-通路阻抗。
6.如权利要求1所述的独石型传输线电容器,其中选择的所述第一和第二电介质材料包括从由NPO(COG)、低K的X7R、高K的X7R、Z5U和Y5V构成的组中选取的材料。
7.如权利要求1所述的独石型传输线电容器,其中所述第一电介质材料具有大于大约50的介电常数。
8.如权利要求1所述的独石型传输线电容器,其中所述第一电介质材料包括高K电介质材料和所述第二电介质材料包括低K电介质材料。
9.如权利要求1所述的独石型传输线电容器,其中所述第一电介质材料和所述第二电介质材料包括低K电介质材料。
10.如权利要求1所述的独石型传输线电容器,其中所述第二电介质材料具有小于大约20的介电常数。
11.如权利要求1所述的独石型传输线电容器,其中所述第二电介质材料是共烧陶瓷材料。
12.如权利要求1所述的独石型传输线电容器,其中所述第一电介质材料和所述第二电介质材料由相同的材料组成。
13.一种独石型传输线电容器,包括:
由第一电介质材料组成的体;
设置在所述体内的至少两个多层电容器,每一个所述多层电容器的特征在于多层电容器高度;
其中所述至少两个多层电容器大致相互平行地定位,从而提供在所述至少两个多层电容器之间的大致恒定间隔距离;
其中所述至少两个多层电容器的每一个由交替插入在多个绝缘基板间的多个电极组成;
其中所述体包括形成于所述间隔距离内的沟槽,所述沟槽的特征在于沟槽宽度和填充有第二电介质材料;
其中所述至少两个多层电容器的每一个还包括分别连接到选择的所述多个电极上的第一和第二端子,从而经由每一各自的多层电容器提供电容器-信号-通路;以及
其中选择所述被选多层电容器的高度、所述沟槽宽度、所述第一电介质材料和所述第二电介质材料,以产生用于所述独石型传输线电容器的预定电容器-信号-通路对电容器-信号-通路阻抗。
14.如权利要求13所述的独石型传输线电容器,其中所述电容器-信号-通路对电容器-信号-通路阻抗基本上等于与所述至少两个多层电容器的各端子相连接的两条外部传输线的线对线阻抗。
15.如权利要求13所述的独石型传输线电容器,其中所述第二电介质材料是空气。
16.如权利要求13所述的独石型传输线电容器,其中所述沟槽宽度大致等于所述间隔距离的宽度。
17.如权利要求13所述的独石型传输线电容器,其中所述第一电介质材料具有大于大约50的介电常数。
18.如权利要求13所述的独石型传输线电容器,其中所述第二电介质材料是玻璃材料和环氧树脂材料中的一种。
19.如权利要求13所述的独石型传输线电容器,其中所述多个绝缘基板由第三电介质材料组成。
20.如权利要求19所述的独石型传输线电容器,其中所述至少两个多层电容器具有大致相等的高度、大致相等的长度和大致相等的宽度。
21.如权利要求20所述的独石型传输线电容器,其中至少一个电容器归属于由(1)所述高度、(2)所述长度、(3)所述宽度、(4)所述多个电极的数量和(5)所述第三电介质材料的类型构成的属性组,选择所述属性以得到所述多层电容器的每一个的预定电容值,同时保持所述电容器-信号-通路对电容器-信号-通路阻抗。
22.如权利要求19所述的独石型传输线电容器,其中选择的所述第一电介质材料和第三电介质材料包括从由NPO(COG)、低K的X7R、高K的X7R、Z5U和Y5V构成的组中选取的材料。
23.如权利要求19所述的独石型传输线电容器,其中所述第二电介质材料具有小于大约20的介电常数。
24.一种独石型传输线电容器,包括:
至少两个邻近的多层电容器,其中每个多层电容器设置在体内,每一个所述体由第一电介质材料组成,其中每一个所述体通过由第二电介质材料组成的间隔层与邻近的体分隔开;
其中所述多层电容器的每一个由交替插入在多个绝缘基板间的多个电极组成;
其中所述多层电容器的每一个还包括分别连接到选择的所述多个电极上的第一和第二端子,从而经由每一各自的多层电容器提供一电容器-信号-通路;
其中所述间隔层的宽度大致等于与所述相邻多层电容器的各自所述第一端子连接的两条外部信号通路之间的距离;以及
其中选择被选多层电容器的高度、所述第一电介质材料的类型和所述第二电介质材料的类型,以产生针对所述相邻多层电容器的预定电容器-信号-通路对电容器-信号-通路阻抗。
25.如权利要求24所述的独石型传输线电容器,其中所述电容器-信号-通路对电容器-信号-通路阻抗大致等于针对所述外部信号通路的线对线阻抗。
26.如权利要求24所述的独石型传输线电容器,其中所述电容器-信号-通路对电容器-信号-通路阻抗大约是100欧姆。
27.如权利要求24所述的独石型传输线电容器,其中所述第一电介质材料包括高K电介质材料和所述第二电介质材料包括低K电介质材料。
28.如权利要求24所述的独石型传输线电容器,其中所述第二电介质材料具有从大约5.0至大约10.0范围内的介电常数。
29.如权利要求24所述的独石型传输线电容器,其中所述第二电介质材料是共烧陶瓷材料。
30.如权利要求24所述的独石型传输线电容器,其中所述多个绝缘基板由第三电介质材料组成。
31.如权利要求30所述的独石型传输线电容器,其中被选的所述第一电介质材料、所述第二电介质材料和所述第三电介质材料包括从由NPO(COG)、低K的X7R、高K的X7R、Z5U和Y5V构成的组中选取的材料。
32.如权利要求24所述的独石型传输线电容器,其中所述第一电介质材料具有不低于大约50的介电常数,和其中所述第二电介质材料具有低于大约20的介电常数。
CNA2003101223494A 2002-12-19 2003-12-19 传输线电容器 Pending CN1519869A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US43493002P 2002-12-19 2002-12-19
US60/434,930 2002-12-19
US10/733,848 US6898070B2 (en) 2002-12-19 2003-12-11 Transmission line capacitor
US10/733,848 2003-12-11

Publications (1)

Publication Number Publication Date
CN1519869A true CN1519869A (zh) 2004-08-11

Family

ID=32717789

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101223494A Pending CN1519869A (zh) 2002-12-19 2003-12-19 传输线电容器

Country Status (3)

Country Link
US (1) US6898070B2 (zh)
JP (1) JP2004200698A (zh)
CN (1) CN1519869A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102933022A (zh) * 2011-08-11 2013-02-13 鸿富锦精密工业(深圳)有限公司 具有高速差分信号布线结构的印刷电路板
CN106067378A (zh) * 2015-04-20 2016-11-02 阿维科斯公司 引线键合传输线rc电路
CN110800076A (zh) * 2017-06-29 2020-02-14 阿维科斯公司 表面安装的多层耦合电容器和包含该电容器的电路板
CN115151988A (zh) * 2020-01-09 2022-10-04 株式会社村田制作所 具有配备有由基部支承的电容器的差分传输线的电子装置及相应的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US7926728B2 (en) * 2007-10-31 2011-04-19 Infineon Technologies Ag Integrated circuit device including a contactless integrated circuit inlay
US7709876B2 (en) * 2008-02-11 2010-05-04 International Business Machines Corporation Gap capacitors for monitoring stress in solder balls in flip chip technology
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
CN102065631B (zh) * 2009-11-13 2014-06-25 鸿富锦精密工业(深圳)有限公司 具有高速差分信号布线结构的印刷电路板
TW201204197A (en) * 2010-07-01 2012-01-16 Hon Hai Prec Ind Co Ltd Printed circuit board
CN102316672A (zh) * 2010-07-05 2012-01-11 鸿富锦精密工业(深圳)有限公司 印刷电路板
TWI479956B (zh) * 2010-12-09 2015-04-01 Hon Hai Prec Ind Co Ltd 具有高速差分訊號佈線結構的印刷電路板
JP2015019045A (ja) * 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. アレイ型積層セラミック電子部品及びその実装基板
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
US9866193B2 (en) 2015-04-20 2018-01-09 Avx Corporation Parallel RC circuit equalizers
US9992860B2 (en) * 2016-04-26 2018-06-05 Hewlett Packard Enterprise Development Lp Printed circuit board capacitor structures
US11636978B2 (en) 2017-05-15 2023-04-25 KYOCERA AVX Components Corporation Multilayer capacitor and circuit board containing the same
WO2019027949A1 (en) 2017-08-02 2019-02-07 Avx Corporation TRANSMISSION LINE POLARIZATION RESISTANCE
CN111106418B (zh) * 2018-10-29 2022-10-14 康普技术有限责任公司 低频及直流信号隔离装置以及天线
US11373809B2 (en) 2019-02-13 2022-06-28 KYOCERA AVX Components Corporation Multilayer ceramic capacitor including conductive vias

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US620850A (en) * 1899-03-07 Island
US630026A (en) * 1898-03-21 1899-08-01 Allen I Blanchard Ticket holder and cutter.
US627537A (en) * 1899-02-27 1899-06-27 Stephen Shanahan Pipe-clamp.
US3210607A (en) * 1961-09-07 1965-10-05 Texas Instruments Inc Ferroelectric capacitor apparatus
US3699620A (en) * 1968-05-16 1972-10-24 Corning Glass Works Method for obtaining the dielectric constant of frit capacitors
US3883784A (en) * 1972-02-15 1975-05-13 Robert L Peck Electrical device with high dielectric constant
US4464701A (en) * 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
JPH0632387B2 (ja) 1988-01-26 1994-04-27 松下電工株式会社 多層板
US4853827A (en) * 1988-08-01 1989-08-01 Rogers Corporation High dielectric multilayer capacitor
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JP3320134B2 (ja) 1993-04-06 2002-09-03 三菱電機株式会社 高誘電率キャパシタおよびその製法
JPH07245240A (ja) * 1994-03-04 1995-09-19 Murata Mfg Co Ltd 電子部品
EP0739030A3 (en) * 1995-04-19 1998-07-08 Nec Corporation Highly-integrated thin film capacitor with high dielectric constant layer
US6023408A (en) 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
WO1997044797A1 (de) * 1996-05-21 1997-11-27 Siemens Aktiengesellschaft Dünnfilm mehrschichtkondensator
US5779379A (en) * 1997-03-28 1998-07-14 Interbold Receipt form handling system for automated banking machine
JPH10248265A (ja) * 1997-03-06 1998-09-14 I Hitsutsu Kenkyusho:Kk 力率改善回路
US6094112A (en) * 1997-10-15 2000-07-25 Avx Corporation Surface mount filter device
US6063713A (en) * 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6194667B1 (en) * 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
US6094335A (en) * 1998-10-09 2000-07-25 Advanced Micro Devices, Inc. Vertical parallel plate capacitor
US6300267B1 (en) 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
JP2000323908A (ja) * 1999-05-07 2000-11-24 Murata Mfg Co Ltd 積層型lcフィルタ
JP3444230B2 (ja) * 1999-05-07 2003-09-08 株式会社村田製作所 積層型lcフィルタ
US6208501B1 (en) 1999-06-14 2001-03-27 Dielectric Laboratories, Inc. Standing axial-leaded surface mount capacitor
JP2001085965A (ja) * 1999-09-10 2001-03-30 Murata Mfg Co Ltd 積層型lc共振器および積層型lcフィルタ
US6804127B2 (en) * 2002-11-19 2004-10-12 Wilcon Inc. Reduced capacitance AC/DC/AC power converter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102933022A (zh) * 2011-08-11 2013-02-13 鸿富锦精密工业(深圳)有限公司 具有高速差分信号布线结构的印刷电路板
CN102933022B (zh) * 2011-08-11 2017-04-05 诚亿电子(嘉兴)有限公司 具有高速差分信号布线结构的印刷电路板
CN106067378A (zh) * 2015-04-20 2016-11-02 阿维科斯公司 引线键合传输线rc电路
CN106067378B (zh) * 2015-04-20 2020-06-23 阿维科斯公司 引线键合传输线rc电路
CN110800076A (zh) * 2017-06-29 2020-02-14 阿维科斯公司 表面安装的多层耦合电容器和包含该电容器的电路板
CN115151988A (zh) * 2020-01-09 2022-10-04 株式会社村田制作所 具有配备有由基部支承的电容器的差分传输线的电子装置及相应的制造方法

Also Published As

Publication number Publication date
JP2004200698A (ja) 2004-07-15
US20040136141A1 (en) 2004-07-15
US6898070B2 (en) 2005-05-24

Similar Documents

Publication Publication Date Title
CN1519869A (zh) 传输线电容器
CN100345466C (zh) 元件内置型多层基板
US8179210B2 (en) Electrical multilayer component with shielding and resistance structures
CN101211693B (zh) 电容器和嵌入该电容器的多层板
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20080092891A (ko) 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지
CN1531841A (zh) 高频印刷线路板通孔(via)
KR101922864B1 (ko) 적층 세라믹 전자 부품 및 이의 제조방법
US20110141652A1 (en) Multilayer ceramic capacitor
CN1794389A (zh) 多层片式电容器及嵌有多层片式电容器的印刷电路板
CN1779966A (zh) 半导体器件
CN1858995A (zh) 叠层型滤波器
CN100580829C (zh) 电容器及其制造方法
CN101038817A (zh) 叠层陶瓷电容器
CN1866507A (zh) 多层互补式导线结构及其制造方法
US20080165469A1 (en) Multilayer chip capacitor
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN101044801A (zh) 具有降低的电容耦合的电路板组件
JP2006245367A (ja) バリスタおよびその製造方法
AU2012201295B2 (en) Multi plate board embedded capacitor and methods for fabricating the same
CN1741709A (zh) 电路板及电路板制造方法
JP2008109020A (ja) 多連チップ部品および多連チップ実装基板
US9036330B2 (en) Multilayer chip capacitor and method of fabricating the same
US8154847B2 (en) Capacitor structure
CN105051888A (zh) 绝缘性陶瓷糊料、陶瓷电子器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication