WO1997044797A1 - Dünnfilm mehrschichtkondensator - Google Patents

Dünnfilm mehrschichtkondensator Download PDF

Info

Publication number
WO1997044797A1
WO1997044797A1 PCT/DE1997/000914 DE9700914W WO9744797A1 WO 1997044797 A1 WO1997044797 A1 WO 1997044797A1 DE 9700914 W DE9700914 W DE 9700914W WO 9744797 A1 WO9744797 A1 WO 9744797A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
layers
capacitor
dielectric
Prior art date
Application number
PCT/DE1997/000914
Other languages
English (en)
French (fr)
Inventor
Rainer Bruchhaus
Dana Pitzer
Robert Primig
Wolfram Wersing
Wolfgang HÖNLEIN
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to JP54135397A priority Critical patent/JP3226548B2/ja
Priority to BR9709333A priority patent/BR9709333A/pt
Priority to EP97925839A priority patent/EP0902954A1/de
Priority to UA98116107A priority patent/UA41477C2/uk
Publication of WO1997044797A1 publication Critical patent/WO1997044797A1/de
Priority to US09/197,888 priority patent/US6108191A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques

Definitions

  • Known multilayer capacitors are ceramic components in which electrode layers and thin ceramic layers are alternately arranged one above the other. One ceramic layer each with the two adjacent electrode layers forms an individual capacitor. The individual capacitors are electrically connected in parallel by appropriate contacting of the electrode layers.
  • "wet" processes are used, for example green films being produced with the aid of a slip or a sol-gel process and then printed with electrode material. Stacking such printed green films and sintering together results in compact components obtained, which are provided with electrical connections in a last process step.
  • the number of individual capacitors that is to say the number of layers of the multilayer capacitor, can be increased.
  • Multilayer capacitors with a high capacitance in the range of a few ⁇ F can, however, only be realized in this way with a high manufacturing outlay.
  • electrolytic capacitors can be realized with such high capacities in the range of a few ⁇ F, but often have unsatisfactory electrical properties.
  • electrolytic capacitors can be improved with regard to the frequency response, the switching current behavior (internal resistance), the leakage current and the temperature range in which they can be used.
  • this object is achieved by a multilayer capacitor according to claim 1.
  • Preferred embodiments of the invention and a method for producing the multilayer capacitor can be found in further claims.
  • the multilayer capacitor comprises a multilayer structure arranged on a substrate, in which electrode layers and dielectric layers are alternately arranged one above the other as a thin layer.
  • the electrode layers are alternately connected to a first and a second contact layer, each of which is arranged laterally along the layer structure and approximately vertically to the layer planes.
  • the number n of dielectric layers is chosen to be greater than 1 and less than 100. It is preferably 5 to 20 layers.
  • the ceramic dielectric layers which are applied using conventional thin-film processes, have a maximum layer thickness of approximately 1 ⁇ m. Compared to known wet-ceramic multilayer capacitors, the dielectric layers of which can be reduced to about 5 ⁇ m in the best case, this means at least a reduction in the layer thickness by a factor of 5. However, with known thin-layer processes, thin layers are already used today of up to 0.1 ⁇ m can be reached reliably and reproducibly, the invention reduces the layer thickness by up to Factor of 50 possible.
  • the invention allows the specific capacitance to be increased by up to a factor of 2500 compared to the best known multilayer capacitors.
  • the invention therefore saves material compared to known ceramic multilayer capacitors and, compared to all other known capacitors, achieves a considerably flatter design and a significantly smaller space requirement with at least constant capacitance.
  • the electrode layers are alternately formed from two different electrode materials, which also have a different oxidation potential.
  • This structure is particularly favorable for the production method of the multilayer capacitor, which is also according to the invention, since it avoids complex photolithographic steps for structuring or contacting the electrode layers with the first and second contact layers.
  • the dielectric layers of the multilayer capacitor are formed from at least two different dielectric materials.
  • the temperature behavior or the temperature characteristic of the electrical values of the multilayer capacitor the so-called temperature response of the capacitor, can be set. Since the temperature behavior, in addition to the absolute level of the capacitor capacitance, is of great importance for the usability of the multilayer capacitor as a component in electrical and electronic circuits, the invention opens up a wide field of application for multilayer capacitors according to the invention dielectric layers to produce a material that would result in poor temperature characteristics in a single-layer capacitor.
  • the only decisive factor is the temperature characteristic of the entire multilayer capacitor, which is obtained as a mean value in the parallel connection of single-layer capacitors in the layer structure according to the invention.
  • a suitable combination can be used to put together a temperature behavior with minimal changes in the electrical values in the multilayer capacitor from individual dielectric layers which have a large change in their electrical values in a given temperature range.
  • the dielectric layers are paraelectric layers, that is to say they include ferroelectric materials.
  • the particularly unfavorable temperature behavior of individual ferroelectric or para-electric layers in 1-layer capacitors is particularly advantageously compensated for in the multilayer capacitor according to the invention as just described.
  • Ferroelectric layers show a transition from ferroelectric to paraelectric behavior at the Curie temperature. In a capacitor, this causes an extreme change in the electrical properties at the Curie temperature.
  • a suitable layer structure therefore has a plurality of ferroelectric materials whose Curie temperatures are evenly distributed over the desired temperature range desired for an application.
  • the thin-film processes with which the ferroelectric or dielectric layers of the multilayer capacitor are produced allow a simple variation of the composition in the components which are decisive for the properties.
  • the composition of the growing dielectric can be changed by exchanging the targets, by covering target surfaces or more elegantly by changing the power on the targets. see or ferroelectric layers can be varied from layer to layer in a simple manner.
  • suitable dielectric layers are all dielectric materials which can be produced using thin-film processes and whose dielectric properties result in the desired overall properties on the basis of known laws and dependencies in the multilayer capacitor.
  • the dielectric strength at the given layer thickness compared to a desired threshold voltage is of particular importance.
  • Corresponding materials are already used in conventional ceramic multilayer capacitors.
  • Capacitor would be unsuitable per se, but could serve to round off its properties in the multilayer capacitor according to the invention.
  • the electrode layers comprise electrode materials which survive the relatively high process temperatures up to approximately 600 ° C without damage. Suitable materials are, for example, platinum, iridium, ruthenium, RuO 2, SrRuC> 3 or (LaSr) CoC> 3.
  • the electrode layers are also produced using thin-film processes such as CVD or sputtering. Electron beam evaporation is also suitable. Pairs with different oxidation potentials, such as are required in the manufacturing process according to the invention, can be put together from the specified electrode materials.
  • the electrode materials consisting of ceramic compounds have the advantage that the oxidation potential can be adjusted particularly easily by varying the composition.
  • Figure 1 shows a usable substrate in plan view
  • Figure 2 shows a layer structure in cross section
  • FIGS. 3 to 9 show different process stages in the manufacture of the electrical circuit according to the invention.
  • FIG. 10 shows temperature responses for various ceramic compositions
  • Figure 11 shows the temperature response of a multilayer capacitor according to the invention.
  • General principle for the production of a multilayer capacitor :
  • FIGS 1 and 2 An inexpensive substrate is preferably used, for example Al2O3, silicon or glass. Metallic substrates are also possible.
  • the substrate 1 is coated with a conventional adhesion promoter layer 6, which ensures both a homogeneous growth of the first electrode layer E1 and good adhesion thereof.
  • a known adhesion promoter layer for glass is, for example, titanium oxide TiO 2.
  • the multilayer capacitor is preferably produced on a large-area substrate 1 which, in order to support the subsequent division into the individual capacitors of the desired base area, already has a trench pattern made of grooves or furrows.
  • a pattern of horizontal trenches 2 and vertical trenches 4 is shown by way of example in FIG. 1, which divide the substrate surface into rows 3 and columns 5.
  • Substrates are preferably used
  • Standard formats are used, for example in the 8 '' format, which are well suited for conventional thin-film deposition devices.
  • FIG. 2 already shows the complete layer structure using a schematic cross section (see line F2 in FIG. 1) through the substrate 1 parallel to the horizontal trenches 2.
  • a layer structure is shown with a first electrode layer E1 made of an electrode material with a first oxidation potential.
  • This first electrode layer E1 is preferably formed from such an electrode material which exhibits good adhesion to the substrate 1 or to the adhesion promoter layer 6 and can also be deposited homogeneously and with as flat and smooth a surface as possible.
  • a well-suited material for the first electrode layer E1 is, for example, platinum.
  • a first dielectric layer D1 was deposited thereover, for example likewise using a thin-film method.
  • the second electrode layer E'2 made of a second electrode material which has a second oxidation potential which is lower than the oxidation potential of the first electrode layer E1.
  • Well-suited combinations with the first Pt electrode E1 form, for example, IR or (LaSr) C0O3.
  • ⁇ S more layers followed by a second dielectric layer D2, which consists of the same material as the first dielectric layer Dl or under ⁇ thereof is different.
  • a third electrode layer E3 is produced, which again consists of the first electrode material with the first oxidation potential.
  • dielectric layers D and electrode layers E and E ' are arranged one above the other in a correspondingly alternating sequence.
  • the upper limit for the number n of the dielectric layers is, on the one hand, the possibly decreasing homogeneity and, on the other hand, the increased process outlay, which is not least reflected in the costs.
  • the final layer on the layer structure is a protective layer 7, which in the exemplary embodiment consists of a dielectric material.
  • the substrates 1 with the layer structure applied over them are divided along the horizontal trenches 2 into capacitor rows 3.
  • Ion beam etching can be used as the removal method to separate the layer structure.
  • the substrate however, can be sawn or broken along the vertical trenches 4.
  • FIG. 3 shows a further schematic cross section through the layer structure.
  • the surface facing upwards in the figure represents a side surface of the layer structure from FIG. 2.
  • FIG. 4a shows the layer structure after the etching step, in which a depression 8 is formed in the side surface by removing part of the electrode E'2.
  • the side surface can be treated in an electrolyte containing additional metal ions (e.g. electrode material with a higher oxidation potential).
  • additional metal ions e.g. electrode material with a higher oxidation potential.
  • the electrode material with the lower oxidation potential goes into solution, while a metal deposition 9 takes place over the electrode material with the higher oxidation potential.
  • Figure 4b shows the arrangement after this step.
  • the depression 8 is filled with insulation material in order to isolate the etched-on electrode layers E'2 from the subsequent electrical contact.
  • an insulation layer is preferably applied to the entire surface of the side surface
  • Figures 5a and 5b show the arrangement after this step.
  • the electrode layers E1 and E3 with the higher oxidation potential are exposed.
  • the electrode layer E'2 with the lower oxidation potential is now in the recess 8 with a strip
  • a first contact layer 12 is now applied to the surface.
  • This can comprise an adhesion promoter layer consisting of chromium and / or nickel, a sputtered diffuser barrier layer made of platinum and also such further electrode layers (for example made of gold) which enable connection by soldering.
  • a part of the electrode material is detached from the electrode layers E1 and E3 on the side surface opposite the contact layer 12. This is done in a simple manner by anodically supported electrochemical etching, in which the contact layer 12 is connected to the anode in an electrolytic etching bath.
  • Figure 8 shows the arrangement after the electrolytic etching.
  • these depressions 13 are now also filled with insulation material 14, the surface of the electrode layer E'2 is exposed by chemical mechanical polishing and electrically connected to a second contact layer 15 deposited thereover.
  • the method steps described with reference to FIGS. 3 to 9 can advantageously be carried out simultaneously for several capacitor rows 3.
  • several rows of capacitors are preferably stacked on top of one another in such a way that all side surfaces of the rows of capacitors form a common surface.
  • the capacitor rows 3 are divided by dividing them along the trenches 4 into the individual multilayer capacitors with the desired base area.
  • the composition that is to say by varying the parameters u or x, several different dielectric layers D1 to Dn are realized in the layer structure.
  • FIG. 10 uses the BST system (Ba ⁇ _ u Sr u ) Ti ⁇ 3 to show how the temperature response of the value ⁇ r can be changed by varying the parameter u over a temperature range of over 160 ° C. Representative are seven measurement curves for different parameters u, the maxima of which are evenly distributed over the temperature range shown from - 50 to + 110 ° C. The figure is only intended to show an example that a uniform distribution of the maxima is possible.
  • Suitable compositions for the desired standard X7R can also be achieved with BST compositions with a different barium / strontium ratio or other material systems.
  • BST compositions with a different barium / strontium ratio or other material systems For fine tuning, it is also possible to use different compositions or material systems in the multilayer capacitor, although several layers can also have the same composition.
  • the critical temperature range of an individual dielectric layer D is the range in which the greatest relative changes in properties occur. In the case of ferroelectric layers, this critical range is a sharply defined temperature range around the Curie Temperature, in contrast, a relatively broad range around the point of the ferroelectric phase transition in the case of relaxor systems.
  • the temperature behavior of the complete multilayer capacitor results to a certain extent as an average or by superimposing the corresponding temperature profiles of the individual dielectric layers and can thus be adjusted to the desired specifications for X7R.
  • FIG. 11 shows the temperature response of a multilayer capacitor according to the invention, which fulfills the X7R standard.
  • the measurement curve for the temperature response still has the maxima which correspond to the maxima of the measurement curves for the individual layers, only a slight deviation from the mean is observed overall, as is required by the standard.
  • the relative capacitance changes ⁇ C / C of the multilayer capacitor may reach values of ⁇ 15 percent between -55 ° and + 125 ° C.
  • a multilayer capacitor with the temperature response Y5V can be produced in a simple manner from relaxer materials, it being possible for all the dielectric layers D to consist of the same relaxer material. It can do that in the previous
  • the dielectric layers D can also be produced from different relaxation materials, in order to replace a Y5V characteristic of the above-mentioned system PMN-PT with a Z5V
  • ⁇ C / C of the multilayer capacitor may not exceed +22% / - 82% for Y5V in the interval from - 30 ° to + 85 ° C, and for Z5V in the interval of + 10 ° to 85 ° C + 22% / -56%.
  • the temperature response COG can be realized according to the invention with a multilayer capacitor, the layer structure of which essentially comprises dielectric layers D with low permittivity ⁇ r .
  • these are non-ferroelectric materials.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Es wird ein Mehrschichtkondensator in Dünnschichtbauweise mit erhöhter Kapazität und/oder verringertem Platzbedarf vorgeschlagen, dessen dielektrische Schichten alternierend zwischen Elektrodenschichten auf einem Substrat angeordnet sind. Durch ebenfalls alternierende Kontaktierung der Elektrodenschicht wird eine Parallelverschaltung der einzelnen Kondensatorschichten erzielt. Auf diese Weise addieren sich die Einzelkapazitäten, während das Temperaturverhalten durch geeignete Auswahl oder Kombination auch unterschiedlicher dielektrischer Schichten optimiert werden kann.

Description

Beschreibung
DÜNNFILM MEHRSCHICHTKONDENSATOR
Bekannte Mehrschichtkondensatoren sind keramische Bauelemen¬ te, bei denen abwechselnd Elektrodenschichten und dünne kera¬ mische Schichten übereinander angeordnet sind. Je eine kera¬ mische Schicht mit den beiden benachbarten Elektrodenschich- ten bildet dabei einen Einzelkondensator. Die einzelnen Kon¬ densatoren sind durch entsprechende Kontaktierung der Elek¬ trodenschichten elektrisch parallel geschaltet. Zur Herstel¬ lung solcher keramischer Mehrschichtkondensatoren werden „nasse" Verfahren verwendet, wobei zum Beispiel Grünfolien mit Hilfe eines Schlickers oder eines Sol-Gel-Verfahrens her¬ gestellt und dann mit Elektrodenmaterial bedruckt werden. Durch Übereinanderstapeln solcher bedruckter Grünfolien und gemeinsames Sintern werden kompakte Bauelemente erhalten, die in einem letzten Verfahrensschritt noch mit elektrischen An- Schlüssen versehen werden.
Zur Steigerung der Kapazität solcher keramischer Vielschicht- kondensatoren kann die Anzahl der Einzelkondensatoren, also die Anzahl der Schichten des Mehrschichtkondensators erhöht werden. Mehrschichtkondensatoren mit hoher Kapazität im Be¬ reich einiger μF sind auf diese Art und Weise aber nur mit hohem fertigungstechnischem Aufwand zu realisieren.
Herkömmliche und bereits heute verfügbare Elektrolytkondensa- toren lassen sich zwar mit solch hohen Kapazitäten im Bereich einiger μF realisieren, besitzen jedoch oft unbefriedigende elektrische Eigenschaften. Insbesondere sind Elektrolytkon¬ densatoren bezüglich des Frequenzgangs, des Schaltstromver¬ haltens (Innenwiderstand), des Leckstroms und des Temperatur- bereichs, in dem sie einsetzbar sind, verbesserungsfähig.
Desweiteren lassen sich mit Elektrolytkondensatoren keine ex- trem flachen Bauformen, wie sie insbesondere für die SMD- Technik erforderlich sind, realisieren.
Aufgabe der vorliegenden Erfindung ist es daher, Mehrschicht- kondensatoren mit hoher Kapazität anzugeben, die sich in fla¬ cher Bauform realisieren lassen, deren Herstellaufwand gegen¬ über bekannten Mehrschichtkondensatoren reduziert ist und de¬ ren elektrische Eigenschaften gegenüber Elektrolytkondensato¬ ren verbessert sind.
Diese Aufgabe wird erfindungsgemäß durch einen Mehrschicht- kondensator nach Anspruch 1 gelöst. Bevorzugte Ausgestaltun¬ gen der Erfindung sowie ein Verfahren zur Herstellung des Mehrschichtkondensators sind weiteren Ansprüchen zu entneh- men.
Erfindungsgemäß umfaßt der Mehrschichtkondensator einen auf einem Substrat angeordneten Mehrschichtaufbau, in dem alter¬ nierend Elektrodenschichten und dielektrische Schichten je- weils als Dünnschicht übereinander angeordnet sind. Die Elek¬ trodenschichten sind alternierend mit einer ersten und einer zweiten Kontaktschicht verbunden, die jeweils seitlich ent¬ lang des Schichtaufbaus und annähernd vertikal zu den Schich¬ tebenen angeordnet ist. Die Anzahl n der dielektrischen Schichten wird größer als 1 und kleiner als 100 gewählt. Sie liegt vorzugsweise bei 5 bis 20 Schichten.
Die keramischen dielektrischen Schichten, die mit herkömmli¬ chen Dünnschichtverfahren aufgebracht sind, besitzen eine ma- ximale Schichtdicke von ca. 1 μm. Gegenüber bekannten naßke- ramisch hergestellten Vielschichtkondensatoren, deren dielek¬ trische Schichten im besten Fall auf etwa 5 μm Dicke redu¬ ziert werden können, bedeutet dies mindestens eine Schicht¬ dickenverringerung um den Faktor 5. Da mit bekannten Dünn- schichtverfahren aber bereits heute geringe Schichtdicken von bis zu 0,1 μm sicher und reproduzierbar erreichbar sind, wird mit der Erfindung eine Schichtdickenreduzierung um bis zu Faktor 50 möglich. Da andererseits die spezifische Kapazität (= Kapazität/Volumen) umgekehrt proportional zum Quadrat der Dicke der dielektrischen Schichten ist, läßt sich mit der Er¬ findung die spezifische Kapazität gegenüber den besten be- kannten Vielschichtkondensatoren um bis zu Faktor 2500 stei¬ gern. Mit der Erfindung wird daher gegenüber bekannten kera¬ mischen Vielschichtkondensatoren eine Materialersparnis, und gegenüber allen anderen bekannten Kondensatoren eine wesent¬ lich flachere Bauweise und ein wesentlich geringerer Raumbe- darf bei zumindest gleichbleibender Kapazität erzielt.
In einer vorteilhaften Ausgestaltung der Erfindung sind die Elektrodenschichten alternierend aus zwei unterschiedlichen Elektrodenmaterialien ausgebildet, die auch ein unterschied- liches Oxidationspotential besitzen. Dieser Aufbau ist beson¬ ders günstig für das ebenfalls erfindungsgemäße Herstellver¬ fahren des Mehrschichtkondensators, da es aufwendige photoli- thographische Schritte für die Strukturierung bzw. Kontaktie- rung der Elektrodenschichten mit erster und zweiter Kontakt- schicht vermeidet.
In einer weiteren Ausgestaltung der Erfindung sind die die¬ lektrischen Schichten des Mehrschichtkondensators aus zumin¬ dest zwei unterschiedlichen dielektrischen Materialien ausge- bildet. Auf diese Weise ist es möglich, die elektrischen Ei¬ genschaften des Mehrschichtkondensators durch Auswahl mehre¬ rer geeigneter dielektrischer Materialien einem gewünschten Profil exakt anzupassen. So kann insbesondere das Temperatur¬ verhalten bzw. die Temperaturcharakteristik der elektrischen Werte des Mehrschichtkondensators, der sogenannte Temperatur¬ gang des Kondensators, eingestellt werden. Da das Temperatur¬ verhalten neben der absoluten Höhe der Kondensatorkapazität von hoher Bedeutung für die Verwendbarkeit des Mehrschicht- kondensators als Bauelement in elektrischen und elektroni- sehen Schaltungen ist, erschließt die Erfindung ein weites Anwendungsgebiet für erfindungsgemäße Mehrschichtkondensato¬ ren. So ist es möglich, einzelne dielektrische Schichten aus einem Material herzustellen, welches für sich allein eine schlechte Temperaturcharakteristik in einem 1-Schicht- Kondensator ergäbe. Entscheidend ist allein die Tempera¬ turcharakteristik des gesamten Mehrschichtkondensators, die sich bei der erfindungsgemäßen parallelen Verschaltung von Einzelschichtkondensatoren im Schichtaufbau als Mittelwert ergibt. Aus einzelnen dielektrischen Schichten, die in einem gegebenen Temperaturbereich eine große Änderung ihrer elek¬ trischen Werte aufweisen, läßt sich durch geeignete Kombina- tion ein Temperaturverhalten mit minimalen Änderungen der elektrischen Werte im Mehrschichtkondensator zusammenstellen.
Besonders hohe Kapazitäten werden erhalten, wenn die dielek¬ trischen Schichten paraelektrische Schichten sind, also fer- roelektrische Materialien umfassen. Das besonders ungünstige Temperaturverhalten einzelner ferroelektrischer oder parae¬ lektrischer Schichten in 1-Schicht-Kondensatoren wird im er¬ findungsgemäßen Mehrschichtkondensator wie eben beschrieben besonders vorteilhafterweiεe ausgeglichen. Ferroelektrische Schichten zeigen bei der Curie-Temperatur einen Übergang von ferroelektrischem zu paraelektrischem Verhalten. In einem Kondensator bewirkt dies eine extreme Änderung der elektri¬ schen Eigenschaften bei der Curie-Temperatur. Für einen aus ferroelektrischen Schichten aufgebauten erfindungsgemäßen Mehrschichtkondensator weist ein geeigneter Schichtaufbau da¬ her mehrere ferroelektrische Materialien auf, deren Curie- Temperaturen gleichmäßig über den für eine Anwendung ge¬ wünschten gewünschten Temperaturbereich verteilt sind.
Die Dünnschichtverfahren, mit denen die ferroelektrischen bzw. dielektrischen Schichten des Mehrschichtkondensators er¬ zeugt werden, erlauben eine einfache Variation der Zusammen¬ setzung in den Komponenten, die für die Eigenschaften aus¬ schlaggebend sind. Insbesondere durch Multi-Target-Sputtern kann durch Austauschen der Targets, durch Abdecken von Targe¬ toberflächen oder eleganter durch Änderung der Leistung an den Targets die Zusammensetzung der aufwachsenden dielektri- sehen oder ferroelektrischen Schichten von Schicht zu Schicht in einfacher Weise variiert werden.
Als dielektrische Schichten eignen sich prinzipiell alle die- lektrischen Materialien, die mit Dünnschichtverfahren erzeug¬ bar sind und deren dielektrische Eigenschaften aufgrund be¬ kannter Gesetzmäßigkeiten und Abhängigkeiten im Mehrschicht- kondensator die gewünschten Gesamteigenschaften ergeben. Für die Funktionsfähigkeit des Mehrschichtkondensators ist vor allem die Durchschlagsfestigkeit bei der gegebenen Schicht¬ dicke gegenüber einer gewünschten Einsatzspannung von Bedeu¬ tung. Weiterhin muß eine ausreichend homogene Abscheidbarkeit gegeben' sein, um im Schichtaufbau die Homogenität von Schicht zu Schicht zu gewährleisten. Inhomogenitäten könnten zu höhe- ren Leckströmen und damit zur verminderten Brauchbarkeit des Mehrschichtkondensators führen. Entsprechende Materialien finden bereits bei herkömmlichen keramischen Mehrschichtkon¬ densatoren Verwendung. Als Beispiel seien hier nur COG-Massen auf der Basis der Keramiksysteme BaNd2Ti4θi2- BaLa2Ti4θi2 oder Zr(Sn, TDO4 und Massen für den Kondensator-Standard XR7 auf der Basis von BaTiC>3 oder Massen für den Standard Z5U auf der Basis von Relaxorferroelektrika genannt, wie zum Beispiel Pb(Mgι/3Nb2/3)Ü3 (=PMN) . Der erfindungsgemäße Aufbau hat dar¬ über hinaus den Vorteil, daß auch solche dielektrische Mate- rialien verwendet werden können, die in einem 1-Schicht-
Kondensator an sich ungeeignet wären, im erfindungsgemaßen Mehrschichtkondensator aber zur Abrundung dessen Eigenschaf¬ ten dienen können.
Als ferroelektrische Schichten eignen sich Kombinationen aus dem Materialsystem (Baι_υSru)TiC<3, aus dem System Ba(Tiι_ xZrx)C>3 oder aus RelaxorSystemen wie zum Beispiel Pb[Ti _x 'M9l/3Ta2/3)χ^°3 • Mit diesen Materialien sind standardisierte Temperaturcharakteristiken wie beispielsweise X7R oder Z5U gemäß dem CIA-Standard möglich. Für diese Materialien sind alle gebräuchliche Abscheidungsverfahren wie MOD, Sol-Gel, MOCVD oder Sputtern möglich. Die Elektrodenschichten umfassen Elektrodenmaterialien, die die relativ hohen Prozeßtemperaturen bis ca. 600°C unbeschä¬ digt überstehen. Geeignete Materialien sind beispielsweise Platin, Iridium, Ruthenium, Ruθ2, SrRuC>3 oder (LaSr)CoC>3.
Auch die Elektrodenschichten werden mit Dünnschichtverfahren wie beispielsweise CVD oder durch Sputtern hergestellt. Auch Elektronenstrahlverdampfen ist geeignet. Aus den angegebenen Elektrodenmaterialien lassen sich Paare mit unterschiedlichem Oxidationspotential zusammenstellen, wie sie im erfindungsge¬ mäßen Herstellverfahren erforderlich sind. Die aus kerami¬ schen Verbindungen bestehenden Elektrodenmaterialien haben den Vorteil, daß sich bei ihnen besonders leicht durch Varia¬ tion der Zusammensetzung das Oxidationspotential einstellen läßt.
Im folgenden wird die Erfindung und insbesondere das erfin¬ dungsgemäße Herstellverfahren anhand von Ausführungsbeispie- len und der dazugehörigen elf Figuren näher erläutert. Die Figuren sind zur Erläuterung nur vereinfachend und in nicht maßstabsgetreuer, schematischer Darstellung ausgeführt.
Figur 1 zeigt ein verwendbares Substrat in der Draufsicht
Figur 2 zeigt einen Schichtaufbau im Querschnitt
Figuren 3 bis 9 zeigen verschiedene Verfahrensstufen bei der erfindungsgemäßen Herstellung der elektrischen Ver- schaltung,
Figur 10 zeigt Temperaturgänge für verschiedene Keramikzusam¬ mensetzungen und
Figur 11 zeigt den Temperaturgang eines erfindungsgemäßen Mehrschichtkondensators. Allgemeines Prinzip zur Herstellung eines Mehrschichtkonden¬ sators :
Figuren 1 und 2 : Es wird vorzugsweise ein kostengünstiges Substrat verwendet, beispielsweise AI2O3, Silizium oder Glas. Möglich sind auch metallische Substrate. Das Substrat 1 ist mit einer herkömmlichen Haftvermittlerschicht 6 beschichtet, die sowohl ein homogenes Aufwachsen der ersten Elektroden¬ schicht El als auch eine gute Haftung derselben gewährlei- stet. Eine bekannte Haftvermittlerschicht für Glas ist bei¬ spielsweise Titanoxid Tiθ2.
Die Herstellung des Mehrschichtkondensators erfolgt vorzugs¬ weise auf einem großflächigen Substrat 1, welches zur Unter- Stützung der späteren Zerteilung in die Einzelkondensatoren der gewünschten Grundfläche bereits ein Grabenmuster aus Ril¬ len oder Furchen aufweist. In der Figur 1 ist beispielhaft ein solches Muster aus horizontalen Gräben 2 und vertikalen Gräben 4 dargestellt, die die Substratoberfläche in Reihen 3 und Spalten 5 aufteilen. Vorzugsweise werden Substrate mit
Standardformaten verwendet, beispielsweise im 8' '-Nutzen, die für herkömmliche Dünnschichtabscheidungsvorrichtungen gut ge¬ eignet sind.
Figur 2 zeigt bereits den vollständigen Schichtaufbau anhand eines schematischen Querschnitts (siehe Linie F2 in Figur 1) durch das Substrat 1 parallel zu den horizontalen Gräben 2. Dargestellt ist ein Schichtaufbau mit einer ersten Elektro¬ denschicht El aus einem Elektrodenmaterial mit einem ersten Oxidationspotential. Vorzugsweise ist diese erste Elektroden¬ schicht El aus einem solchen Elektrodenmaterial ausgebildet, welches eine gute Haftung zum Substrat 1 bzw. zur Haftver¬ mittlerschicht 6 zeigt und sich außerdem homogen und mit mög¬ lichst ebener und glatter Oberfläche abscheiden läßt. Ein gut geeignetes Material für die ersten Elektrodenschicht El ist beispielsweise Platin. Darüber wurde eine erste dielektrische Schicht Dl abgeschie¬ den, beispielsweise ebenfalls mit einem Dünnschichtverfahren. Als nächstes folgt die zweite Elektrodenschicht E'2 aus einem zweiten Elektrodenmaterial, das ein zweites Oxidationspoten- tial besitzt, welches niedriger als das Oxidationspotential der ersten Elektrodenschicht El ist. Gut geeignete Kombina¬ tionen mit der ersten Pt-Elektrode El bilden zum Beispiel IR oder (LaSr) C0O3. ^s weitere Schichten folgen eine zweite dielektrische Schicht D2, die aus gleichem Material wie die erste dielektrische Schicht Dl besteht oder von dieser unter¬ schiedlich ist. Darüber wird eine dritte Elektrodenschicht E3 erzeugt, die wieder aus dem ersten Elektrodenmaterial mit dem ersten Oxidationspotential besteht.
Bei einem aus mehr als zwei dielektrischen Schichten beste¬ henden Schichtaufbau werden weitere dielektrische Schichten D und Elektrodenschichten E und E' in entsprechend alternieren¬ der Abfolge übereinander angeordnet. Obergrenze für die An¬ zahl n der dielektrischen Schichten ist einerseits die gege- benenfalls nachlassende Homogenität und andererseits der er¬ höhte Verfahrensaufwand, der sich nicht zuletzt in den Kosten niederschlägt .
Abschließende Schicht auf dem Schichtaufbau ist eine Schutz- schicht 7, die im Ausführungsbeispiel aus einem dielektri¬ schen Material besteht .
Anschließend werden die Substrate 1 mit dem darüber aufge¬ brachten Schichtaufbau entlang der horizontalen Gräben 2 in Kondensatorreihen 3 aufgeteilt. Zur Auftrennung des Schicht¬ aufbaus kann als Abtragsmethode Ionenstrahlätzen verwendet werden. Das Substrat dagegen kann gesägt oder entlang der vertikalen Gräben 4 gebrochen werden.
Figur 3 zeigt einen weiteren schematischen Querschnitt durch den Schichtaufbau. Die in der Figur nach oben weisende Fläche stellt eine Seitenfläche des Schichtaufbaus aus Figur 2 dar. Im nächsten Schritt wird nun selektiv Elektrodenmaterial der Elektrodenschichten mit dem niedrigeren Oxidationspotential von der Oberfläche (= Seitenfläche des Schichtaufbaus) her entfernt. Aufgrund des unterschiedlichen Oxidationspotentials der beiden Elektrodenmaterialien gelingt die selektive Ent¬ fernung eines Teils der Elektrode mit dem niedrigeren Oxida¬ tionspotential durch einfaches naßchemisches Ätzen mit ent¬ sprechend starkem Ätzmittel. Figur 4a zeigt den Schichtaufbau nach dem Ätzschritt, bei dem durch Entfernen eines Teils der Elektrode E'2 eine Vertiefung 8 in der Seitenfläche entstan¬ den ist.
Als alternative Methode zum selektiven Ätzen kann die Seiten¬ fläche in einem, zusätzliche Metallionen (z.B. Elektrodenma- terial mit höherem Oxidationspotential) enthaltenden, Elek¬ trolyten behandelt werden. Dabei geht durch einen entspre¬ chenden Redoxprozeß das Elektrodenmaterial mit dem niedrige¬ ren Oxidationspotential in Lösung, während über dem Elektro¬ denmaterial mit dem höheren Oxidationspotential eine Metall- abscheidung 9 stattfindet. Figur 4b zeigt die Anordnung nach diesem Schritt.
Als nächstes wird die Vertiefung 8 mit Isolationsmaterial ge¬ füllt, um die angeätzten Elektrodenschichten E'2 gegen den späteren elektrischen Kontakt zu isolieren. Vorzugsweise wird dazu auf der Seitenfläche ganzflächig eine Isolationsschicht
10 abgeschieden, die die Vertiefung 8 mit auffüllt. Die Figu¬ ren 5a und 5b zeigen die Anordnung nach diesem Schritt.
Durch gleichmäßiges Abtragen der Isolationsschicht 10 paral¬ lel zur Oberfläche (Seitenfläche) , beispielsweise durch che¬ misch mechanisches Polieren (CMP) , werden die Elektroden¬ schichten El und E3 mit dem höheren Oxidationspotential frei¬ gelegt. Die Elektrodenschicht E'2 mit dem niedrigeren Oxida- tionspotential ist nun in der Vertiefung 8 mit einem Streifen
11 aus Isolationsmaterial bedeckt und damit elektrisch iso¬ liert . Zur Kontaktierung der Elektrodenschichten El und E3 wird auf der Oberfläche nun eine erste Kontaktschicht 12 aufgebracht. Diese kann eine aus Chrom und/oder Nickel bestehende Haftver- mittlerschicht, eine gesputterte Diffusiossperrschicht aus Platin sowie solche weiteren Elektrodenschichten (zum Bei¬ spiel aus Gold) umfassen, die ein Anschließen durch Löten er¬ möglichen.
Im nächsten Schritt wird auf der Seitenfläche, die der Kon¬ taktschicht 12 gegenüberliegt, aus den Elektrodenschichten El und E3 ein Teil des Elektrodenmaterials herausgelöst. Dies erfolgt in einfacher Weise durch anodisch unterstütztes elek¬ trochemisches Ätzen, bei dem die Kontaktschicht 12 in einem elektrolytischen Ätzbad mit der Anode verbunden wird. Figur 8 zeigt die Anordnung nach dem elektrolytischen Ätzen. Durch Entfernen des Elektrodenmaterials der Elektrodenschichten El und E3 von der Oberfläche her sind Vertiefungen 13 entstan¬ den.
In analoger Weise werden diese Vertiefungen 13 nun ebenfalls mit Isolationsmaterial 14 befüllt, die Oberfläche der Elek¬ trodenschicht E'2 durch chemisch mechanisches Polieren frei¬ gelegt und mit einer darüber abgeschiedenen zweiten Kontakt- schicht 15 elektrisch leitend verbunden.
Die anhand der Figuren 3 bis 9 beschriebenen Verfahrens¬ schritte können vorteilhafterweise für mehrere Kondensator¬ reihen 3 gleichzeitig durchgeführt werden. Vorzugsweise wer- den mehrere Kondensatorreihen dazu so übereinandergestapelt, daß sämtliche Seitenflächen der Kondensatorreihen eine ge¬ meinsame Oberfläche bilden. Abschließend werden die Kondensa¬ torreihen 3 durch Zerteilen entlang der Gräben 4 in die ein¬ zelnen Mehrschichtkondensatoren mit der gewünschten Grundflä- ehe zerteilt. Herstellung eines Mehrschichtkondensators mit dem Temperatur¬ gang X7R:
Ein Mehrschichtkondensator mit dem Temperaturgang X7R nach dem CIA-Standard läßt sich mit einem Schichtaufbau realisie¬ ren, dessen dielektrische Schichten D aus dem Materialsystem (Baι_uSru)Tiθ3 (= BST) , oder aus dem System Ba(Tiχ_xZrx)θ3 oder aus Relaxorsystemen wie zum Beispiel Pb[Tiι_x (Mgι/3Nb2/3 )χ]03 bestehen. Durch Variation der Zusammenset- zung, das heißt durch Variation der Parameter u oder x werden im Schichtaufbau mehrere unterschiedliche dielektrische Schichten Dl bis Dn realisiert. Die Materialzusammensetzung der unterschiedlichen dielektrischen Schichten wird dabei so gewählt, daß die kritischen Temperaturbereiche der einzelnen dielektrischen Schichten möglichst gleichmäßig über den zu beobachtenden Temperaturbereich verteilt sind, in dem der Mehrschichtkondensator definitionsgemäß das gewünschte Tempe¬ raturverhalten X7R zeigen soll. Die Figur 10 zeigt anhand des BST-Systems (Baι_uSru)Tiθ3, wie der Temperaturgang des Wertes εr durch Variation des Parameters u über einen Temperaturbe¬ reich von über 160°C verändert werden kann. Stellvertretend sind sieben Meßkurven für unterschiedliche Parameter u ange¬ geben, deren Maxima gleichmäßig über den dargestellten Tempe¬ raturbereich von - 50 bis + 110°C verteilt sind. Die Figur soll nur exemplarisch zeigen, daß eine gleichmäßige Vertei¬ lung der Maxima möglich ist. Geeignete Zusammensetzungen für den angestrebten Standard X7R können auch mit BST- Zusammensetzungen mit anderem Barium/Strontium-Verhältnis oder anderen StoffSystemen erzielt werden. Zur Feinabstimmung ist es auch möglich, im Mehrschichtkondensator unterschiedli¬ che Zusammensetzungen oder StoffSysteme zu verwenden, wobei jedoch auch mehrere Schichten die gleiche Zusammensetzung aufweisen können. Der kritische Temperaturbereich einer ein¬ zelnen dielektrischen Schicht D ist dabei der Bereich, in dem die größten relativen Eigenschaftsänderungen auftreten. Die¬ ser kritische Bereich ist bei ferroelektrischen Schichten ein scharf definierter Temperaturbereich rund um die Curie- Temperatur, bei Relaxorsystemen dagegen ein relativ breiter Bereich um den Punkt der ferroelektrischen Phasenumwandlung herum. Das Temperaturverhalten des kompletten Mehrschichtkon¬ densators ergibt sich gewissermaßen als Mittelwert bzw. durch Überlagerung der entsprechenden Temperaturprofile der einzel¬ nen dielektrischen Schichten und läßt sich so auf die ge¬ wünschten Spezifikationen für X7R einstellen.
Figur 11 zeigt den Temperaturgang eines erfindungsgemäßen Mehrschichtkondensators, der den Standard X7R erfüllt. Die Meßkurve für den Temperaturgang weist zwar noch die Maxima auf, die den Maxima der Meßkurven für die Einzelschichten entsprechen, jedoch wird insgesamt eine nur geringe Abwei¬ chung vom Mittelwert beobachtet, wie es vom Standard gefor- dert wird. Zwischen - 55° und + 125°C dürfen dafür die rela¬ tiven Kapazitätsänderungen ΔC/C des Mehrschichtkondensators Werte von ± 15 Prozent erreichen.
Herstellung eines Mehrschichtkondensators mit dem Temperatur- gang Y5V:
Ein Mehrschichtkondensator mit dem Temperaturgang Y5V kann in einfacher Weise aus Relaxormaterialien hergestellt werden, wobei sämtliche dielektrischen Schichten D aus dem gleichen Relaxormaterial bestehen können. Es kann dazu das im vorigen
Ausführungsbeispiel angegebene Relaxorsystem eingesetzt wer¬ den. Zur Erfüllung des geforderten Temperaturgangε können die dielektrischen Schichten D auch aus unterschiedlichen Re¬ laxormaterialien erzeugt werden, um etwa anstelle der Y5V Charakteristik des obengenannten Systems PMN-PT eine Z5V-
Charakteristik zu erhalten. Die für den Standard geforderten relativen Kapazitätsänderunge: ΔC/C des Mehrschichtkondensa¬ tors dürfen für Y5V im Intervc_i von - 30° bis + 85°C maximal +22%/-82%, und für Z5V im Intervall von + 10° bis 85°C +22%/ -56% betragen. Herstellung eines Mehrschichtkondensators mit dem Temperatur¬ gang COG:
Der Temperaturgang COG läßt sich erfindungsgemäß mit einem Mehrschichtkondensator realisieren, dessen Schichtaufbau im wesentlichen dielektrische Schichten D mit niedriger Permit- tivität εr umfaßt. Dies sind insbesondere nicht-ferroelek- trische Materialien. Ein geeignetes Materialsystem zur Erfül¬ lung dieses Standards ist beispielsweise (Sn, Zr)Tiθ4 mit εr = 40. Durch Variation des Kationenverhältnisses Sn/Zr lassen sich auch hier dielektrische Schichten mit unterschiedlichem Temperaturverhalten kombinieren, die im gesamten Mehrschicht¬ kondensator im Ergebnis einen äußerst gleichmäßigen Tempera¬ turgang mit nur geringen relativen und absoluten Eigenschaft- sänderungen ergeben. Die Temperaturgangstoleranzen lassen sich hier, falls gewünscht, auch besser einstellen, als es der Standard COG erfordert . Für den Standard COG muß über den gesamten Betriebstemperaturbereich des Kondensators der Tem- dε peraturkoeffizient TCε = = 0 ± 30 ppm/K betragen. edT
Der erfindungsgemäße Mehrschichtkondensator kann mit sehr großer Kapazität als Ersatz für Elektrolytkondensatoren die¬ nen. Alternativ kann er als Kondensator mit geringem Platzbe¬ darf oder mit geringer Bauhöhe eingesetzt werden, zum Bei- spiel zur Integration in Chipgehäusen oder zum Einbau in kon¬ taktlose Chipkarten (smart cards) . Gegenüber konventionellen keramischen Mehrschichtkondensatoren (multilayer capacitor) besitzt er bei vergleichbarer Schichtanzahl eine typischer¬ weise 100 mal höhere spezifische Kapazität. Pro Quadratmilli- meter Fläche einer dielektrischen Schicht mit ε = 500 können typischerweise Kapazitäten von ca. 10 nF erzielt werden. Mit größer werdenem ε erhöht sich dieser Wert entsprechend.

Claims

Patentansprüche
1. Mehrschichtkondensator in Dünnschichtbauweise mit den fol¬ genden Merkmalen
- auf einem Substrat (1) sind alternierend insgesamt n+1 Elektrodenschichten (E) und n dielektrische keramische Schichten (D) mit einer maximalen Schichtdicke von 2um zu einem Schichtaufbau angeordnet, - eine erste (12) und eine zweite Kontaktschicht (15) sind getrennt voneinander seitlich des Schichtaufbaus und annä¬ hernd vertikal zu den Schichtebenen angeordnet,
- die Elektrodenschichten (E) sind alternierend mit der er¬ sten beziehungsweise mit der zweiten Kontaktschicht (15) elektrisch leitend verbunden
- für die Anzahl n gilt: 1 < n < 100.
2. Mehrschichtkondensator nach Anspruch 1, bei dem die mit der ersten Kontaktschicht (12) verbundenen ersten Elektrodenschichten (E) aus einem anderen Elektroden- Material als die mit der zweiten Kontaktschicht (15) verbun¬ denen zweiten Elektrodenschichten (E') bestehen, wobei auch das Oxidationspotential der beiden Elektroden-Materialien un¬ terschiedlich ist .
3. Mehrschichtkondensator nach Anspruch 1 oder 2, bei dem jede der dielektrischen Schichten für sich aus ein¬ heitlichem dielektrischen Material besteht, die verschiedenen dielektrischen Schichten aber zumindest zwei unterschiedliche dielektrische Materialien umfassen.
4. Mehrschichtkondensator nach einem der Ansprüche 1 bis 3, bei dem die dielektrischen Schichten (D) ferroelektrische Schichten umfassen.
5. Mehrschichtkondensator nach Anspruch 4, bei dem der Schichtaufbau unterschiedliche ferroelektrische Schichten mit unterschiedlichem Temperaturverhalten umfaßt, die so ausgewählt sind, daß sich durch Mittelwertbildung ein gewünschtes Temperaturverhalten für den gesamten Mehrschicht- kondensator ergibt .
6. Mehrschichtkondensator nach einem der Ansprüche 1 bis 5, bei dem gilt 5 < n < 20.
7. Verfahren zur Herstellung eines Mehrschichtkondensators mit den Schritten
a)auf einem Substrat (1) wird eine erste Elektrodenschicht (El) aufgebracht b)auf der ersten Elektrodenschicht wird eine erste dielektri¬ schen Schicht (Dl) aufgebracht c)auf der ersten dielektrischen Schicht wird eine zweite Elektrodenschicht (E'2) aus einem von der ersten Elektro¬ denschicht unterschiedlichen Material aufgebracht d)die Schritte b) und c) werden so oft wiederholt, bis eine gewünschte Anzahl von n dielektrischen Schichten (D) ent¬ standen ist, wobei die Elektrodenschichten (E) alternierend aus erstem und zweitem Elektroden-Material bestehen und 1 < n < 100 e)an einer ersten, annähernd vertikal zu den Schichtebenen stehenden Seitenfläche des auf dem Substrat (1) erzeugten Schichtaufbaus wird selektiv ein Teil des Elektroden- Materials (E') mit dem niedrigeren Oxidationspotential her¬ ausgelöst f)die so entstandenen Vertiefungen (8) werden mit Isolations¬ material (11) aufgefüllt g)an einer zweiten, von der ersten getrennten Seitenfläche des Schichtaufbaus wird selektiv das Elektroden-Material (E) mit dem höheren Oxidationspotential zum Teil herausge- löst h)die so entstandenen Vertiefungen (13) werden mit Isolati¬ onsmaterial (14) aufgefüllt i)auf den beiden Seitenflächen wird nach Schritt f) bezie¬ hungsweise nach Schritt h) je eine Kontaktschicht aufge¬ bracht, die jeweils alle aus dem gleichen Elektroden- Material bestehenden Elektrodenschichten elektrisch leitend miteinander verbindet.
8. Verfahren nach Anspruch 7, bei dem das Herauslösen des Elektroden-Materials mit dem hö¬ heren Oxidationspotential durch elektrochemisches Ätzen er- folgt, wobei die entsprechenden im vorhergehenden Proze߬ schritt elektrisch miteinander verbundenen Elektrodenschich¬ ten mit der Anode verbunden werden.
9. Verfahren nach Anspruch 7 oder 8, bei dem das Herauslösen des Elektroden-Materials mit dem niedrigeren Oxidationspotential durch naßchemisches Ätzen er¬ folgt.
10. Verfahren nach Anspruch 7 oder 8, bei dem in einem Elektrolytbad Elektroden-Material stromlos über den Elektrodenschichten (E) mit dem höheren Oxidati¬ onspotential abgeschieden wird, wobei das Elektroden-Material (E') mit dem niedrigeren Oxidationspotential als Opferkathode dient und zum Teil herausgelöst wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, bei dem zum Auffüllen der Vertiefungen (8, 13) über den Sei¬ tenflächen jeweils ganzflächig eine Isolationsschicht aufge¬ bracht wird, und die Isolationsschicht durch Abtragen paral- lel zur Seitenfläche soweit entfernt wird, bis die jeweils nicht zum Teil herausgelösten Elektrodenschichte:ι freigelegt sind.
12. Verfahren nach Anspruch 11, bei dem das Abtragen der Isolationsschicht durch chemisch me¬ chanisches Polieren erfolgt.
13. Verfahren nach einem der Ansprüche 7 bis 12,
- bei dem ein großflächiges Substrat (1) verwendet wird,
- bei dem das Substrat nach Verfahrensschritt d) in streifen- förmige Kondensatorreihen (3) zerteilt wird,
- bei dem mehrere der Kondensatorreihen übereinander in Rich¬ tung des Schichtaufbaus gestapelt werden
- bei dem die Verfahrensschritte e) bis i) im Stapel für meh¬ rere Kondensatorreihen gleichzeitig durchgeführt werden - bei dem die Kondensatorreihen abschließend wieder voneinan¬ der getrennt und weiter in die einzelnen Mehrschichtkonden¬ satoren aufgeteilt werden.
14. Verfahren nach Anspruch 13, bei dem ein Substrat (1) verwendet wird, welches zur Unter¬ stützung der Zerteilung in Kondensatorreihen (3) und einzelne Mehrschichtkondenεatoren in der Oberfläche ein der Aufteilung entsprechendes Grabenmuster (2, 4) aufweist.
PCT/DE1997/000914 1996-05-21 1997-05-05 Dünnfilm mehrschichtkondensator WO1997044797A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP54135397A JP3226548B2 (ja) 1996-05-21 1997-05-05 薄膜多層コンデンサ
BR9709333A BR9709333A (pt) 1996-05-21 1997-05-05 Condensador de camadas múltiplas com alta capacidade específica e processo e produção para o mesmo
EP97925839A EP0902954A1 (de) 1996-05-21 1997-05-05 Dünnfilm mehrschichtkondensator
UA98116107A UA41477C2 (uk) 1996-05-21 1997-05-05 Багатошаровий конденсатор тонкошарової конструкції і спосіб його виготовлення
US09/197,888 US6108191A (en) 1996-05-21 1998-11-23 Multilayer capacitor with high specific capacitance and production process therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19620434 1996-05-21
DE19620434.8 1996-05-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/197,888 Continuation US6108191A (en) 1996-05-21 1998-11-23 Multilayer capacitor with high specific capacitance and production process therefor

Publications (1)

Publication Number Publication Date
WO1997044797A1 true WO1997044797A1 (de) 1997-11-27

Family

ID=7794899

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/000914 WO1997044797A1 (de) 1996-05-21 1997-05-05 Dünnfilm mehrschichtkondensator

Country Status (8)

Country Link
US (1) US6108191A (de)
EP (1) EP0902954A1 (de)
JP (1) JP3226548B2 (de)
KR (1) KR20000015822A (de)
CN (1) CN1219277A (de)
BR (1) BR9709333A (de)
UA (1) UA41477C2 (de)
WO (1) WO1997044797A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001068554A1 (de) * 2000-03-13 2001-09-20 Siemens Aktiengesellschaft Keramikmasse, verfahren zur herstellung der keramikmasse und verwendung der keramikmasse
WO2004075219A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A wound capacitor
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394430B2 (en) * 2001-04-11 2008-07-01 Kyocera Wireless Corp. Wireless device reconfigurable radiation desensitivity bracket systems and methods
US7174147B2 (en) * 2001-04-11 2007-02-06 Kyocera Wireless Corp. Bandpass filter with tunable resonator
US7221243B2 (en) * 2001-04-11 2007-05-22 Kyocera Wireless Corp. Apparatus and method for combining electrical signals
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
US7746292B2 (en) 2001-04-11 2010-06-29 Kyocera Wireless Corp. Reconfigurable radiation desensitivity bracket systems and methods
US7154440B2 (en) * 2001-04-11 2006-12-26 Kyocera Wireless Corp. Phase array antenna using a constant-gain phase shifter
US7164329B2 (en) 2001-04-11 2007-01-16 Kyocera Wireless Corp. Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal
US7071776B2 (en) 2001-10-22 2006-07-04 Kyocera Wireless Corp. Systems and methods for controlling output power in a communication device
US7180467B2 (en) * 2002-02-12 2007-02-20 Kyocera Wireless Corp. System and method for dual-band antenna matching
US7184727B2 (en) * 2002-02-12 2007-02-27 Kyocera Wireless Corp. Full-duplex antenna system and method
US7176845B2 (en) * 2002-02-12 2007-02-13 Kyocera Wireless Corp. System and method for impedance matching an antenna to sub-bands in a communication band
US6898070B2 (en) * 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US7720443B2 (en) 2003-06-02 2010-05-18 Kyocera Wireless Corp. System and method for filtering time division multiple access telephone communications
US7125781B2 (en) 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US20060001068A1 (en) * 2004-06-30 2006-01-05 Mosley Larry E Multi-layer capacitor using dielectric layers having differing compositions
US7387939B2 (en) * 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7547945B2 (en) 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
US7517753B2 (en) * 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7548762B2 (en) * 2005-11-30 2009-06-16 Kyocera Corporation Method for tuning a GPS antenna matching network
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7772879B1 (en) * 2007-04-11 2010-08-10 Actel Corporation Logic module including versatile adder for FPGA
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7663400B1 (en) * 2007-12-21 2010-02-16 Actel Corporation Flexible carry scheme for field programmable gate arrays
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8244791B1 (en) 2008-01-30 2012-08-14 Actel Corporation Fast carry lookahead circuits
US9324071B2 (en) 2008-03-20 2016-04-26 Visa U.S.A. Inc. Powering financial transaction token with onboard power source
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
JP2009295683A (ja) * 2008-06-03 2009-12-17 Tdk Corp チップ型電子部品
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP5766011B2 (ja) * 2011-05-06 2015-08-19 京セラ株式会社 静電容量素子
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US9853325B2 (en) * 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
CN103319167A (zh) * 2012-03-22 2013-09-25 禾伸堂企业股份有限公司 介电陶瓷材料及其所制成的积层陶瓷电容
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
CN103208415B (zh) * 2013-03-22 2016-08-24 上海华虹宏力半导体制造有限公司 电容及其形成方法
JP2017120853A (ja) * 2015-12-28 2017-07-06 Tdk株式会社 セラミック電子部品
EP3762989A4 (de) 2018-03-07 2021-12-15 Space Charge, LLC Dünnfilm-festkörper-energiespeichervorrichtungen
CN111223669B (zh) * 2020-01-10 2021-08-03 河南理工大学 一种高储能密度的固态电介质薄膜电容器及其制备方法
US20220122771A1 (en) * 2020-10-19 2022-04-21 Imagine Tf, Llc Layered capacitor with two different types of electrode material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
JPH07142288A (ja) * 1993-11-18 1995-06-02 Asahi Glass Co Ltd 積層薄膜コンデンサの製造方法
EP0664548A2 (de) * 1994-01-22 1995-07-26 Oxley Developments Company Limited Herstellung von Kondensatoren und elektrostriktiven Elementen
JPH07336118A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 薄膜積層電極の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3210607A (en) * 1961-09-07 1965-10-05 Texas Instruments Inc Ferroelectric capacitor apparatus
US4219866A (en) * 1979-01-12 1980-08-26 Sprague Electric Company Ceramic capacitor having a dielectric of (Pb,La) (Zr,Ti)O3 and BaTiO3
DE3442790A1 (de) * 1984-11-23 1986-06-05 Dieter Prof. Dr. Linz Bäuerle Verfahren zur herstellung von duennschichtkondensatoren
FR2617631A1 (fr) * 1987-06-30 1989-01-06 Thomson Csf Condensateur multicouche a base de polymere ferroelectrique
JPH0666219B2 (ja) * 1989-02-22 1994-08-24 株式会社村田製作所 積層セラミックスコンデンサ
JP2800017B2 (ja) * 1989-04-05 1998-09-21 株式会社村田製作所 積層セラミックスコンデンサ
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法
DE69401826T2 (de) * 1993-03-25 1997-06-12 Matsushita Electric Ind Co Ltd Dünnschichtkondensator und Verfahren zu seiner Herstellung
JPH07161223A (ja) * 1993-12-10 1995-06-23 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミックコンデンサ
WO1996013046A1 (fr) * 1994-10-19 1996-05-02 Tdk Corporation Condensateur pastille en ceramique multicouche
JPH10139536A (ja) * 1996-11-12 1998-05-26 Murata Mfg Co Ltd 誘電体磁器組成物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
JPH07142288A (ja) * 1993-11-18 1995-06-02 Asahi Glass Co Ltd 積層薄膜コンデンサの製造方法
EP0664548A2 (de) * 1994-01-22 1995-07-26 Oxley Developments Company Limited Herstellung von Kondensatoren und elektrostriktiven Elementen
JPH07336118A (ja) * 1994-06-06 1995-12-22 Murata Mfg Co Ltd 薄膜積層電極の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 095, no. 009 31 October 1995 (1995-10-31) *
PATENT ABSTRACTS OF JAPAN vol. 096, no. 004 30 April 1996 (1996-04-30) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
WO2001068554A1 (de) * 2000-03-13 2001-09-20 Siemens Aktiengesellschaft Keramikmasse, verfahren zur herstellung der keramikmasse und verwendung der keramikmasse
US6762141B2 (en) 2000-03-13 2004-07-13 Siemens Aktiengesellschaft Ceramic mass, method for the production of a ceramic mass and use of a ceramic mass
WO2004075219A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A wound capacitor

Also Published As

Publication number Publication date
UA41477C2 (uk) 2001-09-17
EP0902954A1 (de) 1999-03-24
CN1219277A (zh) 1999-06-09
JP3226548B2 (ja) 2001-11-05
BR9709333A (pt) 1999-08-10
JPH11511906A (ja) 1999-10-12
US6108191A (en) 2000-08-22
KR20000015822A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
EP0902954A1 (de) Dünnfilm mehrschichtkondensator
DE69633367T2 (de) Verfahren zur Herstellung eines in einer Halbleitervorrichtung integrierten Kondensators
EP0043001B1 (de) Feuchtigkeitsfühler und Verfahren zu seiner Herstellung
DE19902029A1 (de) Spannungsfester Dünnschichtkondensator mit Interdigitalstruktur
DE19903572A1 (de) Monolithischer Kondensator
WO2003030187A2 (de) Elektrokeramisches bauelement mit mehreren kontaktflächen
EP2517218B1 (de) Varaktor und verfahren zur herstellung eines varaktors
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE19903500A1 (de) Dünnschichtschaltkreis mit Bauteil
DE19915247A1 (de) Spannungsabhängiger Dünnschichtkondensator
DE10040414B4 (de) Dielelektrisches Keramikmaterial und elektrisches Bauelement
WO1999025026A1 (de) Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
DE19901540A1 (de) Verfahren zur Feinabstimmung eines passiven, elektronischen Bauelementes
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
WO2001018830A1 (de) Dünnschichtkondensator
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE19640218C2 (de) Integrierte Halbleiterspeicheranordnung mit Speicherkondensatoren
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
WO2000049648A1 (de) Keramischer mehrlagen-dünnschichtkondensator
DE10103529B4 (de) Ferroelektrischer Kondensator, Verfahren zur Herstellung und Verwendung des Kondensators
EP1527659A1 (de) Verfahren zur herstellung von hochfrequenztechnisch verwendbaren elektrischen leitungsstrukturen
EP4182959A1 (de) Vielschichtkondensator
DE102018213050A1 (de) Spannungskontrollierbarer Kondensator und Verfahren zum Herstellen eines spannungskontrollierbaren Kondensators
DE102018213051A1 (de) Spannungskontrollierbarer Kondensator mit ferroelektrischer Schicht und Verfahren zum Herstellen des spannungskontrollierbaren Kondensators mit ferroelektrischer Schicht
DE4410753A1 (de) Kondensator-Array

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 97194807.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997925839

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: PA/a/1998/009667

Country of ref document: MX

ENP Entry into the national phase

Ref document number: 1997 541353

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1019980709372

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09197888

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997925839

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980709372

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1997925839

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1997925839

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1019980709372

Country of ref document: KR