KR20000015822A - 박막 다층 콘덴서_ - Google Patents

Abstract

본 발명은 증가된 커패시턴스 및/또는 축소된 필요 공간의 박층 구조를 갖는 다층 콘덴서에 관한 것으로, 상기 콘덴서의 유전층은 하나의 기판상에서 전극 레이어 사이에 교대로 배열되어 있다. 교대식 전극 레이어 본딩에 의해, 개별 콘덴서 레이어의 병렬 회로가 얻어진다. 상기 방식에 의해 개별 커패시턴스는 가산될 수 있는 한편, 온도 특성은 상이한 유전층의 결합 또는 적절한 선택에 의해 최적화될 수 있다.

Description

박막 다층 콘덴서

종래의 다층 콘덴서는 세라믹 소자였으며, 이 경우 전극 레이어와 얇은 세라믹 층들이 교대로 배열되었다. 이 이웃하는 양전극 레이어를 가지는 각 하나의 세라믹 층은 개별 콘덴서를 형성한다. 이들 개별적인 콘덴서는 전극 레이어들의 그에 대응하는 접촉을 통해 서로 병렬로 전기 접속되어 있다. 그와 같은 세라믹 다층 콘덴서를 만들기 위해 "습식(wet)" 방법이 이용되며, 이 경우 예를 들어 그린 필름(green film)은 슬립(slip) 또는 졸-젤-방법에 의해 만들어지고 그리고 전극으로 압착된다. 압착된 그와 같은 그린 필름의 적층 및 공동의 신터링을 통해 콤팩트한 소자가 얻어지며, 이것은 마지막 공정 단계에서 전기 접속부를 갖는다.

그와 같은 세라믹 다층 콘덴서의 커패시턴스를 높이기 위해 개별 콘덴서들의 수, 즉 다층 콘덴서의 층들의 수가 커지게 된다. 그러나 몇 ㎌의 범위에서 큰 커패시턴스를 가지는 다층 콘덴서는 제조 기술상으로 큰비용을 통해서만 실현될 수 있다.

종래의 그리고 이미 오늘날 이용되고 있는 전해질 콘덴서는 몇 ㎌ 범위에 있는 그와 같은 큰 커패시턴스를 가지고 실현될 수 있지만, 종종 불만족스런 전기 특성을 갖는다. 특히 전해질 콘덴서는 주파수 상태, 스위칭 전류 상태(내부 저항), 누출 전류 및 이 전해질 콘덴서가 이용되는 온도 범위와 관련하여 개선가능성이 있다. 또한 전해질 콘덴서에 있어서, 어떠한 극도의 평면 형상도, 이것이 특히 SMD-기술에 필요한 대로 실현되지 않는다.

본 발명은 큰 고유 커패시턴스를 가지는 다층 콘덴서 및 이에 대한 제조 방법에 관한 것이다.

도 1은 이용 가능한 기판의 평면도이고,

도 2는 층구조의 횡단면도이며,

도 3 내지 도 9는 전기 회로를 본 발명에 따라 제조할 때의 상이한 공정 단계들이며,

도 10은 다른 세라믹 혼합물들에 대한 온도 반응을 나타낸 그래프이고,

도 11은 본 발명에 따른 다층 콘덴서의 온도 반응을 나타낸 그래프이다.

본 발명의 목적은, 종래의 다층 콘덴서에 비해 제조 비용을 줄일 수 있으며 또한 전해질 콘덴서에 비해 전기 특성이 개선된 평면 형상으로 실현될 수 있는, 큰 커패시턴스를 가지는 다층 콘덴서를 제공하는 것이다.

상기 목적은 본 발명에 따라 청구항 제 1의 다층 콘덴서에 의해 달성된다. 본 발명의 선호되는 구성들 및 다층 콘덴서의 제조 방법은 청구항에서 기술된다.

다층 콘덴서는 본 발명에 따라 하나의 기판상에 배열된 다층 구조를 포함하며, 이 경우 전극 레이어와 유전층들이 교대로 박층으로서 적층 배열되어 있다. 이 전극 레이어들은 제 1접촉층 및 제 2접촉층과 교대로 연결되어 있으며, 이것은 층구조를 따라 측면에서 그리고 이 층 평면에 대해 거의 직각 방향으로 배열된다. 이 유전층들의 수 n은 1보다 크고 100보다 작게 선택된다. 이것은 5 내지 20개의 층에 있는 것이 바람직하다.

종래의 박층 방법으로 배열되는 세라믹 유전층들은 약 1㎛의 최대 층 두께를 갖는다. 최선의 경우에 약 5㎛ 두께로 줄어들 수 있는 유전층들을 가지는, 종래의 웨트 케미컬(wet-chemical)식으로 만들어지는 다층 콘덴서에 비해 이는 적어도 팩터 5 정도의 층 두께 감소를 의미한다. 그러나 종래의 박층 방법에 있어서 이미 오늘날 0.1㎛까지의 작은 층 두께가 안전하게 그리고 재생 가능하게 얻어질 수 있기 때문에, 본 발명에 있어서 팩터 50 정도까지의 층 두께 감소가 가능하다. 다른 한 편으로 고유 커패시턴스는 (=커패시턴스/볼륨) 반대로 이 유전층의 두께의 품질에 비례하기 때문에, 본 발명에 있어서 고유 커패시턴스는 종래의 최선 다층 콘덴서에 비해 팩터 2,500 정도까지 커질 수 있다. 그러므로 본 발명에 있어서 종래의 세라믹 다층 콘덴서에 비해 재료 절감이 이루어지고 그리고 종래의 다른 모든 콘덴서에 비해 훨씬 더 평평한 구조 및 훨씬 더 작은 공간이, 커패시턴스가 적어도 동일한 경우에도 달성된다.

본 발명의 유리한 구성에서 이 전극 레이어들은 다른 산화 전위를 가지는 2개의 다른 전극 재료로 교대로 형성된다. 이런 구조는 다층 콘덴서의 본 발명에 따른 제조 방법에 대해 특히 양호한데, 비용이 비싼 포토리토그래피식 공정들은 제 1 및 제 2접촉층을 가지는 전극 레이어의 구조화를 위해 또는 접촉을 위해 회피되기 때문이다.

본 발명의 그 외의 구성에서 이 다층 콘덴서의 유전층들은 적어도 2개의 다른 유전층들로 형성된다. 따라서 이 다층 콘덴서의 전기 특성을 다수의 적절한 유전 재료의 선택을 통해 원하는 프로파일에 정확하게 맞출 수 있다. 그러므로 다층 콘덴서의 전기값의 온도 특성 또는 온도 특성이, 콘덴서의 온도 반응, 조절될 수 있다. 콘덴서 커패시턴스의 절대 크기와 더불어 이 온도 특성은 전기 회로 및 전자 회로에서의 소자로서 다층 콘덴서의 이용을 위해 큰 의미가 있기 때문에, 본 발명은 본 발명에 따른 다층 콘덴서를 위한 넓은 적용 분야를 열어주고 있다. 그러므로 1-층-콘덴서에서 불량한 온도 특성만을 낼지도 모를 재료로도 개별적인 유전층들을 제조할 수 있다. 이 층구조에서 개별층 콘덴서의 본 발명에 따른 병렬 접속에 있어서 평균값으로서 얻어지는 이 전체 다층 콘덴서의 온도 특성만이 결정적인 역할을 한다. 제공된 온도 범위에서 전기값의 큰 변경을 가지는 개별적인 유전층들로부터 적절한 결합을 통해 다층 콘덴서에서의 전기값들의 최소 변경을 갖는 온도 특성이 만들어질 수 있다.

이 유전층들이 파라일렉트릭층이면, 즉 강유전 재료를 포함하면, 특히 큰 커패시턴스가 얻어진다. 1-층-콘덴서에서 개별적인 강유전성 또는 파라일렉트릭 층들의 특히 불량한 온도 특성이 방금 설명한 것처럼 본 발명에 따른 다층 콘덴서에서 특히 유리하게 보상될 수 있다. 강유전성 층들은 퀴리-온도에서 강유전 특성으로부터 파라일렉트릭 특성으로의 전이를 나타내고 있다. 콘덴서에서 이는 퀴리-온도에서 전기 특성의 극도의 변경을 야기시킨다. 강유전 층들로 이루어진 본 발명에 따른 다층 콘덴서를 위해 적절한 층구조가 다수의 강유전 재료를 가지며, 이의 퀴리 온도는 적용을 위해 원하는 온도 범위에 걸쳐 균일하게 분포된다.

다층 콘덴서의 강유전성 및 유전성 층들을 만드는 박층 방법에 의해 화합물의 간단한 변형은 상기 특성들에 대해 결정적인 역할을 하는 컴포넌트에서 이루어진다. 특히 멀티-타겟-스퍼터(multi-target-sputter)를 통해 타겟의 교환을 통해, 타겟 표면의 커버를 통해 또는 타겟에 대한 전력의 변경을 통해 성장하는 유전성 또는 강유전성 층들의 화합물은 층별로 간단하게 변형될 수 있다.

유전 층들로서 원칙적으로 모든 유전 재료가 적합하며, 이것은 박층 방법으로 만들어질 수 있으며 또한 이의 유전 특성은 다층 콘덴서에서의 합리성 및 종속성 때문에 원하는 전체 특성을 가져온다. 이 다층 콘덴서의 기능성에 대해 무엇보다도 제공된 층 두께에서 브레이크다운 강도가 원하는 이용 전압에 비해 중요하다. 또한 이 층구조에서 층마다의 동질성을 보장하기 위해, 충분히 동질인 침전성이 제공되어야 한다. 비동질성은 큰 누출 전류를 야기시키며 따라서 다층 콘덴서의 최소 이용을 가져온다. 그에 상응하는 재료들은 이미 종래의 세라믹 다층 콘덴서에서 이용되고 있다. 그 예로서 여기에서 세라믹 시스템 BaNd₂Ti₄O₁₂, BaLa₂Ti₄O₁₂또는 Zr(Sn, Ti)O₄의 기초에서 COG-매쓰(mass) 또는 예를 들어 Pb(Mg_1/3Nb_2/3)O₃(=PMN)처럼, 리랙소 강유전체의 기초에서 스탠더드 25U를 위한 매쓰가 언급될 수 있다. 더 나아가서 본 발명에 따른 구조의 장점은, 1-층-콘덴서에서 적합하지 않은 그러한 유전 재료들도 이용될 수 있지만 본 발명에 따른 다층 콘덴서에서 이의 특성의 라운딩에 이용된다.

강유전층들로서 재료 시스템 (Ba_1-uSr_u)TiO₃(=BST)로 이루어지거나 또는 이 시스템 Ba(Ti_1-xZr_x)O₃로 이루어지거나 또는 예를 들어 Pb〔Ti_1-x(Mg_1/3Nb_2/3)_x〕O₃과 같은 리랙서 시스템으로 이루어진 화합물이 적합하다. 이들 재료에 있어서 표준화된 온도 특성들은 예를 들어 X7R 또는 25U 처럼 CIA-스탠더드에 따라 가능해진다. 이들 재료를 위해 MOD, sol-gel, MOCVD 또는 스퍼터와 같은 모든 이용 가능한 침전 방법들이 가능하다.

이들 전극 레이어는 약 600℃까지 비교적 높은 온도 프로세스를 손상없이 견디어내는 전극 재료를 포함한다. 적당한 재료들은 예를 들어 백금, 이리듐, 루테늄, RuO₂, SrRuO₃또는 (LaSr)CoO₃이다. 이 전극 레이어들 역시 예를 들어 CVD와 같은 박층 방법으로 또는 스퍼터링에 의해 제조된다. 전자 빔 증착 역시 적합하다. 제공된 전극 재료로부터 다른 산화 전위를 가지는 쌍들이, 본 발명에 따른 제조 방법에서 필요한대로, 구성될 수 있다. 세라믹 화합물로 이루어진 전극 재료들의 장점은 화합물의 변형을 통해 특히 용이하게 산화 전위가 조절될 수 있다는 것이다.

본 발명, 특히 본 발명에 따른 제조 방법은 실시예 및 그에 해당하는 11개의 도면을 참조하여 하기에서 자세히 설명된다.

다층 콘덴서의 제조를 위한 공통 원리는 다음과 같다:

도 1 및 도 2: 비용 면에서 양호한 기판이, 예를 들어 Al₂O₃, 실리콘 또는 유리의 기판이 바람직하다. 금속 기판도 가능하다. 이 기판(1)은 공지된 접착제 층(6)으로 코팅되며, 이 접착제 층은 제 1전극 레이어(E1)의 균일한 성장도 보장하며 또한 그의 양호한 접착도 보장한다. 유리를 위한 공지된 접착제 층은 예를 들어 TiO₂이다.

다층 콘덴서의 제조는 대면적 기판(1)에서 이루어지는 것이 바람직하다. 이 기판은, 원하는 기초면을 개별 콘덴서들로 나중에 분할하는 것을 지원하기 위해, 홈들로 된 트렌치 패턴을 갖는다. 도 1에는 기판 표면을 열(3)과 행(5)으로 분할하는 수평 홈(2) 및 수직 홈(4)으로 된 그와 같은 패턴이 예로 도시되어 있다. 표준 포맷들을 갖는 기판들이 이용되는 것이 바람직하며, 예를 들어 8"-이용에서, 그것들은 종래의 박층 침전 장치에 적합하다.

도 2에는 수평 홈(2)에 대해 평행한 기판(1)의 횡단면(참고 도 1의 라인 F2)에 관한 완전한 층구조가 도시되어 있다. 제 1산화 전위를 가지는 전극 재료의 제 1전극 레이어(E1) 및 층구조가 도시되어 있다. 제 1전극 레이어(E1)는 그와 같은 전극 재료로 형성되는 것이 바람직하며, 이것은 기판(1)에 대해 또는 접착제 층(6)에 대한 양호한 접착을 보여주고 있으며 또한 그 외에도 균일하게 그리고 가능한 한 평평하면서 매끄러운 표면을 가지면서 침전될 수 있다. 이 제 1전극 레이어(E1)에 대한 적당한 재료는 예를 들어 백금이다.

그 위에 제 1유전층(D1)이 예를 들어 박층 방법으로 침전된다. 그 다음에 제 2산화 전위를 가지는 제 2전극 재료로 이루어진 제 2전극 레이어(E'2)가 온다. 이 산화 전위는 제 1전극 레이어(E1)의 산화 전위보다 낮다. 제 1Pt-전극(E1)과의 적당한 결합물은 예를 들어 IR 또는 (LaSr)CoO₃를 형성한다. 기타의 층으로서 제 2유전층(D2)이 오며, 이것은 제 1유전층(D1)과 동일한 재료로 이루어지거나 이것과는 다를 수 있다. 그 위에 제 3전극 레이어(E3)가 만들어지고, 이것은 다시 제 1산화 전위를 갖는 제 1전극 재료로 이루어진다.

2개 이상의 유전층들로 이루어지는 층구조에 있어서 기타의 유전층들(D) 및 전극 레이어(E 및 E')가 교대로 적층된다. 이 유전층들의 수 n에 대한 상한치는 한편으로는 경우에 따라서는 균일성의 중단이 되며, 다른 한편으로는 비용면에서 떨어지지 않는 증대된 공정 비용이 된다.

층구조 상에서 폐쇄시키는 층은 보호층(7)이며, 이것은 실시예에서 유전 재료로 이루어진다.

이 기판(1)은 이 위에 배열되는 층구조물과 함께 수평의 홈(2)을 따라 콘덴서 열(3)로 분할된다. 이 층구조의 분리를 위해 디깅(digging) 방법으로서 이온 빔 에칭(ion beam etching)이 이용될 수 있다. 그에 반해 이 기판은 커트될 수 있거나 또는 수직 홈(4)을 따라 쪼개질 수 있다.

도 3에는 기타의 층구조 횡단면이 도시되어 있다. 이 도면에서 위를 향해 있는 면은 도 2의 층구조의 측면을 의미한다.

다음 단계에서 보다 낮은 산화 전위를 가지는 전극 레이어들의 전극 재료가 이 표면 (=층구조의 측면)으로부터 선택적으로 제거된다. 양전극 재료들의 산화 전위가 다르기 때문에 보다 낮은 산화 전위를 가지는 전극의 일부의 선택적 제거는 그에 대응하는 강한 에칭제에 의한 간단한 웨트 케미컬 에칭(wet-chemical etching)을 통해 이루어진다. 도 4a에는 에칭 단계 후의 층구조가 도시되어 있으며, 이 경우 이 전극(E'2)의 일부의 제거를 통해 홈(8)이 측면에 생겨나게 된다.

이 선택적 에칭에 대한 대체 방법으로서 측면은 부가적인 금속 이온을 (예를 들어 보다 높은 산화 전위를 가지는 전극 재료) 함유하는 전해질에서 처리된다. 이 때 그에 상응하는 레독스(redox) 공정을 통해 보다 낮은 산화 전위를 가지는 전극 재료가 용해되는 반면, 보다 높은 산화 전위를 가지는 전극 재료 위에서 금속 침전(9)이 발생한다. 도 4b에는 이 단계에 따른 배열이 도시되어 있다.

그 다음으로서 홈(8)은, 나중의 전기 접촉에 대해 에칭된 전극 레이어(E'2)를 절연시키기 위해, 절연 재료로 채워진다. 이 측면 상에 전면적으로 절연층(10)이 침전되는 것이 바람직하며, 이것은 홈(8)을 함께 채운다. 도 5a 및 도 5b에는 이 단계에 따른 배열이 도시되어 있다.

표면(측면)에 대해 평행하게 절연층(10)의 균일한 디깅을 통해, 예를 들어 화학적으로 기계적인 폴리싱(CMP, chemically mechanic polish)을 통해, 보다 높은 산화 전위를 가지는 전극 레이어들(E1 및 E3)이 커버되지 않는다. 보다 낮은 산화 전위를 가지는 전극 레이어(E'2)는 절연 재료의 스트립(11)으로 이 홈(8)에서 덮이며 따라서 전기적으로 절연되어 있다.

이 전극 레이어들(E1 및 E3)을 접촉시키기 위해 이 표면 위에 제 1접촉층(12)이 놓이게 된다. 이것은 크롬 및/또는 니켈로 이루어지는 접착제 층, 백금으로 된 스퍼터링된 확산 차단층 및 웰딩을 통해 접합을 가능하게 만드는 그와 같은 기타의 전극 레이어를(예를 들어 금으로된) 포함할 수 있다.

다음 단계에서 이 접촉층(12)에 마주하는 측면에 전극 재료의 일부가 전극 레이어(E1 및 E3)로부터 용해된다. 이는 양극적으로 지원되는 전기 화학적인 에칭을 통해 간단하게 이루어지며, 이 경우 접촉층(12)은 전해질 에칭통(caustic bath)에서 애노드와 연결되어 있다. 도 8에는 전해질 에칭 후의 배열이 도시되어 있다. 이 표면으로부터 전극 레이어(E1 및 E3)의 전극 재료를 제거하므로써 홈(13)이 만들어진다.

유사한 방식으로 이 홈(13)은 마찬가지로 절연 재료(14)로 채워지고, 이 전극 레이어(E'2)의 표면은 CMP에 의해 커버되지 않으며 또한 그 위에 침전되는 제2의 접촉층(15)과 전기적으로 도전되게 연결되어 있다.

도 3 내지 도 9에 의거하여 설명되는 공정 단계들은 다수의 콘덴서 열(3)을 위해 동시에 실시되는 것이 유리하다. 다수의 콘덴서 열들은 적층되는 것이 유리하므로, 이 콘덴서 열의 전체 측면들은 공동의 표면을 형성한다. 이 콘덴서 열(3)은 분할을 통해 홈(4)을 따라 원하는 기초면을 가지는 개별 다층 콘덴서로 분할된다.

온도 반응 X7R을 갖는 다층 콘덴서의 제조:

CIA-표준에 따른 온도 반응 X7R을 가지는 다층 콘덴서는 하나의 층구조로 실현될 수 있으며, 이 층구조의 유전층들(D)은 재료 시스템 (Ba_1-uSr_u)TiO₃(=BST)로 이루어지거나 또는 이 시스템 Ba(Ti_1-xZr_x)O₃로 이루어지거나 또는 예를 들어 Pb〔Ti_1-x(Mg_1/3Nb_2/3)_x〕O₃과 같은 리랙서 시스템(relaxor systems) 으로 이루어진다. 이 화합물의 변형예를 통해, 즉 변수 u와 x의 변경을 통해 층구조에서 다수의 상이한 유전층들(D1 내지 Dn)이 실현된다. 이 때 이 상이한 유전층들의 재료 화합물은, 개별 유전층들의 임계 온도 영역들이 가능한 한 균일하게 관찰되는 온도 영역에 분포되도록 선택된다. 이 경우 다층 콘덴서는 데피니션에 따라 원하는 온도 반응 X7R을 나타낸다. 도 10에는 BST-시스템 Ba(Ti_1-xZr_x)O₃에 의해 이 값 ε_r의 온도 반응이 변수 u의 변경을 통해 160℃이상의 온도 영역에서 어떻게 변하는지가 도시되어 있다. 다른 변수들 u를 위한 7개의 측정 곡선들이 대표적으로 제공되어 있으며, 이의 최대치들은 -50 내지 +110 ℃의 도시된 온도 범위에 걸쳐 균일하게 퍼져있다. 이 도면은 최대치들의 균일한 분포가 가능하다는 것에 대한 단지 예로서 도시되어 있다. 원하는 표준 X7R에 대한 적당한 화합물은 다른 바륨/스트론튬-비율 또는 다른 물질 시스템들과 BST-화합물들과 함께 얻어질 수 있다. 정밀한 매칭을 위해, 다층 콘덴서에서 다른 화합물들 또는 물질 시스템들을 이용할 수 있으며, 이 경우 그러나 다수의 층들도 동일한 화합물을 가질 수 있다. 개별 유전층(D)의 임계의 온도 영역은 최대의 상대적 특성 변경이 발생하는 영역이다. 이 임계 영역은 강유전 층인 경우 대략 퀴리(curie) 온도에서 선명한 경계의 온도 영역이 되며, 그와 반대로 리랙소 시스템인 경우에는 강유전 위상 천이의 포인트에서 상대적으로 넓은 영역이 된다. 완전한 다층 콘덴서의 온도 특성은 어느 정도는 평균값으로서 얻어지고 또는 개별 유전층들의 온도 프로파일의 중첩을 통해 얻어지며 X7R에 대한 원하는 스페시피케이션(specification)으로 조절될 수 있다.

도 11에는 표준 X7R을 충족시키는 본 발명에 따른 다층 콘덴서의 온도 반응이 도시되어 있다. 이 온도 반응에 대한 측정 곡선은 개별 층들을 위한 측정 곡선의 최대치에 상응하는 최대치를 갖긴 하지만 전체적으로 평균값으로부터의 작은 편차만이 관찰된다. -55와 +125℃ 사이에서 다층 콘덴서의 커패시턴스의 상대적인 변경치들(ΔC/C)은 ±15의 값에 도달할 수 있다.

온도 반응 Y5V를 가지는 다층 콘덴서의 제조:

이 온도 반응 Y5V를 가지는 다층 콘덴서는 리랙소 재료에 의해 간단하게 제조될 수 있으며, 이 경우 전체 유전층(d)들은 동일한 리랙소 재료로 이루어질 수 있다. 앞서의 실시예에 제공된 리랙소 시스템이 그에 이용될 수 있다. 요구되는 온도 반응을 충족하기 위해 이 유전층(D)들은 다른 리랙소 재료들로도 만들어질 수 있어서, 상기 언급한 시스템 PMN-PT의 Y5V 특성 대신에 Z5V-특성을 얻을 수 있다. 다층 콘덴서의, 이 표준에 요구되는 상대작인 커패시턴스 변경치들(ΔC/C)은 -30 내지 +85℃의 인터벌에서 Y5V에 대해 최대 +22%/-82%에 달하고 그리고 +10 내지 85℃의 인터벌에서 Z5V에 대해 +22%/-56%에 달한다.

온도 반응 C0G를 가지는 다층 콘덴서의 제조:

이 온도 반응 C0G는 본 발명에 따라 다층 콘덴서로 실현될 수 있으며, 이의 층구조는 낮은 유전율을 가지는 유전층(D)을 포함한다. 이는 특히 비강유전 재료들이다. 상기 표준의 충족을 위한 적당한 재료 시스템은 예를 들어 ε_r=40인 (Sn, Zr)TiO₄이다. 양이온 비율 Sn/Zr의 변경을 통해 유전층들이 다른 온도 특성과 결합될 수 있으며, 이것은 전체 다층 콘덴서에서 단지 작은 상대적인 그리고 절대적인 특성 변경치를 가지는 외견상으로 균일한 온도 반응의 결과로 얻어진다. 온도 반응 허용오차는, 원하는 경우에, 표준 C0G가 요구하는 것보다 양호하게 조절될 수 있다. 표준 C0G에 대해 이 콘덴서의 전체 운전 온도 범위에 걸쳐 온도 계수는 TCε = dε/εdT = 0 ± 30 ppm/K에 달한다.

본 발명에 따른 다층 콘덴서는 매우 큰 커패시턴스를 가지고 전해질 콘덴서에 대한 대체물로서 이용될 수 있다. 그에 대안으로 이것은, 예를 들어 칩 하우징에의 집적을 위해 또는 무접촉 칩카드(스마트 카드)를 내장하기 위해, 작은 자리 또는 작은 공간을 갖는 콘덴서로서 이용될 수 있다. 종래의 세라믹 다층 콘덴서에 비해 이것은 상응하는 층수인 경우 전형적으로 100배 더 큰 고유 커패시턴스를 갖는다. ε=500을 갖는 유전층의 제곱 밀리미터인 면(面)마다 전형적으로 약 10nF의 커패시턴스가 얻어질 수 있다. ε가 점점 커지는 경우 이 값은 그에 상응하게 커진다.

Claims (14)

1. - 하나의 기판(1)에 2㎛의 최대 층 두께를 가지는 n+1개의 전극 레이어(E) 및 n개의 세라믹 유전층(D)이 교대로 배열되어 하나의 층구조가 되며,

   - 제 1접촉층(12) 및 제 2접촉층(15)은 상기 층구조의 측면에서 서로 별도로 배열되고 또한 층 평면에 대해 거의 직각 방향으로 배열되며,

   - 상기 전극 레이어(E)는 제 1접촉층 및 제 2접촉층과 교대로 전기적으로 접속되어 있으며,

   - 상기 n은 1 < n < 100 범위에 있는 특징을 갖는, 박막 구조의 다층 콘덴서.
2. 제 1항에 있어서, 상기 제 1접촉층(12)과 연결되어 있는 제 1전극 레이어(E)는 제 2접촉층(15)과 연결된 제 2전극 레이어(E')와 상이한 재료로 이루어지며, 이 경우 양전극-재료들의 산화 전위는 상이한 것을 특징으로 하는 다층 콘덴서.
3. 제 1항 또는 제 2항에 있어서, 상기 유전층들 각각은 단일 유전 재료로 이루어지지만, 다른 유전층들은 적어도 2개의 상이한 유전 재료를 함유하는 것을 특징으로 하는 다층 콘덴서.
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 유전층(D)이 강유전층을 포함하는 것을 특징으로 하는 다층 콘덴서.
5. 제 4항에 있어서, 상기 층구조는 상이한 온도 특성을 가지는 다른 강유전층을 포함하며, 상기 강유전층은, 평균값의 형성을 통해 전체 다층 콘덴서를 위한 원하는 온도 특성이 얻어지도록 선택되는 것을 특징으로 하는 다층 콘덴서.
6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, n은 5 < n < 20 범위에 있는 것을 특징으로 하는 다층 콘덴서.
7. a) 기판(1)상에 제 1전극 레이어(E1)를 제공하는 단계,

   b) 상기 제 1전극 레이어상에 제 1유전층(D1)을 제공하는 단계,

   c) 상기 제 1유전층상에 제 1전극 레이어와 상이한 재료로 구성된 제 2전극 레이어(E'2)을 제공하는 단계,

   d) 단계 b)와 c)는 원하는 n개의 유전층(D)이 만들어질 때까지 반복되며, 이 경우 상기 전극 레이어(E)는 제 1 및 제 2전극 재료로 교대로 이루어지고, 이 때 n은 1 < n < 100 범위에 있으며,

   e) 상기 기판(1)에 형성된 층구조의 층 평면에 대해 거의 직각으로 배치된 제 1측면에서 보다 낮은 산화 전위를 갖는 상기 전극 재료(E')의 일부를 용해하는 단계,

   f) 상기와 같이 형성된 홈(8)을 절연 재료로 채우는 단계,

   g) 상기 제 1측면과 분리되어 있는 제 2측면에서 보다 높은 산화 전위를 가지는 전극 재료(E)를 선택적으로 부분적으로 용해하는 단계,

   h) 상기와 같이 형성된 홈(13)을 절연 재료(14)로 채우는 단계,

   i) 단계 f) 또는 단계 h) 후에 동일한 전극 재료로 이루어지는 모든 전극 층들을 서로 도전 접속시키는 각각 하나의 접촉층을 상기 양 측면에 제공하는 단계를 포함하는, 다층 콘덴서의 제조 방법.
8. 제 7항에 있어서, 전기 화학적 에칭에 의해서 보다 높은 산화 전위를 가지는 전극 재료의 용해가 이루어지며, 이 경우 앞서의 공정 단계에서 전기적으로 서로 접속된 전극 레이어들은 애노드와 연결되어 있는 것을 특징으로 하는 방법.
9. 제 7항 또는 제 8항에 있어서, 웨트-케미컬 에칭에 의해서 보다 낮은 산화 전위를 가지는 전극 재료를 용해하는 것을 특징으로 하는 방법.
10. 제 7항 또는 제 8항에 있어서, 전해질 배쓰(bath)에서 전극 재료는 보다 높은 산화 전위를 가지는 전극 레이어(E) 위에서 무전류로 침전되며, 보다 낮은 산화 전위를 가지는 전극-재료(E')는 리액티브 캐쏘드로서 이용되고 또한 부분적으로 용해되는 것을 특징으로 하는 방법.
11. 제 7항 내지 제 10항 중 어느 한 항에 있어서, 측면 위에 있는 홈(8, 13)을 채우기 위해 전면적으로 절연층을 제공하며, 상기 절연층은 부분적으로 용해되지 않은 전극 레이어가 커버되지 않을 때까지 디깅에 의해서 측면에 대해 평행하게 제거되는 것을 특징으로 하는 방법.
12. 제 11항에 있어서, 상기 절연층의 디깅은 화학 기계적인 폴리싱(CMP)에 의해서 이루어지는 것을 특징으로 하는 방법.
13. 제 7항 내지 제 12항 중 어느 한 항에 있어서,

    - 대면적의 기판(1)을 사용하고,

    - 공정 단계 d) 후에 상기 기판을 스트립 형상 콘덴서 열(3)로 분할하며,

    - 상기 콘덴서 열의 다수의 열을 층구조의 방향으로 적층시키며,

    - 적층시에는 공정 단계 e) 내지 i)를 다수의 콘덴서 열을 위해 동시에 실시하며,

    - 상기 콘덴서 열을 재차 서로 분리시키며, 또한 개별 다층 콘덴서로 분할하는 것을 특징으로 하는 방법.
14. 제 13항에 있어서, 콘덴서 열(3)로의 분할을 지원하는 하나의 기판(1)을 사용하며, 개별 다층 콘덴서들은 표면에서 상기 분할에 상응하는 홈 패턴(2, 4)을 가지는 것을 특징으로 하는 방법.