JP2004047707A - 積層セラミックコンデンサアレイ - Google Patents
積層セラミックコンデンサアレイ Download PDFInfo
- Publication number
- JP2004047707A JP2004047707A JP2002202677A JP2002202677A JP2004047707A JP 2004047707 A JP2004047707 A JP 2004047707A JP 2002202677 A JP2002202677 A JP 2002202677A JP 2002202677 A JP2002202677 A JP 2002202677A JP 2004047707 A JP2004047707 A JP 2004047707A
- Authority
- JP
- Japan
- Prior art keywords
- internal
- internal electrodes
- width
- capacitor array
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】静電容量のばらつきの少なく、所望の静電容量を得ることが可能で、しかも、内部電極どうしのショート不良やカット不良の発生が少なく、生産性及び信頼性の高い積層セラミックコンデンサアレイを提供する。
【解決手段】複数のコンデンサ素子（コンデンサ部）５ａ，５ｂ，５ｃ，５ｄが、一つのセラミック素子１中に配設された構造を有する積層セラミックコンデンサアレイにおいて、同一平面に配設された複数の内部電極２（２ａ，２ｂ）においては、互いに隣り合う内部電極２ａ，２ｂのうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、セラミック層を介して互いに対向する内部電極２ａ，２ｂについては、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成する。
【選択図】 図１
【解決手段】複数のコンデンサ素子（コンデンサ部）５ａ，５ｂ，５ｃ，５ｄが、一つのセラミック素子１中に配設された構造を有する積層セラミックコンデンサアレイにおいて、同一平面に配設された複数の内部電極２（２ａ，２ｂ）においては、互いに隣り合う内部電極２ａ，２ｂのうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、セラミック層を介して互いに対向する内部電極２ａ，２ｂについては、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサに関し、詳しくは、複数のコンデンサ部が一つのセラミック素子中に配設された構造を有する積層セラミックコンデンサアレイに関する。
【０００２】
【従来の技術】
従来の積層セラミックコンデンサアレイは、通常、誘電体グリーンシート（セラミックグリーンシート）に複数の内部電極を印刷し、これを所望の静電容量を取得できるように、所定枚数積層、圧着し、所定の位置で切断して、個々のセラミック素子に分割した後、焼成し、外部電極を形成することにより製造されている。
【０００３】
図４（ａ），（ｂ）は、このようにして製造された積層セラミックコンデンサアレイを示すものであり、図４（ａ）は平面透視図、図４（ｂ）は正面を図４（ａ）のｂ−ｂ線に沿って断面とした斜視図である。
図４（ａ），（ｂ）に示すように、この積層セラミックコンデンサアレイは、セラミック素子５１中に、セラミック層５１ａを介して互いに対向し、かつ互いに逆側の側面に引き出されるように内部電極５２（５２ａ，５２ｂ）を配設することにより形成された複数個（この例では４個）のコンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄを備えており、セラミック素子５１の側面には、引き出された内部電極５２（５２ａ，５２ｂ）と導通するように、各コンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄについて一対の外部電極５３（５３ａ，５３ｂ）が配設された構造を有している。
【０００４】
【発明が解決しようとする課題】
ところで、図４（ａ），（ｂ）に示すような積層セラミックコンデンサアレイにおいては、各コンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄを構成する内部電極５２（５２ａ，５２ｂ）の、セラミック層５１ａを介して互いに対向する一対の内部電極５２ａ，５２ｂについてみた場合の有効電極部の形状及び面積が同一に形成されていることから、マザーシートを積層、圧着する際に、内部電極が積層された領域と積層されていない領域とに加わる応力に差が生じ、内部電極の積層ずれにより、静電容量取得面積が変化し、形成される静電容量にばらつきが生じるという問題点がある。
【０００５】
また、大きな静電容量が得られるように、内部電極の面積を大きくした場合、同一平面で隣り合う内部電極どうしの間隔が狭くなり、内部電極印刷時の位置ずれによって内部電極間のショート不良を引き起こしやすくなるという問題点がある。
【０００６】
また、内部電極５２（５２ａ，５２ｂ）の幅Ｗ（図４（ａ））が狭い場合、特に幅Ｗが１００μｍ以下になると、マザーシートを積層、圧着する際に、内部電極５２（５２ａ，５２ｂ）の積層ずれが発生しやすく、静電容量に大きなばらつきが生じたり、カットして個々の積層セラミックコンデンサアレイに分割する際に、内部電極の引き出し電極部以外の部分が切断端面に露出するカット不良が発生しやすくなるという問題点がある。
【０００７】
本発明は上記問題点を解決するものであり、静電容量のばらつきが少なく、所望の静電容量を得ることが可能で、しかも、内部電極どうしのショート不良やカット不良の発生が少なく、生産性及び信頼性の高い積層セラミックコンデンサアレイを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明（請求項１）の積層セラミックコンデンサアレイは、
セラミック素子中の同一平面に複数の内部電極が配設され、かつ、該同一平面に配設された複数の内部電極のそれぞれが、セラミック素子中の他の同一平面に配設された複数の内部電極のうちの所定の内部電極と、セラミック層を介して互いに対向することにより、複数のコンデンサ部が一つのセラミック素子中に配設された構造を有する積層セラミックコンデンサアレイにおいて、
同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極の、一方の内部電極の面積が他方の内部電極の面積より大きく形成され、かつ、
積層方向についてみた場合に、略同一の領域にセラミック層を介して配設された複数の電極のうちの、セラミック層を介して互いに対向する一対の内部電極においては、一方の内部電極の面積が、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成されていること
を特徴としている。
【０００９】
同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極のうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、セラミック層を介して互いに対向する内部電極については、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成することにより、同一平面で隣り合う内部電極間の距離を大きくしてショート不良の発生を抑制することが可能になるとともに、内部電極の積層領域を分散させて積層、圧着時の応力による内部電極の積層ずれを抑制、防止して、カット不良の発生を減少させることができるようになる。また、セラミック層を介して互いに対向する一対の内部電極のうちの一方の内部電極の面積を、他方の内部電極の面積より大きく形成することにより、内部電極の位置ずれによる対向面積の変動を抑制、防止して、静電容量のばらつきを抑えることが可能になる。
【００１０】
また、請求項２の積層セラミックコンデンサアレイは、前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の有効電極部の幅及び長さのいずれもが、他方の内部電極の有効電極部の幅及び長さとは異なっていることを特徴としている。
【００１１】
対向する内部電極のうちの、一方の内部電極の有効電極部の幅及び長さを、他方の内部電極の有効電極部の幅及び長さと異ならせた場合、従来の積層セラミックコンデンサアレイにおいて生じるような、同一形状、同一寸法の多数枚の内部電極が同一領域に配設され、内部電極が配設された領域と内部電極が配設されていない領域との間の応力のばらつきが生じることなどによる、積層ずれや圧着時の密度ばらつきなどの増大などを確実に抑制することが可能になり、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００１２】
なお、本発明において、内部電極の有効電極部とは、内部電極のうちのセラミック層を介して隣り合う一対の内部電極についてみた場合の、互いに対向する領域を意味する概念である。
【００１３】
また、請求項３の積層セラミックコンデンサアレイは、
前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満であり、
他方の内部電極の、焼成前における有効電極部の幅が、前記一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広いこと
を特徴としている。
【００１４】
内部電極の幅が狭い場合（特に幅が１００μｍ未満の場合）、マザーシートを積層、圧着する際に、内部電極の積層ずれが発生し、静電容量に大きなばらつきが生じたり、カットして個々の積層セラミックコンデンサアレイに分割する際に、カット不良が発生しやすいが、上述のように、セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満である場合に、他方の内部電極の、焼成前における有効電極部の幅を、一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広くすることにより、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイをより確実に得ることが可能になる。
【００１５】
また、請求項４の積層セラミックコンデンサアレイは、前記内部電極をセラミック素子の端面に引き出すための引き出し電極部の幅が、内部電極の有効電極部の幅よりも狭く形成されていることを特徴としている。
【００１６】
内部電極の引き出し電極部の幅を、内部電極の有効電極部の幅より狭くすることにより、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００１８】
［実施形態１］
図１（ａ），（ｂ）は、本発明の一実施形態にかかる積層セラミックコンデンサアレイを示す図であり、図１（ａ）は平面透視図、図１（ｂ）は正面を図１（ａ）のｂ−ｂ線に沿って断面とした斜視図である。
【００１９】
この実施形態１の積層セラミックコンデンサアレイは、図１（ａ），（ｂ）に示すように、セラミック素子１中に、セラミック層１ａ（図１（ｂ））を介して互いに対向するように内部電極２（２ａ，２ｂ）を配設することにより形成された複数個の素子部（この例では４個のコンデンサ素子（コンデンサ部）５ａ，５ｂ，５ｃ，５ｄ）を備えているとともに、セラミック素子１の互いに対向する側面６ａ，６ｂ（図１（ａ））には、交互に逆側の端面に引き出された内部電極２（２ａ，２ｂ）と導通するように、各コンデンサ素子５ａ，５ｂ，５ｃ，５ｄのそれぞれに、一対の外部電極３ａ，３ｂが配設された構造を有している。
【００２０】
そして、この積層セラミックコンデンサアレイは、図２（ａ）に示すように、表面に複数の第１の内部電極パターン１２ａを印刷した第１のセラミックグリーンシート１１ａと、図２（ｂ）に示すように、複数の第２の内部電極パターン１２ｂを印刷した第２のセラミックグリーンシート１１ｂを交互に５０枚ずつ、合計１００枚積層するとともに、さらにその上下に内部電極パターンの形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着し、焼成を行った後、外部電極３ａ，３ｂ（図１（ａ））を形成することにより製造される。なお、実際には、マザーセラミックグリーンシートの状態で積層、圧着し、カットして個々の積層セラミックコンデンサアレイ用のセラミック素子に分割した後、焼成、外部電極の形成を行う、いわゆる多数個取りの製造方法により製造される。
【００２１】
この実施形態の積層セラミックコンデンサアレイは、寸法が、２．０ｍｍ（長さ）×１．２５ｍｍ（幅）×０．８５ｍｍ（厚み）で、０．１μＦ×４素子の積層セラミックコンデンサアレイである。
【００２２】
そして、この実施形態では、図２（ａ）に示す第１の内部電極パターン１２ａの幅ａ，ｂと、長さｅ，ｆ、各内部電極パターン１２ａの間隔ｇＡ及び、図２（ｂ）に示す第２の内部電極パターン１２ｂの幅のｃ，ｄと、長さｇ，ｈ、各内部電極パターン１２ｂの間隔ｇＢの値を表１に示すように変化させセラミックグリーンシートを用いて積層セラミックコンデンサアレイを作製し、形成される静電容量の大きさと、ショート不良の発生率の関係を調べた。その結果を表１に併せて示す。なお、この実施形態の積層セラミックコンデンサアレイにおいては、内部電極をセラミック素子の端面に引き出すための引き出し電極部２２の幅（焼成前の幅）Ｗ１（図２（ａ），（ｂ））を焼成前の内部電極（すなわち内部電極パターン）の有効電極部２３の幅Ｗ２（図２（ａ），（ｂ））より狭く形成している。
【００２３】
また、比較のため、第１の内部電極パターン１２ａと第２の内部電極パターン１２ｂとで、各部の寸法ａとｃ，ｂとｄ，ｅとｇ，ｆとｈがそれぞれ同一である内部電極パターンから形成した内部電極を備えた積層セラミックコンデンサアレイ（比較例１）と、ａとｂが同一、ｃとｄが同一で、ａとｃが異なり、ｂとｄが異なる一方、ｅ，ｆ，ｇ，及びｈが同一である内部電極パターンから形成した内部電極を備えた積層セラミックコンデンサアレイ（比較例２）を作製して、その特性を調べた。その結果を表１に併せて示す。
【００２４】
【表１】
【００２５】
表１より、同一平面に配設された内部電極２ａにおいては、互いに隣り合う一方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａ）が他方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ｂ）と異なり、セラミック層１ａ（図１（ｂ））を介して配設された複数の内部電極のうちの、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅が異なる（すなわち、内部電極パターン１２ａ，１２ｂの幅ａとｃが異なり、ｂとｄが異なる）実施例１の積層セラミックコンデンサアレイにおいては、上述の内部電極２ａ，２ｂの幅が全て等しい比較例１の積層セラミックコンデンサアレイに比べて、静電容量のばらつきが減少していることがわかる。
【００２６】
また、比較例２の場合は、同一平面に配設された内部電極２ａにおいて、互いに隣り合う内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａとｂ）が等しく、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅が異なる（すなわち、内部電極パターン１２ａ，１２ｂの幅ａとｃが異なり、ｂとｄが異なる）ため、静電容量のばらつきは比較例１に比べて減少している。
しかしながら、内部電極２ａにおいて全ての内部電極の幅を比較例１より大きくしているため、内部電極２ａの間隔（すなわち、内部電極パターン１２ａの間隔ｇＡ）が小さくなり、ショート不良が生じやすいという問題が生じている。これに対して、実施例１では、比較例２より広い内部電極間隔ｇＡを確保することができるため、ショート不良率が増加するという問題は生じていない。
【００２７】
さらに、同一平面に配設された内部電極２ａにおいては、互いに隣り合う一方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａとｂ）及び長さ（すなわち、内部電極パターン１２ａの長さｅとｆ）が異なり、セラミック層１ａを介して配設された複数の内部電極のうちの、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅及び長さが異なる（すなわち、内部電極パターン１２ａ及び１２ｂにおける幅ａとｃ、ｂとｄが異なり、長さｅとｇ、ｆとｈが異なる）実施例２の積層セラミックコンデンサアレイにおいては、さらに静電容量のばらつきが減少していることがわかる。
【００２８】
なお、実施例１と同様に、同一面の隣り合うコンデンサ素子間において、内部電極の幅を互いに異ならせて、幅の広い内部電極と幅の狭い内部電極を交互に配設することにより、内部電極間のギャップｇＡ，ｇＢを広く確保することが可能になり、隣り合う内部電極間の短絡を防止することが可能になる。
【００２９】
なお、内部電極パターンの印刷精度や製造誤差などを勘案すると、隣り合う内部電極間の、印刷のにじみなどによる短絡を防止するためには、一般に３０μｍ以上のギャップが必要であるが、上記実施例１及び２では約４０μｍのギャップを確保することが可能になり、内部電極の積層ずれが少なくなることを考慮すれば、ショート不良率は従来と同程以下に抑えることが可能である。
【００３０】
また、上記実施例１及び２の積層セラミックコンデンサアレイにおいては、内部電極をセラミック素子の端面に引き出すための引き出し電極部２２の幅を内部電極の有効電極部２３の幅より狭く形成しているので、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性に優れた積層セラミックコンデンサアレイを得ることができる。
【００３１】
［実施形態２］
図２（ａ），（ｂ）に示すように、表面に複数の第１の内部電極パターン１２ａを印刷した第１のセラミックグリーンシート１１ａと、複数の第２の内部電極パターン１２ｂを印刷した第２のセラミックグリーンシート１１ｂを、交互に５枚ずつ、合計１０枚積層するとともに、さらにその上下に内部電極パターンの形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着し、焼成を行った後、外部電極３ａ，３ｂ（図１（ａ））を形成することにより図１（ａ），（ｂ）に示すような積層セラミックコンデンサアレイを作製した。
【００３２】
なお、この実施形態２において、第１の内部電極パターン１２ａの各部の寸法ａ，ｂ，ｅ，ｆ、及び第２の内部電極パターン１２ｂの各部の寸法ｃ，ｄ，ｇ，ｈは、表２に示すような値とした。
【００３３】
そして、得られた積層セラミックコンデンサアレイ（寸法が２．０ｍｍ（長さ）×１．２５ｍｍ（幅）×０．６ｍｍ（厚み）で、１０００ｐＦ×４素子の積層セラミックコンデンサアレイ）について、カット不良発生率を調べた。なお、ここでのカット不良とは、図３に示すように、カット後のセラミック素子の端面に内部電極（内部電極パターン）２（２ａ，２ｂ）が露出して、所望の静電容量を取得できなくなったり、内部電極２（２ａ，２ｂ）の露出部分が外部と短絡を生じたりするおそれがある場合をいう。
表２に内部電極の幅とカット不良発生率の関係を示す。
【００３４】
【表２】
【００３５】
表２より、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１１５μｍである実施例３の積層セラミックコンデンサアレイにおいては、カット不良の発生率が０．５％と低くなっていることがわかる。また、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１２０μｍである実施例４，及び一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が４５０μｍである実施例５の積層セラミックコンデンサアレイにおいては、カット不良の発生率が０％となっている。すなわち、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍと１００μｍ未満であり、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１２０μｍ（実施例４）又は４５０μｍ（実施例５）であって、両者の差が２０μｍを超えて広く形成されているので、カット不良の発生を確実に防止することが可能になる。
【００３６】
これに対して、セラミック層を介して互いに対向する一対の内部電極（詳しくは内部電極パターン）の両方を、いずれも９５μｍとした比較例３の積層セラミックコンデンサアレイの場合には、カット不良の発生率が５．０％と高くなっており、好ましくないことがわかる。このように、内部電極の幅がいずれも１００μｍ未満の場合には、特にカット不良が生じやすいことがわかる。
【００３７】
また、実施形態１及び２では、内部電極の引き出し電極部の幅を、有効電極部の幅よりも狭くした場合を例にとって説明したが、引き出し電極部の幅を有効電極部の幅と同じに構成することも可能である。また、引き出し電極部をテーパ形状にすることも可能である。
【００３８】
また、上記実施形態１及び２では４個のコンデンサ素子部を備えた積層セラミックコンデンサアレイを例にとって説明したが、コンデンサ素子部の数は４個に限られるものではなく、コンデンサ素子部の数が４個未満、あるいは５個以上の積層セラミックコンデンサアレイにも本発明を適用することが可能であることはいうまでもない。
【００３９】
なお、本発明は、上記実施形態に限定されるものではなく、内部電極の具体的な形状、積層数、セラミック素子の寸法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００４０】
【発明の効果】
上述のように、本発明（請求項１）の積層セラミックコンデンサアレイは、同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極のうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、積層方向についてみた場合に、略同一の領域にセラミック層を介して配設された複数の電極のうちの、セラミック層を介して互いに対向する一対の内部電極については、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成するようにしているので、同一平面で隣り合う内部電極間の距離を大きくしてショート不良の発生を抑制することが可能になるとともに、内部電極の積層領域を分散させて積層、圧着時の応力による内部電極の積層ずれを抑制、防止して、カット不良の発生を減少させることができるようになる。また、セラミック層を介して互いに対向する一対の内部電極のうちの一方の内部電極の面積を、他方の内部電極の面積より大きく形成することにより、内部電極の位置ずれによる対向面積の変動を抑制、防止して、静電容量のばらつきを抑えることが可能になる。
【００４１】
また、請求項２の積層セラミックコンデンサアレイのように、対向する内部電極のうちの、一方の内部電極の有効電極部の幅及び長さを、他方の内部電極の有効電極部の幅及び長さと異ならせた場合、従来の積層セラミックコンデンサアレイにおいて生じるような、同一形状、同一寸法の多数枚の内部電極が同一領域に配設され、内部電極が配設された領域と内部電極が配設されていない領域との間の応力のばらつきが生じることなどによる、積層ずれや圧着時の密度ばらつきなどの増大などを確実に抑制することが可能になり、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００４２】
また、請求項３の積層セラミックコンデンサアレイのように、セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満である場合に、他方の内部電極の、焼成前における有効電極部の幅を、一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広くすることにより、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイをより確実に得ることが可能になる。
【００４３】
また、請求項４の積層セラミックコンデンサアレイのように、内部電極の引き出し電極部の幅を、内部電極の有効電極部の幅より狭くすることにより、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性に優れた積層セラミックコンデンサアレイを得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる積層セラミックコンデンサアレイを示す図であり、（ａ）は平面透視図、（ｂ）は正面を断面とした斜視図である。
【図２】本発明の一実施形態にかかる積層セラミックコンデンサアレイの内部電極の形状を示す図であり、（ａ）は第１の内部電極が形成された第１のセラミックグリーンシートを示す平面図、（ｂ）は第２の内部電極が形成された第２のセラミックグリーンシートを示す平面図である。
【図３】カット後のセラミック素子の端面に内部電極が露出したカット不良の状態を模式的に示す平面図である。
【図４】従来の積層セラミックコンデンサアレイを示す図であり、（ａ）は平面透視図、（ｂ）は正面を断面とした斜視図である。
【符号の説明】
１ セラミック素子
１ａ セラミック層
２（２ａ，２ｂ） 内部電極
３ａ，３ｂ 外部電極
５ａ，５ｂ，５ｃ，５ｄ コンデンサ素子（コンデンサ部）
６ａ，６ｂ セラミック素子の側面
１１ａ 第１のセラミックグリーンシート
１１ｂ 第２のセラミックグリーンシート
１２ａ 第１の内部電極パターン
１２ｂ 第２の内部電極パターン
２２ 引き出し電極部
２３ 有効電極部
ａ，ｂ 第１の内部電極パターンの幅
ｃ，ｄ 第２の内部電極パターンの幅
ｅ，ｆ 第１の内部電極パターンの長さ
ｇ，ｈ 第２の内部電極パターンの長さ
ｇＡ 内部電極パターンどうしの間隔
ｇＢ 内部電極パターンどうしの間隔
Ｗ１ 引き出し電極部の幅
Ｗ２ 有効電極部の幅
【発明の属する技術分野】
本発明は、積層セラミックコンデンサに関し、詳しくは、複数のコンデンサ部が一つのセラミック素子中に配設された構造を有する積層セラミックコンデンサアレイに関する。
【０００２】
【従来の技術】
従来の積層セラミックコンデンサアレイは、通常、誘電体グリーンシート（セラミックグリーンシート）に複数の内部電極を印刷し、これを所望の静電容量を取得できるように、所定枚数積層、圧着し、所定の位置で切断して、個々のセラミック素子に分割した後、焼成し、外部電極を形成することにより製造されている。
【０００３】
図４（ａ），（ｂ）は、このようにして製造された積層セラミックコンデンサアレイを示すものであり、図４（ａ）は平面透視図、図４（ｂ）は正面を図４（ａ）のｂ−ｂ線に沿って断面とした斜視図である。
図４（ａ），（ｂ）に示すように、この積層セラミックコンデンサアレイは、セラミック素子５１中に、セラミック層５１ａを介して互いに対向し、かつ互いに逆側の側面に引き出されるように内部電極５２（５２ａ，５２ｂ）を配設することにより形成された複数個（この例では４個）のコンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄを備えており、セラミック素子５１の側面には、引き出された内部電極５２（５２ａ，５２ｂ）と導通するように、各コンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄについて一対の外部電極５３（５３ａ，５３ｂ）が配設された構造を有している。
【０００４】
【発明が解決しようとする課題】
ところで、図４（ａ），（ｂ）に示すような積層セラミックコンデンサアレイにおいては、各コンデンサ素子部５５ａ，５５ｂ，５５ｃ，５５ｄを構成する内部電極５２（５２ａ，５２ｂ）の、セラミック層５１ａを介して互いに対向する一対の内部電極５２ａ，５２ｂについてみた場合の有効電極部の形状及び面積が同一に形成されていることから、マザーシートを積層、圧着する際に、内部電極が積層された領域と積層されていない領域とに加わる応力に差が生じ、内部電極の積層ずれにより、静電容量取得面積が変化し、形成される静電容量にばらつきが生じるという問題点がある。
【０００５】
また、大きな静電容量が得られるように、内部電極の面積を大きくした場合、同一平面で隣り合う内部電極どうしの間隔が狭くなり、内部電極印刷時の位置ずれによって内部電極間のショート不良を引き起こしやすくなるという問題点がある。
【０００６】
また、内部電極５２（５２ａ，５２ｂ）の幅Ｗ（図４（ａ））が狭い場合、特に幅Ｗが１００μｍ以下になると、マザーシートを積層、圧着する際に、内部電極５２（５２ａ，５２ｂ）の積層ずれが発生しやすく、静電容量に大きなばらつきが生じたり、カットして個々の積層セラミックコンデンサアレイに分割する際に、内部電極の引き出し電極部以外の部分が切断端面に露出するカット不良が発生しやすくなるという問題点がある。
【０００７】
本発明は上記問題点を解決するものであり、静電容量のばらつきが少なく、所望の静電容量を得ることが可能で、しかも、内部電極どうしのショート不良やカット不良の発生が少なく、生産性及び信頼性の高い積層セラミックコンデンサアレイを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明（請求項１）の積層セラミックコンデンサアレイは、
セラミック素子中の同一平面に複数の内部電極が配設され、かつ、該同一平面に配設された複数の内部電極のそれぞれが、セラミック素子中の他の同一平面に配設された複数の内部電極のうちの所定の内部電極と、セラミック層を介して互いに対向することにより、複数のコンデンサ部が一つのセラミック素子中に配設された構造を有する積層セラミックコンデンサアレイにおいて、
同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極の、一方の内部電極の面積が他方の内部電極の面積より大きく形成され、かつ、
積層方向についてみた場合に、略同一の領域にセラミック層を介して配設された複数の電極のうちの、セラミック層を介して互いに対向する一対の内部電極においては、一方の内部電極の面積が、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成されていること
を特徴としている。
【０００９】
同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極のうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、セラミック層を介して互いに対向する内部電極については、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成することにより、同一平面で隣り合う内部電極間の距離を大きくしてショート不良の発生を抑制することが可能になるとともに、内部電極の積層領域を分散させて積層、圧着時の応力による内部電極の積層ずれを抑制、防止して、カット不良の発生を減少させることができるようになる。また、セラミック層を介して互いに対向する一対の内部電極のうちの一方の内部電極の面積を、他方の内部電極の面積より大きく形成することにより、内部電極の位置ずれによる対向面積の変動を抑制、防止して、静電容量のばらつきを抑えることが可能になる。
【００１０】
また、請求項２の積層セラミックコンデンサアレイは、前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の有効電極部の幅及び長さのいずれもが、他方の内部電極の有効電極部の幅及び長さとは異なっていることを特徴としている。
【００１１】
対向する内部電極のうちの、一方の内部電極の有効電極部の幅及び長さを、他方の内部電極の有効電極部の幅及び長さと異ならせた場合、従来の積層セラミックコンデンサアレイにおいて生じるような、同一形状、同一寸法の多数枚の内部電極が同一領域に配設され、内部電極が配設された領域と内部電極が配設されていない領域との間の応力のばらつきが生じることなどによる、積層ずれや圧着時の密度ばらつきなどの増大などを確実に抑制することが可能になり、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００１２】
なお、本発明において、内部電極の有効電極部とは、内部電極のうちのセラミック層を介して隣り合う一対の内部電極についてみた場合の、互いに対向する領域を意味する概念である。
【００１３】
また、請求項３の積層セラミックコンデンサアレイは、
前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満であり、
他方の内部電極の、焼成前における有効電極部の幅が、前記一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広いこと
を特徴としている。
【００１４】
内部電極の幅が狭い場合（特に幅が１００μｍ未満の場合）、マザーシートを積層、圧着する際に、内部電極の積層ずれが発生し、静電容量に大きなばらつきが生じたり、カットして個々の積層セラミックコンデンサアレイに分割する際に、カット不良が発生しやすいが、上述のように、セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満である場合に、他方の内部電極の、焼成前における有効電極部の幅を、一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広くすることにより、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイをより確実に得ることが可能になる。
【００１５】
また、請求項４の積層セラミックコンデンサアレイは、前記内部電極をセラミック素子の端面に引き出すための引き出し電極部の幅が、内部電極の有効電極部の幅よりも狭く形成されていることを特徴としている。
【００１６】
内部電極の引き出し電極部の幅を、内部電極の有効電極部の幅より狭くすることにより、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
【００１８】
［実施形態１］
図１（ａ），（ｂ）は、本発明の一実施形態にかかる積層セラミックコンデンサアレイを示す図であり、図１（ａ）は平面透視図、図１（ｂ）は正面を図１（ａ）のｂ−ｂ線に沿って断面とした斜視図である。
【００１９】
この実施形態１の積層セラミックコンデンサアレイは、図１（ａ），（ｂ）に示すように、セラミック素子１中に、セラミック層１ａ（図１（ｂ））を介して互いに対向するように内部電極２（２ａ，２ｂ）を配設することにより形成された複数個の素子部（この例では４個のコンデンサ素子（コンデンサ部）５ａ，５ｂ，５ｃ，５ｄ）を備えているとともに、セラミック素子１の互いに対向する側面６ａ，６ｂ（図１（ａ））には、交互に逆側の端面に引き出された内部電極２（２ａ，２ｂ）と導通するように、各コンデンサ素子５ａ，５ｂ，５ｃ，５ｄのそれぞれに、一対の外部電極３ａ，３ｂが配設された構造を有している。
【００２０】
そして、この積層セラミックコンデンサアレイは、図２（ａ）に示すように、表面に複数の第１の内部電極パターン１２ａを印刷した第１のセラミックグリーンシート１１ａと、図２（ｂ）に示すように、複数の第２の内部電極パターン１２ｂを印刷した第２のセラミックグリーンシート１１ｂを交互に５０枚ずつ、合計１００枚積層するとともに、さらにその上下に内部電極パターンの形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着し、焼成を行った後、外部電極３ａ，３ｂ（図１（ａ））を形成することにより製造される。なお、実際には、マザーセラミックグリーンシートの状態で積層、圧着し、カットして個々の積層セラミックコンデンサアレイ用のセラミック素子に分割した後、焼成、外部電極の形成を行う、いわゆる多数個取りの製造方法により製造される。
【００２１】
この実施形態の積層セラミックコンデンサアレイは、寸法が、２．０ｍｍ（長さ）×１．２５ｍｍ（幅）×０．８５ｍｍ（厚み）で、０．１μＦ×４素子の積層セラミックコンデンサアレイである。
【００２２】
そして、この実施形態では、図２（ａ）に示す第１の内部電極パターン１２ａの幅ａ，ｂと、長さｅ，ｆ、各内部電極パターン１２ａの間隔ｇＡ及び、図２（ｂ）に示す第２の内部電極パターン１２ｂの幅のｃ，ｄと、長さｇ，ｈ、各内部電極パターン１２ｂの間隔ｇＢの値を表１に示すように変化させセラミックグリーンシートを用いて積層セラミックコンデンサアレイを作製し、形成される静電容量の大きさと、ショート不良の発生率の関係を調べた。その結果を表１に併せて示す。なお、この実施形態の積層セラミックコンデンサアレイにおいては、内部電極をセラミック素子の端面に引き出すための引き出し電極部２２の幅（焼成前の幅）Ｗ１（図２（ａ），（ｂ））を焼成前の内部電極（すなわち内部電極パターン）の有効電極部２３の幅Ｗ２（図２（ａ），（ｂ））より狭く形成している。
【００２３】
また、比較のため、第１の内部電極パターン１２ａと第２の内部電極パターン１２ｂとで、各部の寸法ａとｃ，ｂとｄ，ｅとｇ，ｆとｈがそれぞれ同一である内部電極パターンから形成した内部電極を備えた積層セラミックコンデンサアレイ（比較例１）と、ａとｂが同一、ｃとｄが同一で、ａとｃが異なり、ｂとｄが異なる一方、ｅ，ｆ，ｇ，及びｈが同一である内部電極パターンから形成した内部電極を備えた積層セラミックコンデンサアレイ（比較例２）を作製して、その特性を調べた。その結果を表１に併せて示す。
【００２４】
【表１】
表１より、同一平面に配設された内部電極２ａにおいては、互いに隣り合う一方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａ）が他方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ｂ）と異なり、セラミック層１ａ（図１（ｂ））を介して配設された複数の内部電極のうちの、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅が異なる（すなわち、内部電極パターン１２ａ，１２ｂの幅ａとｃが異なり、ｂとｄが異なる）実施例１の積層セラミックコンデンサアレイにおいては、上述の内部電極２ａ，２ｂの幅が全て等しい比較例１の積層セラミックコンデンサアレイに比べて、静電容量のばらつきが減少していることがわかる。
【００２６】
また、比較例２の場合は、同一平面に配設された内部電極２ａにおいて、互いに隣り合う内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａとｂ）が等しく、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅が異なる（すなわち、内部電極パターン１２ａ，１２ｂの幅ａとｃが異なり、ｂとｄが異なる）ため、静電容量のばらつきは比較例１に比べて減少している。
しかしながら、内部電極２ａにおいて全ての内部電極の幅を比較例１より大きくしているため、内部電極２ａの間隔（すなわち、内部電極パターン１２ａの間隔ｇＡ）が小さくなり、ショート不良が生じやすいという問題が生じている。これに対して、実施例１では、比較例２より広い内部電極間隔ｇＡを確保することができるため、ショート不良率が増加するという問題は生じていない。
【００２７】
さらに、同一平面に配設された内部電極２ａにおいては、互いに隣り合う一方の内部電極２ａの幅（すなわち、内部電極パターン１２ａの幅ａとｂ）及び長さ（すなわち、内部電極パターン１２ａの長さｅとｆ）が異なり、セラミック層１ａを介して配設された複数の内部電極のうちの、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａと他方の内部電極２ｂの幅及び長さが異なる（すなわち、内部電極パターン１２ａ及び１２ｂにおける幅ａとｃ、ｂとｄが異なり、長さｅとｇ、ｆとｈが異なる）実施例２の積層セラミックコンデンサアレイにおいては、さらに静電容量のばらつきが減少していることがわかる。
【００２８】
なお、実施例１と同様に、同一面の隣り合うコンデンサ素子間において、内部電極の幅を互いに異ならせて、幅の広い内部電極と幅の狭い内部電極を交互に配設することにより、内部電極間のギャップｇＡ，ｇＢを広く確保することが可能になり、隣り合う内部電極間の短絡を防止することが可能になる。
【００２９】
なお、内部電極パターンの印刷精度や製造誤差などを勘案すると、隣り合う内部電極間の、印刷のにじみなどによる短絡を防止するためには、一般に３０μｍ以上のギャップが必要であるが、上記実施例１及び２では約４０μｍのギャップを確保することが可能になり、内部電極の積層ずれが少なくなることを考慮すれば、ショート不良率は従来と同程以下に抑えることが可能である。
【００３０】
また、上記実施例１及び２の積層セラミックコンデンサアレイにおいては、内部電極をセラミック素子の端面に引き出すための引き出し電極部２２の幅を内部電極の有効電極部２３の幅より狭く形成しているので、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性に優れた積層セラミックコンデンサアレイを得ることができる。
【００３１】
［実施形態２］
図２（ａ），（ｂ）に示すように、表面に複数の第１の内部電極パターン１２ａを印刷した第１のセラミックグリーンシート１１ａと、複数の第２の内部電極パターン１２ｂを印刷した第２のセラミックグリーンシート１１ｂを、交互に５枚ずつ、合計１０枚積層するとともに、さらにその上下に内部電極パターンの形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着し、焼成を行った後、外部電極３ａ，３ｂ（図１（ａ））を形成することにより図１（ａ），（ｂ）に示すような積層セラミックコンデンサアレイを作製した。
【００３２】
なお、この実施形態２において、第１の内部電極パターン１２ａの各部の寸法ａ，ｂ，ｅ，ｆ、及び第２の内部電極パターン１２ｂの各部の寸法ｃ，ｄ，ｇ，ｈは、表２に示すような値とした。
【００３３】
そして、得られた積層セラミックコンデンサアレイ（寸法が２．０ｍｍ（長さ）×１．２５ｍｍ（幅）×０．６ｍｍ（厚み）で、１０００ｐＦ×４素子の積層セラミックコンデンサアレイ）について、カット不良発生率を調べた。なお、ここでのカット不良とは、図３に示すように、カット後のセラミック素子の端面に内部電極（内部電極パターン）２（２ａ，２ｂ）が露出して、所望の静電容量を取得できなくなったり、内部電極２（２ａ，２ｂ）の露出部分が外部と短絡を生じたりするおそれがある場合をいう。
表２に内部電極の幅とカット不良発生率の関係を示す。
【００３４】
【表２】
表２より、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１１５μｍである実施例３の積層セラミックコンデンサアレイにおいては、カット不良の発生率が０．５％と低くなっていることがわかる。また、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１２０μｍである実施例４，及び一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍで、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が４５０μｍである実施例５の積層セラミックコンデンサアレイにおいては、カット不良の発生率が０％となっている。すなわち、一方の内部電極２ａの幅（詳しくは、内部電極パターン１２ａの幅ａ）が９５μｍと１００μｍ未満であり、他方の内部電極２ｂの幅（詳しくは、内部電極パターン１２ｂの幅ｃ）が１２０μｍ（実施例４）又は４５０μｍ（実施例５）であって、両者の差が２０μｍを超えて広く形成されているので、カット不良の発生を確実に防止することが可能になる。
【００３６】
これに対して、セラミック層を介して互いに対向する一対の内部電極（詳しくは内部電極パターン）の両方を、いずれも９５μｍとした比較例３の積層セラミックコンデンサアレイの場合には、カット不良の発生率が５．０％と高くなっており、好ましくないことがわかる。このように、内部電極の幅がいずれも１００μｍ未満の場合には、特にカット不良が生じやすいことがわかる。
【００３７】
また、実施形態１及び２では、内部電極の引き出し電極部の幅を、有効電極部の幅よりも狭くした場合を例にとって説明したが、引き出し電極部の幅を有効電極部の幅と同じに構成することも可能である。また、引き出し電極部をテーパ形状にすることも可能である。
【００３８】
また、上記実施形態１及び２では４個のコンデンサ素子部を備えた積層セラミックコンデンサアレイを例にとって説明したが、コンデンサ素子部の数は４個に限られるものではなく、コンデンサ素子部の数が４個未満、あるいは５個以上の積層セラミックコンデンサアレイにも本発明を適用することが可能であることはいうまでもない。
【００３９】
なお、本発明は、上記実施形態に限定されるものではなく、内部電極の具体的な形状、積層数、セラミック素子の寸法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【００４０】
【発明の効果】
上述のように、本発明（請求項１）の積層セラミックコンデンサアレイは、同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極のうちの、一方の内部電極の面積を、他方の内部電極の面積より大きく形成するとともに、積層方向についてみた場合に、略同一の領域にセラミック層を介して配設された複数の電極のうちの、セラミック層を介して互いに対向する一対の内部電極については、一方の内部電極の面積を、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成するようにしているので、同一平面で隣り合う内部電極間の距離を大きくしてショート不良の発生を抑制することが可能になるとともに、内部電極の積層領域を分散させて積層、圧着時の応力による内部電極の積層ずれを抑制、防止して、カット不良の発生を減少させることができるようになる。また、セラミック層を介して互いに対向する一対の内部電極のうちの一方の内部電極の面積を、他方の内部電極の面積より大きく形成することにより、内部電極の位置ずれによる対向面積の変動を抑制、防止して、静電容量のばらつきを抑えることが可能になる。
【００４１】
また、請求項２の積層セラミックコンデンサアレイのように、対向する内部電極のうちの、一方の内部電極の有効電極部の幅及び長さを、他方の内部電極の有効電極部の幅及び長さと異ならせた場合、従来の積層セラミックコンデンサアレイにおいて生じるような、同一形状、同一寸法の多数枚の内部電極が同一領域に配設され、内部電極が配設された領域と内部電極が配設されていない領域との間の応力のばらつきが生じることなどによる、積層ずれや圧着時の密度ばらつきなどの増大などを確実に抑制することが可能になり、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイを得ることが可能になる。
【００４２】
また、請求項３の積層セラミックコンデンサアレイのように、セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満である場合に、他方の内部電極の、焼成前における有効電極部の幅を、一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広くすることにより、内部電極どうしのショート不良やカット不良の発生が少なく、しかも静電容量のばらつきの少ない、信頼性の高い積層セラミックコンデンサアレイをより確実に得ることが可能になる。
【００４３】
また、請求項４の積層セラミックコンデンサアレイのように、内部電極の引き出し電極部の幅を、内部電極の有効電極部の幅より狭くすることにより、セラミック素子の端面からの水分の侵入や、はがれなどの発生を抑制して、さらに信頼性に優れた積層セラミックコンデンサアレイを得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる積層セラミックコンデンサアレイを示す図であり、（ａ）は平面透視図、（ｂ）は正面を断面とした斜視図である。
【図２】本発明の一実施形態にかかる積層セラミックコンデンサアレイの内部電極の形状を示す図であり、（ａ）は第１の内部電極が形成された第１のセラミックグリーンシートを示す平面図、（ｂ）は第２の内部電極が形成された第２のセラミックグリーンシートを示す平面図である。
【図３】カット後のセラミック素子の端面に内部電極が露出したカット不良の状態を模式的に示す平面図である。
【図４】従来の積層セラミックコンデンサアレイを示す図であり、（ａ）は平面透視図、（ｂ）は正面を断面とした斜視図である。
【符号の説明】
１ セラミック素子
１ａ セラミック層
２（２ａ，２ｂ） 内部電極
３ａ，３ｂ 外部電極
５ａ，５ｂ，５ｃ，５ｄ コンデンサ素子（コンデンサ部）
６ａ，６ｂ セラミック素子の側面
１１ａ 第１のセラミックグリーンシート
１１ｂ 第２のセラミックグリーンシート
１２ａ 第１の内部電極パターン
１２ｂ 第２の内部電極パターン
２２ 引き出し電極部
２３ 有効電極部
ａ，ｂ 第１の内部電極パターンの幅
ｃ，ｄ 第２の内部電極パターンの幅
ｅ，ｆ 第１の内部電極パターンの長さ
ｇ，ｈ 第２の内部電極パターンの長さ
ｇＡ 内部電極パターンどうしの間隔
ｇＢ 内部電極パターンどうしの間隔
Ｗ１ 引き出し電極部の幅
Ｗ２ 有効電極部の幅
Claims (4)
- セラミック素子中の同一平面に複数の内部電極が配設され、かつ、該同一平面に配設された複数の内部電極のそれぞれが、セラミック素子中の他の同一平面に配設された複数の内部電極のうちの所定の内部電極と、セラミック層を介して互いに対向することにより、複数のコンデンサ部が一つのセラミック素子中に配設された構造を有する積層セラミックコンデンサアレイにおいて、
同一平面に配設された複数の内部電極においては、互いに隣り合う内部電極の、一方の内部電極の面積が他方の内部電極の面積より大きく形成され、かつ、
積層方向についてみた場合に、略同一の領域にセラミック層を介して配設された複数の電極のうちの、セラミック層を介して互いに対向する一対の内部電極においては、一方の内部電極の面積が、セラミック層を介して互いに対向する他方の内部電極の面積より大きく形成されていること
を特徴とする積層セラミックコンデンサアレイ。 - 前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の有効電極部の幅及び長さのいずれもが、他方の内部電極の有効電極部の幅及び長さとは異なっていることを特徴とする請求項１記載の積層セラミックコンデンサアレイ。
- 前記セラミック層を介して互いに対向する一対の内部電極の、一方の内部電極の焼成前における有効電極部の幅が１００μｍ未満であり、
他方の内部電極の、焼成前における有効電極部の幅が、前記一方の内部電極の焼成前における有効電極部の幅よりも２０μｍを超えて広いこと
を特徴とする請求項１又は２記載の積層セラミックコンデンサアレイ。 - 前記内部電極をセラミック素子の端面に引き出すための引き出し電極部の幅が、内部電極の有効電極部の幅よりも狭く形成されていることを特徴とする請求項１〜３のいずれかに記載の積層セラミックコンデンサアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002202677A JP2004047707A (ja) | 2002-07-11 | 2002-07-11 | 積層セラミックコンデンサアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002202677A JP2004047707A (ja) | 2002-07-11 | 2002-07-11 | 積層セラミックコンデンサアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047707A true JP2004047707A (ja) | 2004-02-12 |
Family
ID=31708799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002202677A Pending JP2004047707A (ja) | 2002-07-11 | 2002-07-11 | 積層セラミックコンデンサアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047707A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043001A (ja) * | 2005-08-05 | 2007-02-15 | Tdk Corp | 積層コンデンサの製造方法 |
| DE102006013227A1 (de) * | 2005-11-11 | 2007-05-16 | Epcos Ag | Elektrisches Vielschichtbauelement |
| JP2007266072A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ及び積層型バリスタ |
| JP2008060378A (ja) * | 2006-08-31 | 2008-03-13 | Tdk Corp | 積層コンデンサアレイ |
| US7411775B2 (en) * | 2005-09-27 | 2008-08-12 | Tdk Corporation | Feedthrough multilayer capacitor array |
| US7436648B2 (en) * | 2006-03-07 | 2008-10-14 | Tdk Corporation | Multilayer capacitor and mounted structure thereof |
| JP2009099826A (ja) * | 2007-10-18 | 2009-05-07 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| JP2010258402A (ja) * | 2008-09-26 | 2010-11-11 | Sony Corp | 静電容量素子及び共振回路 |
| JP2010258070A (ja) * | 2009-04-22 | 2010-11-11 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| US8004819B2 (en) * | 2007-10-18 | 2011-08-23 | Murata Manufacturing Co., Ltd. | Capacitor array and method for manufacturing the same |
| US8107214B2 (en) * | 2008-02-13 | 2012-01-31 | Tdk Corporation | Multilayer capacitor array having terminal conductor, to which internal electrodes are connected in parallel, connected in series to external electrodes |
| US8383195B2 (en) | 2008-07-02 | 2013-02-26 | Murata Manufacturing Co., Ltd. | Production method for laminated electronic component |
| EP2884510A3 (en) * | 2013-07-15 | 2015-09-30 | Samsung Electro-Mechanics Co., Ltd | Array-type multilayer ceramic electronic component and mounting board therefor |
| JP2015207770A (ja) * | 2008-09-26 | 2015-11-19 | デクセリアルズ株式会社 | 静電容量素子及び共振回路 |
| US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
| KR101771824B1 (ko) * | 2015-12-30 | 2017-08-25 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| WO2023128344A1 (ko) * | 2021-12-29 | 2023-07-06 | 주식회사 아모텍 | 세라믹 커패시터 |
-
2002
- 2002-07-11 JP JP2002202677A patent/JP2004047707A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11195659B2 (en) | 2002-04-15 | 2021-12-07 | Avx Corporation | Plated terminations |
| US9666366B2 (en) | 2002-04-15 | 2017-05-30 | Avx Corporation | Method of making multi-layer electronic components with plated terminations |
| US10020116B2 (en) | 2002-04-15 | 2018-07-10 | Avx Corporation | Plated terminations |
| US10366835B2 (en) | 2002-04-15 | 2019-07-30 | Avx Corporation | Plated terminations |
| JP4539489B2 (ja) * | 2005-08-05 | 2010-09-08 | Ｔｄｋ株式会社 | 積層コンデンサの製造方法 |
| US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| JP2007043001A (ja) * | 2005-08-05 | 2007-02-15 | Tdk Corp | 積層コンデンサの製造方法 |
| US7828033B2 (en) | 2005-08-05 | 2010-11-09 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
| US7411775B2 (en) * | 2005-09-27 | 2008-08-12 | Tdk Corporation | Feedthrough multilayer capacitor array |
| DE102006013227A1 (de) * | 2005-11-11 | 2007-05-16 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US7436648B2 (en) * | 2006-03-07 | 2008-10-14 | Tdk Corporation | Multilayer capacitor and mounted structure thereof |
| JP4506702B2 (ja) * | 2006-03-27 | 2010-07-21 | Ｔｄｋ株式会社 | 積層型バリスタアレイ及び積層型バリスタ |
| JP2007266072A (ja) * | 2006-03-27 | 2007-10-11 | Tdk Corp | 積層型バリスタアレイ及び積層型バリスタ |
| JP2008060378A (ja) * | 2006-08-31 | 2008-03-13 | Tdk Corp | 積層コンデンサアレイ |
| US8004819B2 (en) * | 2007-10-18 | 2011-08-23 | Murata Manufacturing Co., Ltd. | Capacitor array and method for manufacturing the same |
| JP4650475B2 (ja) * | 2007-10-18 | 2011-03-16 | 株式会社村田製作所 | 積層セラミックコンデンサアレイ |
| JP2009099826A (ja) * | 2007-10-18 | 2009-05-07 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US8107214B2 (en) * | 2008-02-13 | 2012-01-31 | Tdk Corporation | Multilayer capacitor array having terminal conductor, to which internal electrodes are connected in parallel, connected in series to external electrodes |
| US8383195B2 (en) | 2008-07-02 | 2013-02-26 | Murata Manufacturing Co., Ltd. | Production method for laminated electronic component |
| JP2010258402A (ja) * | 2008-09-26 | 2010-11-11 | Sony Corp | 静電容量素子及び共振回路 |
| JP2015207770A (ja) * | 2008-09-26 | 2015-11-19 | デクセリアルズ株式会社 | 静電容量素子及び共振回路 |
| US8125765B2 (en) | 2009-04-22 | 2012-02-28 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| JP2010258070A (ja) * | 2009-04-22 | 2010-11-11 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| EP2884510A3 (en) * | 2013-07-15 | 2015-09-30 | Samsung Electro-Mechanics Co., Ltd | Array-type multilayer ceramic electronic component and mounting board therefor |
| US10319520B2 (en) | 2015-12-30 | 2019-06-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same |
| US10720278B2 (en) | 2015-12-30 | 2020-07-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same |
| KR101771824B1 (ko) * | 2015-12-30 | 2017-08-25 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| WO2023128344A1 (ko) * | 2021-12-29 | 2023-07-06 | 주식회사 아모텍 | 세라믹 커패시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004047707A (ja) | 積層セラミックコンデンサアレイ | |
| KR100587006B1 (ko) | 적층형 칩 커패시터 및 그 제조 방법 | |
| JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4905498B2 (ja) | 積層型セラミック電子部品 | |
| JP4501437B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP4375006B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001102646A (ja) | 積層型圧電セラミックス | |
| JP4725629B2 (ja) | 積層貫通コンデンサの製造方法 | |
| US20120151763A1 (en) | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same | |
| JP4502130B2 (ja) | 積層電子部品の製造方法 | |
| JPH09190947A (ja) | 積層セラミック電子部品 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
| JP2000315621A (ja) | 積層セラミック電子部品 | |
| WO2014125930A1 (ja) | セラミック電子部品およびその製造方法 | |
| JP3882718B2 (ja) | 薄膜積層電子部品の製造方法 | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP2006013245A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2000340455A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2009130247A (ja) | 積層チップコンデンサ | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JP2000106321A (ja) | 積層セラミックコンデンサ | |
| JPH1140449A (ja) | 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品アセンブリ | |
| JP2000049035A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20071002 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080513 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20080714 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20090428 Free format text: JAPANESE INTERMEDIATE CODE: A02 |