KR100877485B1 - 관통형 적층 콘덴서 어레이 - Google Patents

관통형 적층 콘덴서 어레이 Download PDF

Info

Publication number
KR100877485B1
KR100877485B1 KR1020060093988A KR20060093988A KR100877485B1 KR 100877485 B1 KR100877485 B1 KR 100877485B1 KR 1020060093988 A KR1020060093988 A KR 1020060093988A KR 20060093988 A KR20060093988 A KR 20060093988A KR 100877485 B1 KR100877485 B1 KR 100877485B1
Authority
KR
South Korea
Prior art keywords
electrode
lead conductor
terminal
electrically connected
internal
Prior art date
Application number
KR1020060093988A
Other languages
English (en)
Other versions
KR20070035448A (ko
Inventor
마사아키 토가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Priority to KR1020060093988A priority Critical patent/KR100877485B1/ko
Publication of KR20070035448A publication Critical patent/KR20070035448A/ko
Application granted granted Critical
Publication of KR100877485B1 publication Critical patent/KR100877485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

관통형 적층 콘덴서 어레이는, 유전체층을 개재시켜 복수의 제 1 및 제 2 전극층이 교대로 적층된 적층체와, 적층체의 제 1 측면에 형성된 제 1, 3, 5, 및 7 단자 전극과, 제 1 측면에 대향하는 적층체의 제 2 측면에 형성된 제 2, 4, 6, 및 8 단자 전극을 구비하고 있다. 제 1 전극층에 포함되는 제 1 내부 전극은, 제 1 및 제 2 단자 전극과 인출 도체를 통하여 전기적으로 접속된다. 제 1 전극층에 포함되는 제 2 내부 전극은, 제 3 및 제 4 단자 전극과 인출 도체를 통하여 전기적으로 접속된다. 제 2 전극층에 포함되는 제 3 내부 전극은, 제 5 및 제 6 단자 전극과 인출 도체를 통하여 전기적으로 접속된다. 제 2 전극층에 포함되는 제 4 내부 전극은, 제 7 및 제 8 단자 전극과 인출 도체를 통하여 전기적으로 접속된다.
유전체층, 전극층, 단자 전극, 인출 도체, 내부 전극

Description

관통형 적층 콘덴서 어레이{Feedthrough multilayer capacitor array}
도 1은 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이의 사시도.
도 2는 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이에 포함되는 적층체의 분해 사시도.
도 3은 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이에 포함되는 적층체의 제 1 측면의 평면도.
도 4는 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이의 등가 회로도.
도 5는 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이의 사시도.
도 6은 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이에 포함되는 적층체의 분해 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 적층체 1~8 : 단자 전극
10a~10d : 측면 11 : 유전체층
20~30 : 전극층 21~22 : 내부 전극
본 발명은, 관통형 적층 콘덴서 어레이에 관한 것이다.
이러한 종류의 관통형 적층 콘덴서 어레이로서, 복수의 내부 전극과 복수의 접지전극이 유전체층을 개재하여 적층됨으로써, 적층 방향을 따라서 복수의 콘덴서가 형성되는 콘덴서 어레이가 알려져 있다(예를 들면, 특허문헌 1 참조). 이러한 관통형 적층 콘덴서 어레이에서는, 복수의 접지전극을 동일의 단자 전극에 접속하고, 이 단자 전극을 통하여 그라운드에 접속된다.
특허문헌 1 일본 공개 특허 공보 평 11-97291호
그러나, 특허문헌 1에 기재된 관통형 적층 콘덴서 어레이처럼 복수의 접지전극을 1개의 단자 전극에 접속한 경우에는, 이 단자 전극이 콘덴서 어레이에 포함되는 다른 회로(콘덴서)의 노이즈를 취하여 버린다. 그 때문에, 콘덴서간에 있어서 크로스토크가 발생하여 버린다. 크로스토크가 발생하면, 관통형 적층 콘덴서 어레이는 노이즈를 충분히 흡수하는 것이 곤란해져 버린다.
본 발명은, 상기 문제점을 해소하기 위해서 이루어진 것이며, 크로스토크를 충분히 억제하는 것이 가능한 관통형 적층 콘덴서 어레이를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해서, 본 발명에 의한 관통형 적층 콘덴서 어레이는, 유전체층을 개재시켜 제 1 전극층과 제 2 전극층이 적층된 적층체와, 적층체의 측면에 형성된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6, 제 7, 및 제 8 단자 전극을 구비하고 있고, 제 1, 제 3, 제 5, 및 제 7 단자 전극은, 적층체의 적층 방향과 평행한 적층체의 제 1 측면에 위치하고, 제 2, 제 4, 제 6, 및 제 8 단자 전극은, 제 1 측면에 대향하는 적층체의 제 2 측면에 위치하고, 제 1 전극층은, 제 1 및 제 2 내부 전극과, 제 1, 제 2, 제 3, 및 제 4 인출 도체를 포함하고, 제 2 전극층은, 제 3 및 제 4 내부 전극과, 제 5, 제 6, 제 7, 및 제 8 인출 도체를 포함하여, 제 1 내부 전극은, 상기 제 1 내부 전극으로부터 제 1 측면으로 인출되도록 신장하는 제 1 인출 도체를 통하여 제 1 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 1 내부 전극으로부터 제 2 측면으로 인출되도록 신장하는 제 2 인출 도체를 통하여 제 2 단자 전극과 전기적으로 접속되고, 제 2 내부 전극은, 상기 제 2 내부 전극으로부터 제 1 측면으로 인출되도록 신장하는 제 3 인출 도체를 통하여 제 3 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 2 내부 전극으로부터 제 2 측면으로 인출되도록 신장하는 제 4 인출 도체를 통하여 제 4 단자 전극과 전기적으로 접속되고, 제 3 내부 전극은, 상기 제 3 내부 전극으로부터 제 1 측면으로 인출되도록 신장하는 제 5 인출 도체를 통하여 제 5 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 3 내부 전극으로부터 제 2 측면으로 인출되도록 신장하는 제 6 인출 도체를 통하여 제 6 단자 전극과 전기적으로 접속되고, 제 4 내부 전극은, 상기 제 4 내부 전극으로부터 제 1 측면으로 인출되도록 신장하는 제 7 인출 도체를 통하여 제 7 단자 전극과 전기적으로 접속되는 동시에, 상기 제 4 내부 전극으로부터 제 2 측면으로 인출되도록 신장하는 제 8 인출 도체를 통하여 제 8 단자 전극과 전기적으로 접속되는 것을 특징으로 한다.
상기 관통형 적층 콘덴서 어레이에서는, 제 1 전극층에 포함되는 제 1 및 제 2 내부 전극은 모두, 다른 단자 전극에 전기적으로 접속된다. 한편, 제 2 전극층에 포함되는 제 3 및 제 4 내부 전극은 모두, 다른 단자 전극에 전기적으로 접속된다. 그 때문에, 제 1 전극층에 포함되는 내부 전극을 접지전극으로 하더라도, 또는 제 2 전극층에 포함되는 내부 전극을 접지전극으로 하더라도, 어떤 경우에도, 복수의 콘덴서에 있어서 접지전극을 공유하지 않고서 회로기판 등에 실장 가능해진다. 따라서, 상기 콘덴서 어레이에서는 콘덴서간에서 발생하는 크로스토크를 억제하는 것이 가능해진다. 또한, 상기 관통형 적층 콘덴서 어레이에서는, 제 1 내지 제 8 단자 전극이 적층체의 제 1 및 제 2 측면에 형성되어 있다. 이와 같이, 상기 관통형 적층 콘덴서 어레이에서는 단자 전극이 적층체의 2측면에 형성되어 있고, 4측면에 형성되는 경우와 비교하여 제조가 용이해진다.
제 1 인출 도체는, 적층체의 적층 방향에서 제 3, 제 5, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 3 인출 도체는, 적층체의 적층 방향에서 제 1, 제 5, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 5 인출 도체는, 적층체의 적층 방향에서 제 1, 제 3, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 7 인출 도체는, 적층체의 적층 방향에서 제 1, 제 3, 및 제 5 인출 도체의 어느 것과도 겹치지 않는 부분을 갖는 것이 바람직하다. 이 경우, 제 1 내지 제 4 내부 전극을 각각 다른 단자 전극에 접속시키는 것에 적합하다.
또한, 제 2 인출 도체는, 적층체의 적층 방향에서 제 4, 제 6, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 4 인출 도체는, 적층체의 적층 방향에서 제 2, 제 6, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 6 인출 도체는, 적층체의 적층 방향에서 제 2, 제 4, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고, 제 8 인출 도체는, 적층체의 적층 방향에서 제 2, 제 4, 및 제 6 인출 도체의 어느 것과도 겹치지 않는 부분을 갖는 것이 바람직하다. 이 경우, 제 1 내지 제 4 내부 전극을 각각 다른 단자 전극에 접속시키는 것에 적합하다.
제 1 전극층 및 제 2 전극층은 모두 복수이며, 적층체는, 유전체층을 개재시켜 제 1 전극층과 제 2 전극층이 교대로 적층되어 있어도 좋다. 이 경우, 각 콘덴서의 정전 용량을 제어할 수 있다.
또한, 이 경우, 복수의 제 1 전극층 각각에 포함되는 제 1 내부 전극은 모두, 제 1 인출 도체를 통하여 동일의 제 1 단자 전극과 전기적으로 접속됨과 동시에, 제 2 인출 도체를 통하여 동일의 제 2 단자 전극과 전기적으로 접속되고, 복수의 제 1 전극층 각각에 포함되는 제 2 내부 전극은 모두, 제 3 인출 도체를 통하여 동일의 제 3 단자 전극과 전기적으로 접속됨과 동시에, 제 4 인출 도체를 통하여 동일의 제 4 단자 전극과 전기적으로 접속되고, 복수의 제 2 전극층 각각에 포함되는 제 3 내부 전극은 모두, 제 5 인출 도체를 통하여 동일의 제 5 단자 전극과 전기적으로 접속됨과 동시에, 제 6 인출 도체를 통하여 동일의 제 6 단자 전극과 전기적으로 접속되고, 복수의 제 2 전극층 각각에 포함되는 제 4 내부 전극은 모두, 제 7 인출 도체를 통하여 동일의 제 7 단자 전극과 전기적으로 접속됨과 동시에, 제 8 인출 도체를 통하여 동일의 제 8 단자 전극과 전기적으로 접속되는 것이 바람직하다. 이 경우, 각 콘덴서의 정전 용량을 제어하는 것에 적합하다.
본 발명에 의하면, 크로스토크를 충분히 억제하는 것이 가능한 관통형 적층 콘덴서 어레이를 제공할 수 있다.
본 발명은 단지 예로써 제공되며 본 발명을 한정하는 것으로 생각되지 않는 첨부 도면들 및 하기에 제공된 상세한 설명으로부터 보다 잘 이해될 것이다.
게다가 본 발명의 적용 가능 범위는 하기에 제공된 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 정신 및 범위 내에서의 다양한 변경 및 수정은 이러한 상세한 설명으로부터 기술 분야에서 통상의 지식을 가진 자에게 명백해질 것이므로, 본 발명의 바람직한 실시형태들을 나타내는 한, 특정 예들 및 상세한 설명은 단지 예로써 제공됨을 이해하여야 할 것이다.
적합한 실시예의 설명
이하, 첨부 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는, 동일 부호를 사용하는 것으로 하고, 중복되는 설명은 생략한다.
(제 1 실시형태)
도 1 및 도 2를 참조하여, 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이(CA1)의 구성에 관해서 설명한다. 도 1은, 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이의 사시도이다. 도 2는, 제 1 실시형태에 따른 관통형 적층 콘덴서 어레이에 포함되는 적층체의 분해 사시도이다.
관통형 적층 콘덴서 어레이(CA1)는, 도 1에 도시하는 바와 같이, 대략 직방체형상을 한 적층체(10)와, 적층체(10)에 형성된 제 1 내지 제 8 단자 전극(1 내지 8)을 구비한다. 제 1 내지 제 8 단자 전극(1 내지 8)은, 적층체(10)의 적층 방향과 평행한, 적층체(10)의 서로 대향하는 제 1 및 제 2 측면(10a, 10b) 상에 형성되어 있다.
제 1, 제 3, 제 5, 및 제 7 단자 전극(1, 3, 5, 7)은, 적층체(10)의 제 1 측면(10a) 상에 형성된다. 제 1, 제 3, 제 5, 및 제 7 단자 전극(1, 3, 5, 7)은, 적층체(10)의 적층 방향과 평행한, 적층체(10)의 서로 대향하는 제 3 및 제 4 측면(10c, 10d)의 대향 방향을 따라서, 제 3 측면(10c)으로부터 제 4 측면(10d)을 향하여, 제 1, 제 5, 제 3, 및 제 7 단자 전극(1, 5, 3, 7)의 순으로 위치한다.
제 2, 제 4, 제 6, 및 제 8 단자 전극(2, 4, 6, 8)은, 적층체(10)의 제 2 측면(10b) 상에 형성된다. 제 2, 제 4, 제 6, 및 제 8 단자 전극(2, 4, 6, 8)은, 적층체(10)의 제 3 및 제 4 측면(10c, 10d)의 대향 방향을 따라서, 제 3 측면(10c)으로부터 제 4 측면(10d)을 향하여, 제 2, 제 6, 제 4, 및 제 8 단자 전극(2, 6, 4, 8)의 순으로 위치한다.
적층체(10)는, 도 2에 도시되는 바와 같이, 복수(본 실시형태에서는, 5층)의 유전체층(11)을 개재하여 복수(본 실시형태에서는, 각 2층)의 제 1 및 제 2 전극층(20, 30)이 교대로 적층됨으로써 구성된다. 실제의 관통형 적층 콘덴서 어레이(CA1)에서는, 유전체층(11)간의 경계를 시인할 수 없을 정도로 일체화되어 있다.
제 1 전극층(20)은, 도 2에 도시되는 바와 같이, 제 1 내부 전극(21)과 제 2 내부 전극(22)을 포함한다. 제 1 전극층(20)은 또한, 제 1 내부 전극(21)으로부터 제 1 측면(10a)으로 인출되도록 신장하는 제 1 인출 도체(23)와, 제 1 내부 전극(21)으로부터 제 2 측면(10b)으로 인출되도록 신장하는 제 2 인출 도체(24)를 포함한다. 제 1 전극층(20)은 또한, 제 2 내부 전극(22)으로부터 제 1 측면(10a)으로 인출되도록 신장하는 제 3 인출 도체(25)와, 제 2 내부 전극(22)으로부터 제 2 측면(10b)으로 인출되도록 신장하는 제 4 인출 도체(26)를 포함한다.
제 1 및 제 2 내부 전극(21, 22)은 각각, 직사각형상을 나타낸다. 직사각형상의 제 1 및 제 2 내부 전극(21, 22)은, 적층체(10)의 제 3 측면(10c)으로부터 제 4 측면(10d)을 향하는 방향으로 이 순으로 위치하고 있다. 제 1 및 제 2 내부 전극(21, 22)은, 서로 접촉하지 않도록 위치하고 있다.
제 1 내부 전극(21)은, 제 1 인출 도체(23)를 통하여 제 1 단자 전극(1)과 전기적으로 접속된다. 제 1 내부 전극(21)은, 제 2 인출 도체(24)를 통하여 제 2 단자 전극(2)과 전기적으로 접속된다.
제 2 내부 전극(22)은, 제 3 인출 도체(25)를 통하여 제 3 단자 전극(3)과 전기적으로 접속된다. 제 2 내부 전극(22)은, 제 4 인출 도체(26)를 통하여 제 4 단자 전극(4)과 전기적으로 접속된다.
복수의 제 1 전극층(20) 각각에 포함되는 제 1 내부 전극(21)은 모두, 제 1 인출 도체(23)를 통하여 동일의 제 1 단자 전극(1)과 전기적으로 접속된다. 복수의 제 1 전극층(20) 각각에 포함되는 제 1 내부 전극(21)은 모두, 제 2 인출 도체(24)를 통하여 동일의 제 2 단자 전극(2)과 전기적으로 접속된다.
복수의 제 1 전극층(20) 각각에 포함되는 제 2 내부 전극(22)은 모두, 제 3 인출 도체(25)를 통하여 동일의 제 3 단자 전극(3)과 전기적으로 접속된다. 복수의 제 1 전극층(20) 각각에 포함되는 제 2 내부 전극(22)은 모두, 제 4 인출 도체(26)를 통하여 동일의 제 4 단자 전극(4)과 전기적으로 접속된다.
제 1 내부 전극(21)은, 제 1 및 제 2 인출 도체(23, 24)와 함께, 적층체(10)의 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸친 영역을 연속하여 덮는다. 따라서, 제 1 및 제 2 인출 도체(23, 24)를 동반하는 제 1 내부 전극(21)은, 적층체(10)의 내부를 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸쳐 관통한다.
제 2 내부 전극(22)은, 제 3 및 제 4 인출 도체(25, 26)와 함께, 적층체(10)의 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸친 영역을 연속하여 덮는다. 따라서, 제 3 및 제 4 인출 도체(25, 26)를 따르는 제 2 내부 전극(22)은, 적층체(10)의 내부를 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸쳐서 관통한다.
제 2 전극층(30)은, 도 2에 도시되는 바와 같이, 제 3 내부 전극(31)과 제 4 내부 전극(32)을 포함한다. 제 2 전극층(30)은 또한, 제 3 내부 전극(31)으로부터 제 1 측면(10a)으로 인출되도록 신장하는 제 5 인출 도체(33)와, 제 3 내부 전극(31)으로부터 제 2 측면(10b)으로 인출되도록 신장하는 제 6 인출 도체(34)를 포함한다. 제 2 전극층(30)은 또한, 제 4 내부 전극(32)으로부터 제 1 측면(10a)으로 인출되도록 신장하는 제 7 인출 도체(35)와, 제 4 내부 전극(32)으로부터 제 2 측면(10b)으로 인출되도록 신장하는 제 8 인출 도체(36)를 포함한다.
제 3 및 제 4 내부 전극(31, 32)은 각각, 직사각형상을 나타낸다. 직사각형 상의 제 3 및 제 4 내부 전극(31, 32)은, 적층체(10)의 제 3 측면(10c)으로부터 제 4 측면(10d)을 향하는 방향으로 이 순으로 위치하고 있다. 제 3 및 제 4 내부 전극(31, 32)은, 서로 접촉하지 않도록 위치하고 있다.
제 3 내부 전극(31)은, 제 5 인출 도체(33)를 통하여 제 5 단자 전극(5)과 전기적으로 접속된다. 제 3 내부 전극(31)은, 제 6 인출 도체(34)를 통하여 제 6 단자 전극(6)과 전기적으로 접속된다.
제 4 내부 전극(32)은, 제 7 인출 도체(35)를 통하여 제 7 단자 전극(7)과 전기적으로 접속된다. 제 4 내부 전극(32)은, 제 8 인출 도체(36)를 통하여 제 8 단자 전극(8)과 전기적으로 접속된다.
복수의 제 2 전극층(30) 각각에 포함되는 제 3 내부 전극(31)은 모두, 제 5 인출 도체(33)를 통하여 동일의 제 5 단자 전극(5)과 전기적으로 접속된다. 복수의 제 2 전극층(30) 각각에 포함되는 제 3 내부 전극(31)은 모두, 제 6 인출 도체(34)를 통하여 동일의 제 6 단자 전극(6)과 전기적으로 접속된다.
복수의 제 2 전극층(30) 각각에 포함되는 제 4 내부 전극(32)은 모두, 제 7 인출 도체(35)를 통하여 동일의 제 7 단자 전극(7)과 전기적으로 접속된다. 복수의 제 2 전극층(30) 각각에 포함되는 제 4 내부 전극(32)은 모두, 제 8 인출 도체(36)를 통하여 동일의 제 8 단자 전극(8)과 전기적으로 접속된다.
제 3 내부 전극(31)은, 제 5 및 제 6 인출 도체(33, 34)와 함께, 적층체(10)의 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸친 영역을 연속하여 덮는다. 따라서, 제 5 및 제 6 인출 도체(33, 34)를 동반하는 제 3 내부 전극(31)은, 적층 체(10)의 내부를 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸쳐 관통한다.
제 4 내부 전극(32)은, 제 7 및 제 8 인출 도체(35, 36)와 함께, 적층체(10)의 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸친 영역을 연속하여 덮는다. 따라서, 제 7 및 제 8 인출 도체(35, 36)를 동반하는 제 4 내부 전극(32)은, 적층체(10)의 내부를 제 1 측면(10a)으로부터 제 2 측면(10b)에 걸쳐 관통한다.
제 1 인출 도체(23)는, 적층체(10)의 적층 방향에서 제 3, 제 5, 및 제 7 인출 도체(25, 33, 35)의 어느 것과도 겹치지 않는다. 즉, 제 1 인출 도체(23)는, 적층체(10)의 적층 방향에서 제 3, 제 5, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖는다.
제 3 인출 도체(25)는, 적층체(10)의 적층 방향에서 제 1, 제 5, 및 제 7 인출 도체(23, 33, 35)의 어느 것과도 겹치지 않는다. 즉, 제 3 인출 도체(25)는, 적층체의 적층 방향에서 적어도 제 1, 제 5, 및 제 7 인출 도체(23, 33, 35)의 어느 것과도 겹치지 않는 부분을 갖는다.
제 5 인출 도체(33)는, 적층체(10)의 적층 방향에서 제 1, 제 3, 및 제 7 인출 도체(23, 25, 35)의 어느 것과도 겹치지 않는다. 즉, 제 5 인출 도체(33)는, 적층체(10)의 적층 방향에서 제 1, 제 3, 및 제 7 인출 도체(23, 25, 35)의 어느 것과도 겹치지 않는 부분을 갖는다.
제 7 인출 도체(35)는, 적층체(10)의 적층 방향에서 제 1, 제 3, 및 제 5 인출 도체(23, 25, 33)의 어느 것과도 겹치지 않는다. 즉, 제 7 인출 도체(35)는, 적층체(10)의 적층 방향에서 제 1, 제 3, 및 제 5 인출 도체(23, 25, 33)의 어느 것과도 겹치지 않는 부분을 갖는다.
도 3에, 적층체(10)의 제 1 측면(10a)의 평면도를 도시한다. 도 3으로부터, 제 1, 제 3, 제 5, 및 제 7 인출 도체가 제 1 측면(10a)으로 인출되도록 신장하고 있는 것이 이해된다. 또한, 도 3으로부터, 적층체(10)의 적층 방향에서 제 1, 제 3, 제 5, 및 제 7 인출 도체(23, 25, 33, 35)는 각각, 다른 인출 도체와 겹치지 않는 것이 이해된다.
제 2 인출 도체(24)는, 적층체(10)의 적층 방향에서 제 4, 제 6, 및 제 8 인출 도체(26, 34, 36)의 어느 것과도 겹치지 않는다. 즉, 제 2 인출 도체(24)는, 적층체(10)의 적층 방향에서 제 4, 제 6, 및 제 8 인출 도체(26, 34, 36)의 어느 것과도 겹치지 않는 부분을 갖는다.
제 4 인출 도체(26)는, 적층체(10)의 적층 방향에서 제 2, 제 6, 및 제 8 인출 도체(24, 34, 36)의 어느 것과도 겹치지 않는다. 즉, 제 4 인출 도체(26)는, 적층체(10)의 적층 방향에서 제 2, 제 6, 및 제 8 인출 도체(24, 34, 36)의 어느 것과도 겹치지 않는 부분을 갖는다.
제 6 인출 도체(34)는, 적층체(10)의 적층 방향에서 제 2, 제 4, 및 제 8 인출 도체(24, 26, 36)의 어느 것과도 겹치지 않는다. 즉, 제 6 인출 도체(34)는, 적층체(10)의 적층 방향에서 제 2, 제 4, 및 제 8 인출 도체(24, 26, 36)의 어느 것과도 겹치지 않는 부분을 갖는다.
제 8 인출 도체(36)는, 적층체(10)의 적층 방향에서 제 2, 제 4, 및 제 6 인출 도체(24, 26, 34)의 어느 것과도 겹치지 않는다. 즉, 제 8 인출 도체(36)는, 적층체(10)의 적층 방향에서 제 2, 제 4, 및 제 6 인출 도체(24, 26, 34)의 어느 것과도 겹치지 않는 부분을 갖는다.
도 4에, 관통형 적층 콘덴서 어레이(CA1)의 등가 회로도를 도시한다. 관통형 적층 콘덴서 어레이(CA1)에서는, 제 1 내부 전극(21)과 제 3 내부 전극(31)에서 콘덴서(C1)를, 제 2 내부 전극(22)과 제 4 내부 전극(32)으로 콘덴서(C2)를 형성하고 있다.
제 1 전극층(20)에 포함되는 제 1 내부 전극(21)은 제 1 및 제 2 단자 전극(1, 2)에 전기적으로 접속된다. 제 1 전극층(20)에 포함되는 제 2 내부 전극(22)은 제 3 및 제 4 단자 전극(3, 4)에 전기적으로 접속된다. 한편, 제 2 전극층(30)에 포함되는 제 3 내부 전극(31)은 제 5 및 제 6 단자 전극(5, 6)에 전기적으로 접속된다. 제 2 전극층(30)에 포함되는 제 4 내부 전극(32)은 제 7 및 제 8 단자 전극(7, 8)에 전기적으로 접속된다.
이와 같이, 관통형 적층 콘덴서 어레이(CA1)에서는, 제 1 전극층(20)에 포함되는 제 1 및 제 2 내부 전극(21, 22)은 모두, 다른 단자 전극에 전기적으로 접속된다. 한편, 제 2 전극층(30)에 포함되는 제 3 및 제 4 내부 전극(31, 32)은 모두, 다른 단자 전극에 전기적으로 접속된다. 그 때문에, 제 1 전극층(20)에 포함되는 제 1 및 제 2 내부 전극(21, 22)을 접지전극으로 하여 제 1 내지 제 4 단자 전극(1 내지 4)을 그라운드에 접속하였다고 해도, 또는 제 2 전극층(30)에 포함되는 제 3 및 제 4 내부 전극(31, 32)을 접지전극으로서 제 5 내지 제 8 단자 전극(5 내지 8)을 그라운드에 접속하였다고 해도, 어떠한 경우라도, 복수의 콘덴서(C1, C2)가 접지전극을 공유하지 않고서 회로기판 등에 실장 가능해진다. 따라서, 관통형 적층 콘덴서 어레이(CA1)에서는 콘덴서(C1, C2)간에서 발생하는 크로스토크를 억제하는 것이 가능해진다.
또한, 관통형 적층 콘덴서 어레이(CA1)에서는, 제 1 내지 제 8 단자 전극(1 내지 8)은 적층체(10)의 2개의 측면, 즉 제 1 및 제 2 측면(10a, 10b)에 형성되어 있다. 따라서, 단자 전극(1 내지 8)이 4측면에 형성되는 경우와 비교하여, 관통형 적층 콘덴서 어레이(CA1)의 제조는 용이해진다.
또한, 도 3에 도시하는 바와 같이, 관통형 적층 콘덴서 어레이(CA1)에서는, 적층체(10)의 적층 방향에서 동일한 위치에 있는 인출 도체는 모두, 적층체(10)의 제 3 측면(10c)과 제 4 측면(10d)의 대향 방향에서 인접하지 않는다. 즉, 적층체(10)의 적층 방향에서 동일 위치에 있는 인출 도체는 모두, 적층체(10)의 제 3 측면(10c)과 제 4 측면(10d)의 대향 방향에서 적층 방향에서 다른 위치에 있는 인출 도체를 사이에 끼운다. 그 때문에, 인출 도체간의 크로스토크가 적합하게 억제된다.
(제 2 실시형태)
도 5 및 도 6을 참조하여, 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이(CA2)의 구성에 관해서 설명한다. 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이(CA2)는, 제 3, 제 4, 제 7, 및 제 8 단자 전극의 배치의 점에서 제 1 실시형 태에 따른 관통형 적층 콘덴서 어레이(CA1)와 상이하다. 도 5는, 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이의 사시도이다. 도 6은, 제 2 실시형태에 따른 관통형 적층 콘덴서 어레이에 포함되는 적층체의 분해 사시도이다.
관통형 적층 콘덴서 어레이(CA2)는, 도 5에 도시하는 바와 같이, 대략 직방체형상을 한 적층체(60)와, 적층체(60)에 형성된 제 1 내지 제 8 단자 전극(51 내지 58)을 구비한다.
제 1, 제 3, 제 5, 및 제 7 단자 전극(51, 53, 55, 57)은, 적층체(60)의 적층 방향과 평행한 적층체(60)의 제 1 측면(60a)상에 형성된다. 제 1, 제 3, 제 5, 및 제 7 단자 전극(51, 53, 55, 57)은, 적층체(60)의 적층 방향과 평행한 적층체(60)의 서로 대향하는 제 3 및 제 4 측면(60c, 60d)의 대향 방향을 따라서, 제 3 측면(60c)으로부터 제 4 측면(60d)을 향하여, 제 1, 제 5, 제 7, 및 제 3 단자 전극(51, 55, 57, 53)의 순으로 위치한다.
제 2, 제 4, 제 6, 및 제 8 단자 전극(52, 54, 56, 58)은, 제 1 측면(60a)에 대향하는 적층체(60)의 제 2 측면(60b) 상에 형성된다. 제 2, 제 4, 제 6, 및 제 8 단자 전극(52, 54, 56, 58)은, 적층체(60)의 제 3 및 제 4 측면(60c, 60d)의 대향 방향을 따라서, 제 3 측면(60c)으로부터 제 4 측면(60d)을 향하여, 제 2, 제 6, 제 8, 및 제 4 단자 전극(52, 56, 58, 54)의 순으로 위치한다.
적층체(60)는, 도 6에 도시되는 바와 같이, 복수(본 실시형태에서는, 5층)의 유전체층(61)과, 복수(본 실시형태에서는, 각 2층)의 제 1 및 제 2 전극층(70, 80)이 교대로 적층됨으로써 구성된다. 실제의 관통형 적층 콘덴서 어레이(CA2)에서 는, 유전체층(61)간의 경계를 시인할 수 없을 정도로 일체화하고 있다.
제 1 전극층(70)은, 도 6에 도시되는 바와 같이, 제 1 내부 전극(71)과 제 2 내부 전극(72)을 포함한다. 제 1 전극층(70)은 또한, 제 1 내부 전극(71)으로부터, 제 1 측면(60a)으로 인출되도록 신장하는 제 1 인출 도체(73)와, 제 2 측면(60b)으로 인출되도록 신장하는 제 2 인출 도체(74)를 포함한다. 제 1 전극층(70)은 또한, 제 2 내부 전극(72)으로부터, 제 1 측면(60a)으로 인출되도록 신장하는 제 3 인출 도체(75)와, 제 2 측면(60b)으로 인출되도록 신장하는 제 4 인출 도체(76)를 포함한다.
직사각형상인 제 1 및 제 2 내부 전극(71, 72)은, 적층체(60)의 제 3 측면(60c)으로부터 제 4 측면(60d)을 향하는 방향으로 이 순으로 위치하고 있다.
제 1 내부 전극(71)은, 제 1 인출 도체(73)를 통하여 제 1 단자 전극(51)과, 제 2 인출 도체(74)를 통하여 제 2 단자 전극(52)과 각각 전기적으로 접속된다. 제 2 내부 전극(72)은, 제 3 인출 도체(75)를 통하여 제 3 단자 전극(53)과, 제 4 인출 도체(76)를 통하여 제 4 단자 전극(54)과 각각 전기적으로 접속된다.
복수의 제 1 전극층(70) 각각에 포함되는 제 1 내부 전극(71)은 모두, 제 1 인출 도체(73)를 통하여 동일의 제 1 단자 전극(51)과, 또한 제 2 인출 도체(74)를 통하여 동일의 제 2 단자 전극(52)과 전기적으로 접속된다. 제 1 및 제 2 인출 도체(73, 74)를 동반하는 제 1 내부 전극(71)은, 적층체(60)의 내부를 제 1 측면(60a)으로부터 제 2 측면(60b)에 걸쳐 관통한다.
복수의 제 1 전극층(70) 각각에 포함되는 제 2 내부 전극(72)은 모두, 제 3 인출 도체(75)를 통하여 동일의 제 3 단자 전극(53)과, 또한 제 4 인출 도체(76)를 통하여 동일의 제 4 단자 전극(54)과 전기적으로 접속된다. 제 3 및 제 4 인출 도체(75, 76)를 동반하는 제 2 내부 전극(72)은, 적층체(60)의 내부를 제 1 측면(60a)으로부터 제 2 측면(60b)에 걸쳐 관통한다.
제 2 전극층(80)은, 도 6에 도시되는 바와 같이, 제 3 내부 전극(81)과 제 4 내부 전극(82)을 포함한다. 제 2 전극층(80)은 또한, 제 3 내부 전극(81)으로부터, 제 1 측면(60a)으로 인출되도록 신장하는 제 5 인출 도체(83)와, 제 2 측면(60b)으로 인출되도록 신장하는 제 6 인출 도체(84)를 포함한다. 제 2 전극층(80)은 또한, 제 4 내부 전극(82)으로부터, 제 1 측면(60a)으로 인출되도록 신장하는 제 7 인출 도체(85)와, 제 2 측면(60b)으로 인출되도록 신장하는 제 8 인출 도체(86)를 포함한다.
직사각형상인 제 3 및 제 4 내부 전극(81, 82)은, 적층체(60)의 제 3 측면(60c)으로부터 제 4 측면(60d)을 향하는 방향으로 이 순으로 위치하고 있다.
제 3 내부 전극(81)은, 제 5 인출 도체(83)를 통하여 제 5 단자 전극(55)과, 제 6 인출 도체(84)를 통하여 제 6 단자 전극(56)과 각각 전기적으로 접속된다. 제 4 내부 전극(82)은, 제 7 인출 도체(85)를 통하여 제 7 단자 전극(57)과, 제 8 인출 도체(86)를 통하여 제 8 단자 전극(58)과 각각 전기적으로 접속된다.
복수의 제 2 전극층(80) 각각에 포함되는 제 3 내부 전극(81)은 모두, 제 5 인출 도체(83)를 통하여 동일의 제 5 단자 전극(55)과, 또한 제 6 인출 도체(84)를 통하여 동일의 제 6 단자 전극(56)과 전기적으로 접속된다. 제 5 및 제 6 인출 도 체(83, 84)를 동반하는 제 3 내부 전극(81)은, 적층체(60)의 내부를 제 1 측면(60a)으로부터 제 2 측면(60b)에 걸쳐 관통한다.
복수의 제 2 전극층(80) 각각에 포함되는 제 4 내부 전극(82)은 모두, 제 7 인출 도체(85)를 통하여 동일의 제 7 단자 전극(57)과, 또한 제 8 인출 도체(86)를 통하여 동일의 제 8 단자 전극(58)과 전기적으로 접속된다. 제 7 및 제 8 인출 도체(85, 86)를 동반하는 제 4 내부 전극(82)은, 적층체(60)의 내부를 제 1 측면(60a)으로부터 제 2 측면(60b)에 걸쳐 관통한다.
제 1, 제 3, 제 5, 및 제 7 인출 도체(73,75, 83, 85)는 모두, 적층체(60)의 적층 방향에서 다른 단자 전극과 겹치지 않는다. 제 2, 제 4, 제 6, 및 제 8 인출 도체(74, 76, 84, 86)는 모두, 적층체(60)의 적층 방향에서 다른 단자 전극과 겹치지 않는다.
이와 같이, 관통형 적층 콘덴서 어레이(CA2)에서는, 제 1 전극층(70)에 포함되는 제 1 및 제 2 내부 전극(71, 72)은 모두, 다른 단자 전극에 전기적으로 접속된다. 한편, 제 2 전극층(80)에 포함되는 제 3 및 제 4 내부 전극(81, 82)은 모두, 다른 단자 전극에 전기적으로 접속된다. 그 때문에, 제 1 전극층(70)에 포함되는 제 1 및 제 2 내부 전극(71, 72)을 접지전극으로 하더라도, 또는 제 2 전극층(80)에 포함되는 제 3 및 제 4 내부 전극(81, 82)을 접지전극으로 하거나, 어떠한 경우라도, 복수의 콘덴서에 있어서 접지전극을 공유하지 않고서 회로기판 등에 실장 가능해진다. 따라서, 관통형 적층 콘덴서 어레이(CA2)에서는 콘덴서간에서 발생하는 크로스토크를 억제하는 것이 가능해진다.
또한, 관통형 적층 콘덴서 어레이(CA2)에서는, 제 1 내지 제 8 단자 전극(51 내지 58)이 적층체(60)의 2개의 측면, 즉 제 1 및 제 2 측면(60a, 60b)에 형성되어 있다. 따라서, 단자 전극(51 내지 58)이 4측면에 형성되는 경우와 비교하여, 관통형 적층 콘덴서 어레이(CA2)의 제조는 용이해진다.
이상, 본 발명의 적합한 실시형태에 관해서 상세하게 설명하였지만, 본 발명은 상기 실시형태 및 변형예에 한정되지 않는다. 예를 들면, 유전체층(11, 61)의 적층수 및 제 1 및 제 2 전극층(20, 70, 30, 80)의 적층수는, 상술한 실시형태에 기재된 수에 한정되지 않는다. 따라서, 적층체에 포함되는 제 1 및 제 2 전극층은, 예를 들면 각 1층이거나, 또는 각 3층 이상이라도 좋다.
또한, 제 1 전극층에 포함되는 제 1 및 제 2 내부 전극의 수는 상술한 실시형태에 기재된 수에 한정되지 않는다. 제 2 전극층에 포함되는 제 3 및 제 4 내부 전극의 수는, 상술한 실시형태에 기재된 수에 한정되지 않는다.
또한, 제 1 전극층에 포함되는 제 1 내부 전극의 수와 제 2 내부 전극의 수와는 달라도 좋다. 제 2 전극층에 포함되는 제 3 내부 전극의 수와 제 4 내부 전극의 수는, 달라도 좋다. 또한, 제 1 내지 제 4 내부 전극의 형상은, 상술한 실시형태에 기재된 직사각형상에 한정되지 않는다.
이와 같이 기술된 본 발명에서, 본 발명이 여러 면에서 변경될 수 있는 것이 분명할 것이다. 이러한 변경은 본 발명의 정신 및 범위로부터 이탈하는 것으로 간주되어서는 안 되며, 기술 분야에서 통상의 지식을 가진 자에게 분명한 이러한 모든 수정은 다음의 청구항들의 범위 내의 포함을 위해 의도된다.
본 발명은 크로스토크를 충분히 억제하는 것이 가능한 관통형 적층 콘덴서 어레이를 제공하는 것이다.

Claims (5)

  1. 유전체층을 개재시켜 제 1 전극층과 제 2 전극층이 적층된 적층체와, 상기 적층체의 측면에 형성된 제 1, 제 2, 제 3, 제 4, 제 5, 제 6, 제 7, 및 제 8 단자 전극을 구비하고 있고,
    상기 제 1, 제 3, 제 5, 및 제 7 단자 전극은, 상기 적층체의 적층 방향과 평행한 상기 적층체의 제 1 측면에, 제 1, 제 5, 제 3, 및 제 7 단자 전극의 순으로, 또는 제 1, 제 5, 제 7, 제 3 단자 전극의 순으로 위치하고,
    상기 제 2, 제 4, 제 6, 및 제 8 단자 전극은, 상기 제 1 측면에 대향하는 상기 적층체의 제 2 측면에, 제 2, 제 6, 제 4, 및 제 8 단자 전극의 순으로, 또는 제 2, 제 6, 제 8, 및 제 4 단자 전극의 순으로 위치하고,
    상기 제 1 전극층은, 제 1 및 제 2 내부 전극과, 제 1, 제 2, 제 3, 및 제 4 인출 도체를 포함하고,
    상기 제 2 전극층은, 제 3 및 제 4 내부 전극과, 제 5, 제 6, 제 7, 및 제 8 인출 도체를 포함하고,
    상기 제 1 내부 전극은, 상기 제 1 내부 전극으로부터 상기 제 1 측면으로 인출되도록 신장하는 상기 제 1 인출 도체를 통하여 상기 제 1 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 1 내부 전극으로부터 상기 제 2 측면으로 인출되도록 신장하는 상기 제 2 인출 도체를 통하여 상기 제 2 단자 전극과 전기적으로 접속되고,
    상기 제 2 내부 전극은, 상기 제 2 내부 전극으로부터 상기 제 1 측면으로 인출되도록 신장하는 상기 제 3 인출 도체를 통하여 상기 제 3 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 2 내부 전극으로부터 상기 제 2 측면으로 인출되도록 신장하는 상기 제 4 인출 도체를 통하여 상기 제 4 단자 전극과 전기적으로 접속되고,
    상기 제 3 내부 전극은, 상기 제 3 내부 전극으로부터 상기 제 1 측면으로 인출되도록 신장하는 상기 제 5 인출 도체를 통하여 상기 제 5 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 3 내부 전극으로부터 상기 제 2 측면으로 인출되도록 신장하는 상기 제 6 인출 도체를 통하여 상기 제 6 단자 전극과 전기적으로 접속되고,
    상기 제 4 내부 전극은, 상기 제 4 내부 전극으로부터 상기 제 1 측면으로 인출되도록 신장하는 상기 제 7 인출 도체를 통하여 상기 제 7 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 4 내부 전극으로부터 상기 제 2 측면으로 인출되도록 신장하는 상기 제 8 인출 도체를 통하여 상기 제 8 단자 전극과 전기적으로 접속되는 것을 특징으로 하는, 관통형 적층 콘덴서 어레이.
  2. 제 1 항에 있어서,
    상기 제 1 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 3, 제 5, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 3 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 1, 제 5, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 5 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 1, 제 3, 및 제 7 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 7 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 1, 제 3, 및 제 5 인출 도체의 어느 것과도 겹치지 않는 부분을 갖는 것을 특징으로 하는, 관통형 적층 콘덴서 어레이.
  3. 제 1 항에 있어서,
    상기 제 2 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 4, 제 6, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 4 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 2, 제 6, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 6 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 2, 제 4, 및 제 8 인출 도체의 어느 것과도 겹치지 않는 부분을 갖고,
    상기 제 8 인출 도체는, 상기 적층체의 적층 방향에서 상기 제 2, 제 4, 및 제 6 인출 도체의 어느 것과도 겹치지 않는 부분을 갖는 것을 특징으로 하는, 관통형 적층 콘덴서 어레이.
  4. 제 1 항에 있어서,
    상기 제 1 전극층 및 상기 제 2 전극층은 모두 복수이며,
    상기 적층체는, 상기 유전체층을 개재시켜 상기 제 1 전극층과 상기 제 2 전극층이 교대로 적층되어 있는 것을 특징으로 하는, 관통형 적층 콘덴서 어레이.
  5. 제 4 항에 있어서,
    상기 복수의 제 1 전극층 각각에 포함되는 상기 제 1 내부 전극은 모두, 상기 제 1 인출 도체를 통하여 동일의 상기 제 1 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 2 인출 도체를 통하여 동일의 상기 제 2 단자 전극과 전기적으로 접속되고,
    상기 복수의 제 1 전극층 각각에 포함되는 상기 제 2 내부 전극은 모두, 상기 제 3 인출 도체를 통하여 동일의 상기 제 3 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 4 인출 도체를 통하여 동일의 상기 제 4 단자 전극과 전기적으로 접속되고,
    상기 복수의 제 2 전극층 각각에 포함되는 상기 제 3 내부 전극은 모두, 상기 제 5 인출 도체를 통하여 동일의 상기 제 5 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 6 인출 도체를 통하여 동일의 상기 제 6 단자 전극과 전기적으로 접속되고,
    상기 복수의 제 2 전극층 각각에 포함되는 상기 제 4 내부 전극은 모두, 상기 제 7 인출 도체를 통하여 동일의 상기 제 7 단자 전극과 전기적으로 접속됨과 동시에, 상기 제 8 인출 도체를 통하여 동일의 상기 제 8 단자 전극과 전기적으로 접속되는 것을 특징으로 하는, 관통형 적층 콘덴서 어레이.
KR1020060093988A 2005-09-27 2006-09-27 관통형 적층 콘덴서 어레이 KR100877485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093988A KR100877485B1 (ko) 2005-09-27 2006-09-27 관통형 적층 콘덴서 어레이

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00280451 2005-09-27
KR1020060093988A KR100877485B1 (ko) 2005-09-27 2006-09-27 관통형 적층 콘덴서 어레이

Publications (2)

Publication Number Publication Date
KR20070035448A KR20070035448A (ko) 2007-03-30
KR100877485B1 true KR100877485B1 (ko) 2009-01-12

Family

ID=43656554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093988A KR100877485B1 (ko) 2005-09-27 2006-09-27 관통형 적층 콘덴서 어레이

Country Status (1)

Country Link
KR (1) KR100877485B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052437B1 (ko) 2008-03-14 2011-07-29 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 실장 구조

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116776A (ja) 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd コンデンサアレイ
JPH11214256A (ja) 1998-01-28 1999-08-06 Murata Mfg Co Ltd 積層３端子コンデンサアレイ
KR20000030589A (ko) * 2000-03-08 2000-06-05 박호근 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116776A (ja) 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd コンデンサアレイ
JPH11214256A (ja) 1998-01-28 1999-08-06 Murata Mfg Co Ltd 積層３端子コンデンサアレイ
KR20000030589A (ko) * 2000-03-08 2000-06-05 박호근 저인덕턴스형 배리스터 및 배리스터-커패시터 결합 칩 및그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101052437B1 (ko) 2008-03-14 2011-07-29 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 실장 구조

Also Published As

Publication number Publication date
KR20070035448A (ko) 2007-03-30

Similar Documents

Publication Publication Date Title
JP4276649B2 (ja) 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
JP4299258B2 (ja) 積層コンデンサ
KR100761624B1 (ko) 적층 콘덴서
KR101052437B1 (ko) 적층 콘덴서 및 적층 콘덴서의 실장 구조
CN1841593B (zh) 叠层电容器
US5583470A (en) Laminated inductor array comprising a crosstalk inhibiting layer
KR101020528B1 (ko) 적층 콘덴서
KR20060055384A (ko) 적층형 콘덴서
KR100936902B1 (ko) 적층형 관통 콘덴서 어레이
CN108364785B (zh) 层叠电容器及电子部件装置
KR20190064938A (ko) 적층형 커패시터
JP5870674B2 (ja) 積層コンデンサアレイ
KR101051620B1 (ko) 적층 콘덴서
KR100910934B1 (ko) 적층형 관통 콘덴서 어레이
JP6273672B2 (ja) 積層貫通コンデンサ
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
JP2014183241A (ja) 貫通型コンデンサ
KR100877485B1 (ko) 관통형 적층 콘덴서 어레이
KR20100021988A (ko) 적층 콘덴서
JP4287807B2 (ja) 積層型コンデンサ
JP4089726B2 (ja) 積層型電子部品
JP4837275B2 (ja) 積層型コンデンサの実装構造
JP4412386B2 (ja) 貫通型積層コンデンサ
JP7003496B2 (ja) 電子部品装置
JP6930114B2 (ja) 電子部品装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 11