CN1841593B - 叠层电容器 - Google Patents
叠层电容器 Download PDFInfo
- Publication number
- CN1841593B CN1841593B CN2006100664968A CN200610066496A CN1841593B CN 1841593 B CN1841593 B CN 1841593B CN 2006100664968 A CN2006100664968 A CN 2006100664968A CN 200610066496 A CN200610066496 A CN 200610066496A CN 1841593 B CN1841593 B CN 1841593B
- Authority
- CN
- China
- Prior art keywords
- electrode
- termination
- termination electrode
- laminate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 154
- 239000004020 conductor Substances 0.000 claims abstract description 61
- 230000003068 static effect Effects 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 12
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 230000000007 visual effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种叠层电容器,其具备:交替层叠了多个电介体层和多个第1~第4内部电极的积层体,和在该积层体的侧面上形成的第1~第4端电极。叠层电容器具有,包含第1和第2内部电极的第1电容器部,和包含第3和第4内部电极且与第1电容器部静电容量不同的第2电容器部。各第1内部电极通过引出导体电连接于多个第1端电极中的任意1个,各第2内部电极通过引出导体电连接于多个第2端电极中的任意1个。第3内部电极通过引出导体电连接于第3端电极,第4内部电极通过引出导体电连接于第4端电极。第1以及第3端电极的任意一个和第2以及第4端电极的任意一个,以沿着积层体的侧面围绕的方向,交替地配置在积层体的侧面上。
Description
技术领域
本发明涉及叠层电容器。
背景技术
作为这种叠层电容器已知的有,具备多个电介体层和多个内部电极交替层叠的积层体、和在该积层体上形成的多个端电极的电容器(例如,参考专利文献1)。在专利文献1中记载的叠层电容器具备多个端电极,通过调节连接这些端电极与内部电极的引出电极的宽度方向的尺寸,达到降低等效串联电感的目的。
【专利文献1】日本特开2000-208361号公报
近年来,随着用于电子设备的电源电路的高频化,要求进一步降低应用于电源电路的叠层电容器的等效串联电感(ESL)。但是专利文献1中所记载的叠层电容器,只在长方体状的积层体的相对的2个侧面上配置有端电极,不能充分降低等效串联电感。
另一方面,在为了除去噪音而连接于电子设备的电源电路等的叠层电容器中,要求在宽频带中发挥去除噪音的效果。因此,要求这种叠层电容器在宽频带中具有低阻抗,以使其在宽频带中有效除去噪音。但是,专利文献1记载的叠层电容器,并没有进行在宽频带中降低阻抗的研究。因此,专利文献1记载的叠层电容器,不能在宽频带中降低阻抗,可能难以在宽频带中有效除去噪音。
发明内容
本发明是为解决上述问题而做出的,其目的是提供一种能降低等效串联电感的同时,在宽频带中具有低阻抗的叠层电容器。
本发明者们对能够同时满足在宽频带中降低阻抗的要求和降低等效串联电感的要求的叠层电容器进行了专心研究。其结果,本发明者们发现了以下新的事实:通过具有2个静电容量不同的电容器部能够实现宽频带化,而且,通过以可以交替配置极性不同的端电极的方式在积层体上形成端电极,能够减小等效串联电感。
根据这样的研究结果,根据本发明的叠层电容器是,具备交替层叠了多个电介体层和多个内部电极的积层体,和在该积层体的侧面上形成的多个端电极组的叠层电容器,其特征在于:积层体具有第1电容器部和第2电容器部,前者包含多个第1内部电极和第2内部电极作为多个内部电极,后者包含第3和第4内部电极作为多个内部电极;多个端电极组具有第1端电极组和第2端电极组,前者包含多个第1端电极和第3端电极,后者包含多个第2端电极和第4端电极;多个第1和第2端电极互相电绝缘,第3和第4端电极互相电绝缘;多个第1内部电极分别通过引出导体电连接于多个第1端电极中的任意1个,同时,多个第1端电极分别电连接于多个第1内部电极的至少1个;多个第2内部电极分别通过引出导体电连接于多个第2端电极中的任意1个,同时,多个第2端电极分别电连接于多个第2内部电极的至少1个;第3内部电极通过引出导体电连接于第3端电极;第4内部电极通过引出导体电连接于第4端电极;第1端电极组中包含的第1和第3端电极的任意一个,和第2端电极组中包含的第2和第4端电极的任意一个,以沿着积层体的侧面围绕的方向,交替地配置在积层体的侧面上;同时,第1电容器部的静电容量不同于第2电容器部的静电容量。
此外,根据本发明的叠层电容器是,具备交替层叠有多个电介体层和多个内部电极的大致长方体状的积层体,和在该积层体的侧面上形成的多个端电极的叠层电容器,其特征在于:多个端电极包含,互相电绝缘的各4个的第1和第2端电极,和互相电绝缘的第3和第4端电极;大致长方体状的前述积层体具有,与积层体的层叠方向平行并且互相相对的第1和第2侧面,和与积层体的层叠方向平行并且互相相对的第3和第4侧面;在第1侧面上,从第4侧面向着第3侧面的方向,依次交替地配置有4个第1以及第2端电极中的各2个第1以及第2端电极;在第2侧面上,从第4侧面向着第3侧面的方向,依次交替地配置有4个第1以及第2端电极中的,除在第1侧面上配置的2个第1以及第2端电极以外的,剩余的各2个的第1以及第2端电极;在第3侧面上配置有第3端电极;在第4侧面上配置有第4端电极;积层体具有,作为多个内部电极包含多个第1和第2内部电极的第1电容器部、和作为多个内部电极包含第3和第4内部电极的第2电容器部;多个第1内部电极分别通过引出导体电连接于4个第1端电极中的任意1个,同时,4个第1端电极分别电连接于多个第1内部电极的至少1个;多个第2内部电极分别通过引出导体电连接于4个第2端电极中的任意1个,同时,4个第2端电极分别电连接于多个第2内部电极的至少1个;第3内部电极通过引出导体电连接于第3端电极;第4内部电极通过引出导体电连接于第4端电极;第1电容器部的静电容量不同于第2电容器部的静电容量。
这些叠层电容器由于具有静电容量不同的第1和第2电容器部,具有2个共振频率。其结果,该叠层电容器可以在宽频带上实现低阻抗化。另外,通过这些叠层电容器那样的端电极的配置,例如,当将第1和第3端电极连接于正电极、将第2和第4端电极连接于负电极时,在沿着积层体的侧面围绕的方向看,连接于不同极性的端电极被交替地配置着。因此,以沿着积层体的侧面围绕的方向相邻的引出导体中流过互相反向的电流。其结果,起因于这些电流而产生的磁场互相被抵消,在该叠层电容器中降低了等效串联电感。
此外,优选第2电容器部的静电容量小于第1电容器部的静电容量。这时,可通过第2电容器部实现高频带中的低阻抗化。
根据本发明能够提供降低了等效串联电感的同时,在宽频带中具有低阻抗的叠层电容器。
本发明通过下面所给出的详细说明和仅以示例方式给出的附图可以更清楚地被理解,另外,这些不能被认为是对本发明的限定。
本发明的进一步适用范围可以从下面给出的具体说明中清楚地获得。但是,很显然,以下的具体说明和特定的举例仅仅是以示例方式给出的本发明的最佳实施例,本领域的技术人员显然可以根据该具体说明,在本发明的精神和范围内作出的各种改变和修改。
附图说明
图1是第1实施方式相关的叠层电容器的立体图;
图2是第1实施方式相关的叠层电容器中含有的积层体的分解立体图;
图3是第1实施方式相关的叠层电容器的等效电路图;
图4是表示与第1实施方式相关的叠层电容器的频率有关的阻抗特性的曲线图;
图5是第2实施方式相关的叠层电容器的立体图;
图6是表示第2实施方式相关的叠层电容器中含有的积层体的分解立体图。
具体实施方式
下面,参照附图来详细说明本发明的最佳实施方式。另外,在说明中,对相同要素或具有相同功能的要素使用相同符号,省略重复说明。
(第1实施方式)
参照图1和图2说明第1实施方式相关的叠层电容器C1的结构。图1是第1实施方式相关的叠层电容器的立体图。图2是第1实施方式相关的叠层电容器中含有的积层体的分解立体图。
叠层电容器C1,如图1所示,包括大致长方体形状的积层体1,和在积层体1上形成的第1和第2端电极组。第1端电极组包含多个第1端电极3A~3D和第3端电极7。第2端电极组包含多个第2端电极5A~5D和第4端电极9。
第1和第2端电极3A~3D、5A~5D形成在,与后述的积层体1的层叠方向平行、并且互相相对的积层体1的第1和第2侧面1a、1b上。第3和第4端电极7、9形成在,与积层体1的层叠方向平行、并且互相相对的积层体1的第3和第4侧面1c、1d上。
第1端电极3A、3B形成在积层体1的第1侧面1a上。第1端电极3C、3D形成在与第1侧面1a相对的积层体1的第2侧面1b上。第2端电极5A、5B形成在积层体1的第1侧面1a上。第2端电极5C、5D形成在与第1侧面1a相对的积层体1的第2侧面1b上。
第1和第2端电极3A~3D、5A~5D交替地配置在第1和第2侧面1a、1b上。即,在第1侧面1a上,从第4侧面1d向着第3侧面1c的方向,以第1端电极、第2端电极的顺序配置4个第1和第2端电极3A~3D、5A~5D中的各自2个第1和第2端电极3A、3B、5A、5B。更具体地说,在第1侧面1a上,从第4侧面1d向着第3侧面1c的方向,依次配置有第1端电极3A、第2端电极5A、第1端电极3B、第2端电极5B。
此外,在第2侧面1b上,从第4侧面1d向着第3侧面1c的方向,以第1内部电极、第2内部电极的顺序配置着,4个第1和第2端电极3A~3D、5A~5D之中除了在第1侧面1a上配置的2个第1和第2端电极3A、3B、5A、5B以外的剩余的各2个第1和第2端电极3C、3D、5C、5D。更具体地说,在第2侧面1b上,从第4侧面1d向着第3侧面1c的方向,依次配置有第1端电极3C、第2端电极5C、第1端电极3D、第2端电极5D。
第1端电极3A~3D与第2端电极5A~5D互相电绝缘。
第3端电极7形成在积层体1的第3侧面1c上。第4端电极9形成在与第3侧面1c相对的积层体1的第4侧面1d上。第3端电极7与第4端电极9互相电绝缘。
这样,在积层体1的第1~第4的侧面1a~1d上,沿着平行于积层体1的层叠方向的积层体1的侧面(第1~第4侧面1a~1d),以与层叠方向交叉地围绕的方向,交替地配置有第1端电极组中包含的第1以及第3端电极3A~3D、7的任意一个,和第2端电极组中包含的第2以及第4端电极5A~5D、9的任意一个。即,在积层体1的第1~第4侧面1a~1d上,沿着与层叠方向交叉的积层体1的底面的周边,以与层叠方向交叉地围绕该周边的方向,交替地配置有第1端电极组中包含的第1以及第3端电极3A~3D、7的任意一个,和第2端电极组中包含的第2以及第4端电极5A~5D、9的任意一个。
积层体1,如图2所示,具有第1电容器部11和第2电容器部13。积层体1是第1电容器部11和第2电容器部13成为一体而形成的。
首先,说明第1电容器部11的结构。第1电容器部11包含多个(在本实施方式中为9层)电介体层10和多个(在本实施方式中为各4层)第1和第2内部电极21、23。第1和第2内部电极21、23夹着电介体层10层叠。在实际的叠层电容器C1中被一体化为不能目视识别电介体层10之间的边界的程度。
各第1内部电极21,如图2所示,呈矩形状。各第1内部电极21位于,分别从与第1和第2内部电极21、23的层叠方向(以下简称为“层叠方向”)平行的积层体1的第1~第4侧面1a~1d间隔规定距离的位置。另外,各电介体层10也如图2所示,呈矩形状。
在多个第1内部电极21上分别一一形成有引出导体31A~31D的任意一个。引出导体31A、31B以被引出到积层体1的第1侧面1a的方式从第1内部电极21伸出。引出导体31C、31D以被引出到积层体1的第2侧面1b的方式从第1内部电极21伸出。
各第1内部电极21经引出导体31A~31D电连接于4个第1端电极3A~3D中的任意一个上。另外,4个第1端电极3A~3D分别与多个第1内部电极21的至少1个电连接。
具体而言,形成有引出导体31A的第1内部电极21,经该引出导体31A电连接于第1端电极3A。形成有引出导体31B的第1内部电极21,经该引出导体31B电连接于第1端电极3B。形成有引出导体31C的第1内部电极21,经该引出导体31C电连接于第1端电极3C。形成有引出导体31D的第1内部电极21,经该引出导体31D电连接于第1端电极3D。
各第2内部电极23,如图2所示,呈矩形状。各第2内部电极23位于,从与层叠方向平行的积层体1的第1~第4侧面1a~1d间隔规定距离的位置。
在多个第2内部电极23上分别一一形成有引出导体33A~33D。引出导体33A、33B以被引出到积层体1的第1侧面1a的方式从第2内部电极23伸出。引出导体33C、33D以被引出到积层体1的第2侧面1b的方式从第2内部电极23伸出。
各第2内部电极23经引出导体33A~33D电连接于4个第2端电极5A~5D中的任意一个上。另外,4个第2端电极5A~5D分别电连接于多个第2内部电极23的至少1个上。
具体而言,形成有引出导体33A的第2内部电极23,经该引出导体33A电连接于第2端电极5A。形成有引出导体33B的第2内部电极23,经该引出导体33B电连接于第2端电极5B。形成有引出导体33C的第2内部电极23,经该引出导体33C电连接于第2端电极5C。形成有引出导体33D的第2内部电极23,经该引出导体33D电连接于第2端电极5D。
接着,说明第2电容器部13的结构。第2电容器部13包含多个(在本实施方式中为2层)电介体层10和,在本实施方式中为各1层的第3和第4内部电极25、27。在实际的叠层电容器C1中被一体化为不能目视识别电介体层10之间的边界的程度。
第3和第4内部电极25、27的层叠数与第1和第2内部电极21、23的层叠数不同。在本实施方式中,第3和第4内部电极25、27的层叠数为各1层,比第1和第2内部电极21、23的层叠数(各4层)少。
第3内部电极25,如图2所示,呈矩形状。第3内部电极25位于,分别从与层叠方向平行的积层体1的第1~第4侧面1a~1d间隔规定的距离的位置。
在第3内部电极25上形成有一个引出导体35。引出导体35以被引出到积层体1的第3侧面1c的方式从第3内部电极25伸出。第3内部电极25经引出导体35电连接于第3端电极7上。
第4内部电极27,如图2所示,呈矩形状。第4内部电极27位于,分别从与层叠方向平行的积层体1的第1~第4侧面1a~1d间隔规定的距离的位置。
在第4内部电极27上形成有一个引出导体37。引出导体37以被引出到积层体1的第4侧面1d的方式从第4内部电极27伸出。各第4内部电极27经引出导体37电连接于第4端电极9上。
此外,在积层体1中,如图2所示,表示了第1或第3内部电极21、25与第2或第4内部电极23、27沿着层叠方向交替地配置的例子。即,第3内部电极25配置在,交替配置第1和第2内部电极21、23时的第1内部电极21的位置上。第4内部电极27配置在,交替配置第1和第2内部电极21、23时的第2内部电极23的位置上。
第1电容器部11中包含的第1和第2内部电极21、23分别与第1和第2端电极3A~3D、5A~5D电连接。另一方面,第2电容器部13中包含的第3和第4内部电极25、27分别与第3和第4端电极7、9电连接。因此,第1电容器部11与第2电容器部13成为并联连接的关系。
图3表示叠层电容器C1的等效电路图。叠层电容器C1的等效电路由第1电容器部11和第2电容器部13的并联电路构成。一般来说,电容器中存在残留电感和残留阻抗。因此,如图3所示,在第1电容器部11的等效电路中,除静电容量C11之外还存在电感L11和阻抗R11。在第2电容器部13的等效电路中,除静电容量C13之外还存在电感L13和阻抗R13。
第1和第2电容器部11、13,内部电极的层叠数分别不同,电容也分别不同。即,在叠层电容器C1中,第1电容器部11中含有的第1和第2内部电极21、23的层叠数比第2电容器部13中含有的第3和第4内部电极25、27的层叠数大。因此,第1电容器部11的静电容量C11比第2电容器部13的静电容量C13大。
若电容器的电感为L、静电容量为C,则电容器的共振频率f可由式(1)表示。从式(1)可知,第1电容器部11的共振频率f1的值不同于第2电容器部13的共振频率f2的值。
f=1/2π·sqrt(L·C) …(1)
特别地,若第2电容器部13中含有的第3和第4内部电极25、27的层叠数比第1电容器部11中含有的第1和第2内部电极21、23的层叠数小,则共振频率f2比共振频率f1大。
图4表示与叠层电容器C1的频率有关的阻抗特性曲线图。图4所示的曲线图的横轴表示频率(Hz),纵轴表示阻抗(Ω)。静电容量大的第1电容器部11单个的阻抗特性用曲线G11、G12表示,仅在共振频率f1处具有阻抗极小点。比第1电容器部11静电容量小的第2电容器部13单个的阻抗特性用曲线G13、G14表示,仅在共振频率f2处具有阻抗极小点。另一方面,并联连接静电容量不同的第1和第2电容器部11、13的叠层电容器C1的阻抗特性用曲线G11、G14表示,在共振频率f1、f2两处具有阻抗极小点。这样,由于叠层电容器C1具有静电容量不同的第1和第2电容器部11、13,所以与具有1个静电容量的情况相比,能够在宽频带中降低阻抗。
特别地,在叠层电容器C1中,第2电容器部13的静电容量C13比第1电容器部11的静电容量C11小。因此,第2电容器部13的共振频率f2比第1电容器部11的共振频率f1大。因此,第2电容器部13可以在仅由第1电容器部11不能改善阻抗特性的高频带中起到低阻抗化的作用。其结果,在叠层电容器C1中,即使在高频带中也可以降低阻抗。
第1~第4内部电极21、23、25、27,分别经引出导线31A~31D、33A~33D、35、37连接于第1~第4端电极3A~3D、5A~5D、7、9。另外,第1和第2端电极3A~3D、5A~5D分别在第1和第2侧面1a、1b上,从第4侧面1d向着第3侧面1c的方向,以第1端电极、第2端电极的顺序交替配置,而且,第3端电极7配置在第3侧面1c上,第4端电极9配置在第4侧面1d上。即,在积层体1的第1~第4侧面1a~1d上,以沿着与积层体1的层叠方向平行的侧面、与层叠方向交叉地围绕的方向,交替配置包含于第1端电极组的第1和第3端电极3A~3D、7的任意一个、和包含于第2端电极组的第2和第4端电极5A~5D、9的任意一个。因此,当将第1端电极组(第1以及第3端电极3A~3D、7)和第2端电极组(第2以及第4端电极5A~5D、9)连接于不同极性时,从沿着积层体1的侧面围绕的方向看,连接于不同极性的端电极被交替地配置着。由此,以沿着积层体1的侧面围绕的方向邻接的引出导体中流过互相反向的电流。其结果,起因于这些电流而产生的磁场相互被抵消,降低了该叠层电容器C1的等效串联电感。
这样,在叠层电容器C1中,不仅能达到降低等效串联电感的目的,同时还能达到在宽频带中低阻抗化的目的。另外,在本实施方式中,第3内部电极25和第4内部电极27被配置成在积层体1的层叠方向上互不相邻。即,第3内部电极25和第4内部电极27被配置成,在其之间具有第1以及第2内部电极21、23的两者或者任意一者。
(第2实施方式)
参照图5和图6说明第2实施方式相关的叠层电容器C2的结构。第2实施方式相关的叠层电容器C2与第1实施方式相关的叠层电容器C1的不同之处在于,第1和第2端电极的个数。图5是第2实施方式相关的叠层电容器的立体图。图6是第2实施方式相关的叠层电容器中含有的积层体的分解立体图。
叠层电容器C2,如图5所示,包括大致长方体形状的积层体1,和在积层体1上形成的第1和第2端电极组。第1端电极组包含多个第1端电极3A、3B和第3端电极5。第2端电极组包含多个第2端电极5A、5B和第4端电极9。
第1和第2端电极3A、3B、5A、5B形成在,与积层体1的层叠方向平行并且互相相对的积层体1的第1和第2侧面1a、1b上。第3和第4端电极7、9形成在,与积层体1的层叠方向平行并且相互相对的积层体1的第3和第4侧面1c、1d上。
第1端电极3A形成在积层体1的第1侧面1a上。第1端电极3B形成在与第1侧面1a相对的积层体1的第2侧面1b上。第2端电极5A形成在积层体1的第1侧面1a上。第2端电极5B形成在与第1侧面1a相对的积层体1的第2侧面1b上。
在第1侧面1a上,以从第4侧面1d向着第3侧面1c的方向,依次配置有第1和第2端电极3A、5A。在第2侧面1b上,从第4侧面1d向着第3侧面1c的方向,依次配置有第1和第2端电极3B、5B。第1端电极3A、3B与第2端电极5A、5B互相电绝缘。
第3端电极7形成在积层体1的第3侧面1c上。第4端电极9形成在与第3侧面1c相对的积层体1的第4侧面1d上。第3端电极7与第4端电极9互相电绝缘。
这样,在积层体1的第1~第4的侧面1a~1d上,沿着与积层体1的层叠方向平行的积层体1的侧面(第1~第4侧面1a~1d),以与层叠方向交叉地围绕的方向,交替地配置有第1端电极组中包含的第1以及第3端电极3A、3B、7的任意一个,和第2端电极组中包含的第2以及第4端电极5A、5B、9的任意一个。即,在积层体1的第1~第4侧面1a~1d上,沿着与层叠方向交叉的积层体1的底面的周边,以与层叠方向交叉地围绕着该周边的方向,交替地配置有第1端电极组中包含的第1以及第3端电极3A、3B、7的任意一个,和第2端电极组中包含的第2以及第4端电极5A、5B、9的任意一个。
积层体1,如图6所示,具有第1电容器部11和第2电容器部13。积层体1是第1电容器部11和第2电容器部13一体化而形成的。
首先,说明第1电容器部11的结构。第1电容器部11包含多个(在本实施方式中为9层)电介体层10和多个(在本实施方式中为各4层)第1和第2内部电极21、23。第1和第2内部电极21、23夹着电介体层10层叠。在实际的叠层电容器C2中被一体化为不能目视识别电介体层10之间的边界的程度。
在多个第1内部电极21上分别一一地形成有引出导体31A、31B的任意一个。引出导体31A以被引出到积层体1的第1侧面1a的方式从第1内部电极21伸出。引出导体31B以被引出到积层体1的第2侧面1b的方式从第1内部电极21伸出。
各第1内部电极21经引出导体31A、31B电连接于2个第1端电极3A、3B中的任意一个上。另外,2个第1端电极3A、3B分别电连接于多个第1内部电极21的至少一个上。
在多个第2内部电极23上分别一一地形成有引出导体33A、33B的任意一个。引出导体33A以被引出到积层体1的第1侧面1a的方式从第2内部电极23伸出。引出导体33B以被引出到积层体1的第2侧面1b的方式从第2内部电极23伸出。
各第2内部电极23经引出导体33A、33B电连接于2个第2端电极5A、5B中的任意一个上。另外,2个第2端电极5A、5B分别电连接于多个第2内部电极23的至少1个上。
接着,说明第2电容器部13的结构。第2电容器部13包含多个(在本实施方式中为4层)的电介体层10和多个(在本实施方式中为各2层)的第3和第4内部电极25、27。在实际的叠层电容器C2中被一体化为电介体层10之间的边界不能目视识别的程度。
第3和第4内部电极25、27的层叠数与第1和第2内部电极21、23的层叠数不同。在本实施方式中,第3和第4内部电极25、27的层叠数为各2层,比第1和第2内部电极21、23的层叠数(各4层)少。
此外,在积层体1中,如图6所示,表示了第1或第3内部电极21、25与第2或第4内部电极23、27沿着层叠方向交替地配置的例子。即,第3内部电极25被配置在,当交替配置第1以及第2内部电极21、23时的第1内部电极21的位置上。第4内部电极27被配置在,当交替配置第1以及第2内部电极21、23时的第2内部电极23的位置上。
在叠层电容器C2中,第1电容器部11与第2电容器部13成为并联连接的关系。由于第1和第2内部电极21、23的层叠数与第3和第4内部电极25、27的层叠数不同,所以第1电容器部11的静电容量C11不同于第2电容器部13的静电容量C13。所以,在第2实施方式相关的叠层电容器C2中,与第1实施方式相关的叠层电容器C1同样地,可以在宽频带中实现低阻抗化。
特别地,在叠层电容器C2中,与第1和第2内部电极21、23的层叠数相比,第3和第4内部电极25、27的层叠数较少。因此,第2电容器部13的静电容量C13比第1电容器部11的静电容量C11小。因此,第2电容器部13可以在仅由第1电容器部11不能改善阻抗特性的高频带中起到降低阻抗的任务。其结果,在叠层电容器C2中,即使在高频带中也可以降低阻抗。
此外,第1~第4内部电极21、23、25、27,分别经引出导体31A、31B、33A、33B、35、37连接于第1~第4端电极3A、3B、5A、5B、7、9。而且,在积层体1的第1~第4侧面1a~1d上,以沿着与积层体1的层叠方向平行的侧面、与层叠方向交叉地围绕的方向,交替配置有包含于第1端电极组的第1以及第3端电极3A、3B、7的任意一个,和包含于第2端电极组的第2以及第4端电极5A、5B、9的任意一个。因此,当将第1端电极组(第1以及第3端电极3A、3B、7)和第2端电极组(第2以及第4端电极5A、5B、9)连接于不同极性时,在沿着积层体1的侧面围绕的方向看,连接于不同极性的端电极被交替地配置着。由此,以沿着积层体1的侧面围绕的方向邻接的引出导体中流过互相反向的电流。其结果,起因于这些电流而产生的磁场相互被抵消,在该叠层电容器C2中降低了的等效串联电感。
这样,在叠层电容器C2中,能够达到降低等效串联电感的目的,同时还能达到在宽频带中降低阻抗的目的。另外,在本实施方式中,第3内部电极25和第4内部电极27被配置成在积层体1的层叠方向上不互相邻。即,第3内部电极25和第4内部电极27被配置成,在其之间具有第1以及第2内部电极21、23的两者或者任意一者。
以上,详细说明了本发明的最佳实施方式,但是本发明并不受限于上述实施方式。例如,电介体层10的层叠数、第1以及第2内部电极21、23的层叠数、和第3以及第4内部电极25、27的层叠数,并不受限于上述的实施方式中记载的数目。另外,端电极3A~3D、5A~5D、7、9的数目也不受限于上述实施方式中记载的数目。第1以及第2端电极只要为2个以上即可,第3以及第4端电极只要为1个以上即可。另外,第1电容器部11和第2电容器部13的在层叠方向上的位置并不受限于上述实施方式中记载的位置。另外,第1电容器部11中含有的第1内部电极21的数目和第2内部电极23的数目,不一定必须相同。另外,第2电容器部13中含有的第3内部电极25的数目和第4内部电极27的数目,也不一定必须相同。此外,积层体1的形状不限于长方体。
从本发明的上述记载可以看出,本发明很明显可以以各种方式进行改变。这些改变并不能被看作是脱离了本发明的精神和范围,对本领域内普通技术人员而言显而易见的所有这些改变都应被认为包含在本发明的权利要求的范围之内。
Claims (3)
1.一种叠层电容器,具备:交替层叠了多个电介体层和多个内部电极的积层体,和在该积层体的侧面上形成的多个端电极组,其特征在于,
所述积层体具有:第1电容器部,包含多个第1以及第2内部电极作为所述多个内部电极;第2电容器部,包含第3以及第4内部电极作为所述多个内部电极;
所述多个端电极组具有:第1端电极组,包含多个第1端电极和第3端电极;第2端电极组,包含多个第2端电极和第4端电极;
所述多个第1以及第2端电极互相电绝缘,所述第3以及第4端电极互相电绝缘;
所述多个第1内部电极分别通过引出导体电连接于所述多个第1端电极中的任意1个,同时,所述多个第1端电极分别电连接于所述多个第1内部电极的至少1个;
所述多个第2内部电极分别通过引出导体电连接于所述多个第2端电极中的任意1个,同时,所述多个第2端电极分别电连接于所述多个第2内部电极的至少1个;
所述第3内部电极通过引出导体电连接于所述第3端电极;
所述第4内部电极通过引出导体电连接于所述第4端电极;
所述第1端电极组中包含的所述第1以及第3端电极的任意一个,和所述第2端电极组中包含的第2以及第4端电极的任意一个,以沿着所述积层体的侧面围绕的方向,交替地配置在所述积层体的侧面上;同时
通过使所述第1电容器部的层叠数和所述第2电容器部的层叠数不同,从而所述第1电容器部的静电容量不同于所述第2电容器部的静电容量。
2.一种叠层电容器,具备:交替层叠了多个电介体层和多个内部电极的大致长方体状的积层体,和在该积层体的侧面上形成的多个端电极,其特征在于,
所述多个端电极包含:互相电绝缘的各4个第1以及第2端电极,和互相电绝缘的第3以及第4端电极;
大致长方体状的所述积层体具有:与所述积层体的层叠方向平行并且互相相对的第1以及第2侧面;与所述积层体的层叠方向平行并且互相相对的第3以及第4侧面;
在所述第1侧面上,从所述第4侧面向着所述第3侧面的方向,依次交替地配置有所述4个第1以及第2端电极中的各2个第1以及第2端电极;
在所述第2侧面上,从所述第4侧面向着所述第3侧面的方向,依次交替地配置有所述4个第1以及第2端电极中的、除在所述第1侧面上配置的所述2个第1以及第2端电极之外的、剩余的各2个第1以及第2端电极;
在所述第3侧面上配置所述第3端电极;
在所述第4侧面上配置所述第4端电极;
所述积层体具有:第1电容器部,包含所述多个第1以及第2内部电极作为所述多个内部电极;第2电容器部,包含第3以及第4内部电极作为所述多个内部电极;
所述多个第1内部电极分别通过引出导体电连接于所述4个第1端电极中的任意1个,同时,所述4个第1端电极分别电连接于所述多个第1内部电极的至少1个;
所述多个第2内部电极分别通过引出导体电连接于所述4个第2端电极中的任意1个,同时,所述4个第2端电极分别电连接于所述多个第2内部电极的至少1个;
所述第3内部电极通过引出导体电连接于所述第3端电极;
所述第4内部电极通过引出导体电连接于所述第4端电极;
通过使所述第1电容器部的层叠数和所述第2电容器部的层叠数不同,从而所述第1电容器部的静电容量不同于所述第2电容器部的静电容量。
3.如权利要求1或2所述的叠层电容器,其特征在于,
所述第2电容器部的静电容量小于所述第1电容器部的静电容量。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101740A JP2006286731A (ja) | 2005-03-31 | 2005-03-31 | 積層コンデンサ |
JP2005-101740 | 2005-03-31 | ||
JP2005101740 | 2005-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1841593A CN1841593A (zh) | 2006-10-04 |
CN1841593B true CN1841593B (zh) | 2010-10-27 |
Family
ID=37030559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100664968A Active CN1841593B (zh) | 2005-03-31 | 2006-03-31 | 叠层电容器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7164184B2 (zh) |
JP (1) | JP2006286731A (zh) |
KR (1) | KR101147626B1 (zh) |
CN (1) | CN1841593B (zh) |
TW (1) | TWI404091B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4637674B2 (ja) * | 2005-07-26 | 2011-02-23 | 京セラ株式会社 | 積層コンデンサ |
US7697262B2 (en) | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7388738B1 (en) * | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
JP4370352B2 (ja) * | 2007-10-31 | 2009-11-25 | Tdk株式会社 | 積層コンデンサ |
JP4475338B2 (ja) * | 2008-02-14 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
KR100983121B1 (ko) | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100983122B1 (ko) | 2008-08-08 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
KR100992286B1 (ko) | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 |
DE102008062023A1 (de) * | 2008-12-12 | 2010-06-17 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung damit |
US8813324B2 (en) | 2010-03-24 | 2014-08-26 | Western Digital (Fremont), Llc | Method for providing a piezoelectric multilayer |
WO2018198600A1 (ja) * | 2017-04-28 | 2018-11-01 | 株式会社村田製作所 | 電子部品 |
CN112002551B (zh) * | 2020-07-03 | 2022-09-13 | 成都宏科电子科技有限公司 | 一种使用频率达40g+的结构稳定的超宽带电容器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0255726U (zh) * | 1988-10-14 | 1990-04-23 | ||
JP3514195B2 (ja) * | 1999-12-27 | 2004-03-31 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP3336954B2 (ja) * | 1998-05-21 | 2002-10-21 | 株式会社村田製作所 | 積層コンデンサ |
JP2000223348A (ja) * | 1998-11-26 | 2000-08-11 | Tokin Corp | 積層セラミックコンデンサ |
JP4000701B2 (ja) | 1999-01-14 | 2007-10-31 | 株式会社村田製作所 | 積層コンデンサ |
JP2001167969A (ja) * | 1999-12-06 | 2001-06-22 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
JP2001185449A (ja) * | 1999-12-27 | 2001-07-06 | Tokin Corp | 積層セラミックコンデンサ |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP3563665B2 (ja) * | 2000-03-30 | 2004-09-08 | Tdk株式会社 | 積層型電子回路部品 |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
JP3988651B2 (ja) * | 2003-01-31 | 2007-10-10 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP4299258B2 (ja) * | 2005-03-18 | 2009-07-22 | Tdk株式会社 | 積層コンデンサ |
-
2005
- 2005-03-31 JP JP2005101740A patent/JP2006286731A/ja active Pending
-
2006
- 2006-03-21 US US11/384,329 patent/US7164184B2/en active Active
- 2006-03-24 TW TW095110453A patent/TWI404091B/zh active
- 2006-03-31 CN CN2006100664968A patent/CN1841593B/zh active Active
- 2006-03-31 KR KR1020060029571A patent/KR101147626B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI404091B (zh) | 2013-08-01 |
US20060221545A1 (en) | 2006-10-05 |
US7164184B2 (en) | 2007-01-16 |
CN1841593A (zh) | 2006-10-04 |
KR101147626B1 (ko) | 2012-05-23 |
JP2006286731A (ja) | 2006-10-19 |
TW200644008A (en) | 2006-12-16 |
KR20060105653A (ko) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1841593B (zh) | 叠层电容器 | |
CN101345134B (zh) | 层叠电容器 | |
CN1835136B (zh) | 叠层电容器 | |
JP4896642B2 (ja) | 積層コンデンサ及び電子機器 | |
CN100550234C (zh) | 多层片式电容器及嵌有多层片式电容器的印刷电路板 | |
CN101682307B (zh) | 层叠带通滤波器 | |
KR101412950B1 (ko) | 적층 세라믹 커패시터 | |
US6850404B2 (en) | Component and interference suppression circuit | |
KR101020528B1 (ko) | 적층 콘덴서 | |
JP5870674B2 (ja) | 積層コンデンサアレイ | |
KR101051620B1 (ko) | 적층 콘덴서 | |
JP4501970B2 (ja) | 積層コンデンサ | |
JP2001185449A (ja) | 積層セラミックコンデンサ | |
JP4618348B2 (ja) | 積層コンデンサ | |
KR20100036982A (ko) | 적층 콘덴서 | |
TWI326089B (en) | Noise filter | |
JP4091054B2 (ja) | 積層型セラミックキャパシタ | |
JP4412386B2 (ja) | 貫通型積層コンデンサ | |
JP2000151324A (ja) | 積層型ノイズフィルタ | |
KR20130012715A (ko) | 적층형 세라믹 캐패시터 | |
JPH10190391A (ja) | 積層型lcフィルタ | |
KR100877485B1 (ko) | 관통형 적층 콘덴서 어레이 | |
JP3727542B2 (ja) | 積層貫通型コンデンサ | |
JP2012033544A (ja) | 複数のコンデンサ素子を含むデバイス | |
JPS61135108A (ja) | 電気二重層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |