CN100550234C - 多层片式电容器及嵌有多层片式电容器的印刷电路板 - Google Patents
多层片式电容器及嵌有多层片式电容器的印刷电路板 Download PDFInfo
- Publication number
- CN100550234C CN100550234C CNB2005101305953A CN200510130595A CN100550234C CN 100550234 C CN100550234 C CN 100550234C CN B2005101305953 A CNB2005101305953 A CN B2005101305953A CN 200510130595 A CN200510130595 A CN 200510130595A CN 100550234 C CN100550234 C CN 100550234C
- Authority
- CN
- China
- Prior art keywords
- lead
- electrode
- face
- pcb
- capacitor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 73
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 230000000052 comparative effect Effects 0.000 description 7
- VTLYHLREPCPDKX-UHFFFAOYSA-N 1,2-dichloro-3-(2,3-dichlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1Cl VTLYHLREPCPDKX-UHFFFAOYSA-N 0.000 description 5
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种多层片式电容器,该电容器包括内部电极以及垂直于内部电极形成的外部电极,从而降低了寄生电容,并获得了无并联谐振频率的效果。此外,该MLCC具有电容器结构,其提供了沿电容器体中介电层的堆叠方向形成的第一表面和第二表面作为顶面和底面。因此,在具有相同尺寸的薄型电容器中,增加了内部电极层的数量,从而降低了ESR和ESL。此外,可很容易地制造嵌有MLCC的PCB。
Description
相关申请
本申请基于并要求于2004年12月24日提交的韩国申请第2004-0112412号的优先权,其全部内容结合于此作为参考。
技术领域
总的说来,本发明涉及多层片式电容器(MLCC),更具体地,涉及具有良好特性的薄型MLCC,其适于嵌入到印刷电路板(PCB)中,并涉及嵌有MLCC的PCB。
背景技术
通常,MLCC通常具有由多个介电层以及介于多个介电层之间的多个内部电极组成的结构。由于小尺寸、大容量和易于安装的优点,MLCC已经被广泛地应用于各种电子装置。
最近,为了减小总的封装尺寸并且改进性能,MLCC已经在被嵌入到存储卡、PC主板以及多种RF模块的PCB中的状态下使用。参照图1a和1b所示的传统MLCC,描述这种MLCC。
图1a和1b分别是示出传统薄型电容器的示意性透视图和侧截面图。
如图1a和1b所示,传统MLCC 10包括通过堆叠多个介电层而形成的电容器体11。第一和第二内部电极12、13交替地形成在多个介电层上。此外,第一和第二内部电极12、13与另外的第二和第一内部电极13、12面对,多个介电层中的一个介于其间,并且分别连接至形成在电容器体11的两个侧面上的第一和第二外部电极。
通常,由于第一和第二外部电极14、15是通过将电容器体11的两个侧面浸入金属糊(metal paste)中的方法制造的,因而它们可能被形成为延伸与电容器体11的侧面相邻的其他表面。特别地,当将上述MLCC 10嵌入PCB中时,外部电极使电容器体11的顶面和底面延伸的区域可使电容器的外部电极连接至PCB的导电过孔(via hole)或导线。
现在,转到图2a,示出了嵌有图1a的MLCC 10的PCB 20。PCB 20包括三层21a、21b以及21c,预定的导线22a、22b和22c形成于其上。PCB 20的中间层21b中形成有空腔C,MLCC 10安装在空腔C中。这样,安装至芯片部件(未示出)的导线22a与另一层21b的导线22b一起通过导电过孔23a、23b连接至位于电容器10顶面上的第一外部电极14。同样,接地导线22c通过焊接连接至位于电容器10的底面上的第二外部电极15的区域。
从图1c的等效电路图很清楚地知道,MLCC 10不仅具有电容Cs(实际值),而且具有由于介电层的电阻损耗以及电极层的电阻损耗而产生的等效串联电阻(ESR)Rs和绝缘电阻Rp,以及寄生电容Cp和等效串联电感(ESL)Ls。
为了实现很容易地将MLCC 10嵌入PCB 20中的目的,应该将MLCC 10制造成具有小的厚度T。为此,需要具有高介电常数的薄介电层。在图1b中A所表示的部分中,减小了内部电极12、13与形成在电容器体11的顶面和底面上的外部电极14、15的区域之间的间距,从而增加了寄生电容Cp。这样,该寄生电容Cp可与ESLLs一起产生不期望的高频时的并联谐振频率。
同时,MLCC 10的缺陷在于,外部电极沿电容器11的顶面和底面延伸的区域很小,因而很难将MLCC 10嵌入PCB 20中。例如,如图2b所示,在将导电过孔23b连接至第一外部电极14的情况下,第一外部电极14的上部区域的宽度d2很小,因而过孔的直径d1允许的变化范围变得很窄。为了解决这个问题,可充分增大第一和第二外部电极14、15的上部和下部区域。然而,其结果是,增加了寄生电容Cp,更糟的是,可能导致外部电极14、15之间的短路。
发明内容
由此,本发明着眼于相关技术中出现的上述问题,并且本发明的目的在于提供一种新型的MLCC,其具有低寄生电容以及低ESL,以改善装置在高频条件下运行时的可靠性,并且具有当被嵌入PCB时、可容易地执行将其外部电极连接至PCB中的部件的处理的结构。
本发明的另一目的在于提供一种嵌有这种MLCC的PCB。
为了实现上述目的,本发明提供了一种MLCC,包括:电容器体,通过堆叠多个介电层而形成,并提供了沿多个介电层的堆叠方向形成的相对的第一和第二表面作为顶面和底面;至少一对第一和第二内部电极,形成在多个介电层上,与电容器体的顶面和底面分隔开,并且交替地排列在多个介电层上,使得一对内部电极的一个电极与该对内部电极的另一电极面对,且多个介电层中的一个介于其间;第一和第二外部电极,分别形成在电容器体的顶面和底面上;多条第一引线,从第一内部电极突出,使第一内部电极连接至第一外部电极;以及多条第二引线,从第二内部电极突出,使第二内部电极连接至第二外部电极。
为了保证连接到PCB的预定导线所需的足够的面积,第一和第二外部电极中的至少一个形成在电容器体顶面和底面的几乎整个区域之上。此外,为了防止电容器的侧面与导线或PCB过孔的不期望的连接,第一和第二外部电极中的至少一个与在其上形成有该至少一个外部电极的顶面和底面的至少一个边缘分隔开。
优选地,第一和第二引线以相同的数量形成在彼此相对的位置。这样,在相应内部电极的一侧的两端各形成有两条第一和第二引线。此外,在两个第一引线之间以及在两个第二引线之间还可包括至少一条引线。
此外,本发明提供了一种嵌有MLCC的PCB。本发明的嵌有MLCC的PCB包括:多层的PCB,包括多个层以及位于其上的多条导线;以及MLCC,包括:电容器体,通过堆叠多个介电层而形成,并提供了沿多个介电层的堆叠方向形成的相对的第一和第二表面作为顶面和底面;以及第一和第二外部电极,分别形成在电容器体的顶面和底面上,并且,该MLCC被嵌入多层PCB中,以将MLCC的第一和第二外部电极电连接至PCB的预定导线。这样,该MLCC包括:至少一对第一和第二内部电极,形成在多个介电层上,以与电容器体的顶面和底面分隔开,并交替地排列在多个介电层上,使得一对内部电极中的一个与该对内部电极的另一电极面对,且多个介电层之一介于其间;多条第一引线,从第一内部电极突出,以将第一内部电极连接至第一外部电极;以及多条第二引线,从第二内部电极突出,以将第二内部电极连接至第二外部电极。
同样,第一和第二外部电极之一与预定导线之间的电连接可使用通过PCB形成的导电过孔或通过直接焊接至对应的导线来实现。
附图说明
从以下结合附图的详细描述中将更容易理解本发明的上述和其他目的、特征、和其他优点,在附图中:
图1a和图1b分别是示出传统MLCC的示意性透视图和侧截面图;
图1c是图1a的MLCC的等效电路图;
图2a和图2b分别是示出嵌有传统MLCC的PCB的侧截面图和顶视平面图;
图3a和图3b分别是示出根据本发明第一实施例的MLCC的示意性透视图和侧截面图;
图4a和图4b分别是示出嵌有图3a的MLCC的PCB的侧截面图和顶视平面图;
图5是示出根据本发明的第二实施例的MLCC的侧截面图;以及
图6a和图6b是示出传统MLCC和本发明的MLCC的并联谐振频率的曲线图。
具体实施方式
下面,将参照附图详细描述所给出的本发明。
图3a和图3b分别是示出根据本发明第一实施例的MLCC的示意性透视图和侧截面图。
如图3a所示,MLCC 30包括通过堆叠多个介电层而形成的电容器体31。电容器体31提供了沿介电层的堆叠方向形成的两个相对的面作为其顶面和底面。优选地,嵌入PCB的电容器体31的厚度小于其顶面和底面的长度和宽度。在电容器体31的顶面和底面上,形成了第一和第二外部电极34、35。
在组成电容器体31的介电层上,形成有第一和第二内部电极32、33。第一和第二内部电极32、33彼此面对,多个介电层之一介于其间。此外,第一和第二内部电极32、33与分别形成在电容器体31的顶面和底面上的第一和第二外部电极34、35相连接。
在本实施例中,外部电极34、35被设置为垂直于内部电极32、33,从而显著地降低了寄生电容。因此,并联谐振频率被改变超过可用的频率,由此可防止由于并联谐振频率而产生的负作用。此外,当制造薄MLCC时,内部电极层的数量可充分地增加,同时降低内部电极的面积。在这种情况下,由于电阻和电感部件并联设置,因而可有效地降低每个内部电极中的电阻和电感的影响,从而得到期望的低ESR和ESL。
每个第一和第二内部电极32、33都具有两个第一和第二引线32a和32b、33a和33b。第一和第二引线32a和32b、33a和33b从第一和第二内部电极32、33突出,以将第一和第二内部电极32、33连接至第一和第二外部电极34、35。
具体来说,如图3b所示,第一内部电极32通过两条第一引线32a、32b连接至第一外部电极34,而第二内部电极33通过两条第二引线33a、33b连接至第二外部电极35。因而,由于电容器体31的顶面和底面上只形成了一种极性的第一和第二外部电极34、35,所以它们在电容器体31的顶面和底面上具有足够的电极面积。在本实施例中,可在电容器体31顶面和底面的几乎整个区域之上形成第一和第二外部电极34、35。用于将内部电极32、33连接至具有相同极性的外部电极34、35的多条引线32a和32b、33a和33b(本实施例中各为两条)增加了内部电极和外部电极之间的接触路径。因此,进一步降低了ESR和ESL。
具体来说,当将图3所示的MLCC嵌入PCB时,第一和第二外部电极34、35设置在电容器体31的顶面和底面的几乎整个区域之上,从而确保了较大的连接面积。
图4a和图4b是分别示出包括图3a的MLCC的PCB 40的侧截面图和顶视平面图。
在图4a中,对嵌入有图3a的MLCC 30的PCB 40进行描述。PCB 40包括三层41a、41b以及41c,其上形成有预设的导线42a、42b以及42c。
PCB 40的中间层41b中形成有空腔,MLCC 30就安装在该空腔中。这样,导线42a与另一层41b的导线42b一起通过导电过孔43a、43b连接至第一外部电极34,并且,接地导线42c通过焊接连接至第二外部电极35。
在这种连接结构中,如图4b所示,由于MLCC 30的外部电极34形成在电容器体的顶面的几乎整个表面之上而具有很大的面积,因而很容易将它们通过过孔43b或通过焊接连接至PCB。即,当MLCC 30的外部电极34与PCB 40的导线42a和42b使用具有相同直径(d1)的过孔连接时,本发明的外部电极34具有大于图2b所示的传统薄型电容器的宽度(W),因此,保证了很大的容许尺寸范围。此外,由于具有一种极性的第一外部电极34形成在电容器体31的顶面上,而具有另一极性的第二外部电极35形成在其底面上,因而避免了它们之间的短路。
在本实施例中,第一外部电极使用过孔连接到导线,第二外部电极通过焊接连接至另一导线,然而,本发明并不局限于此。根据实际产品所需的电路结构,PCB的导线和过孔可有不同的变化。
图5是示出本发明第二实施例的MLCC 50的侧截面图。由于这幅图是侧截面图,所以只示出了一个第一内部电极52和一个第二内部电极53。然而,应该理解,如图3a所示,在组成电容器体51的介电层上交替排列着多对第一和第二内部电极52、53。
如图5所示,MLCC 50包括通过堆叠多个介电层而形成的电容器体51,在该电容器体中,沿电容器体51中的介电层的堆叠方向形成的顶面和底面上形成有第一和第二外部电极54、55。
形成在介电层上的第一和第二内部电极52、53分别具有三条第一和第二引线52a、52b、52c以及53a、53b、53c。第一内部电极52通过三条引线52a、52b、52c连接至第一外部电极54,而第二内部电极53通过三条引线53a、53b、53c连接至第二外部电极55。因此,额外增加了内部电极52、53和外部电极54、55之间的连接路径的数量,由此,相比于图3a所示的结构,进一步降低了ESR和ESL。
在本实施例中,第一和第二外部电极54、55形成在电容器体51的顶面和底面的几乎整个区域之上。在这种情况下,这些电极以预定的间距g与电容器体51的顶面和底面的所有边缘分隔开,以避免电容器50的侧面与其他PCB导线或过孔(未示出)的不期望的连接。
可根据所提出的用于说明的以下实例可得到对本发明更好的理解,但是以下的实例并不用于限制本发明。
实例
本实例被执行用来确认根据本发明的MLCC的ESR和ESL的降低以及并联谐振频率的改善。
作为比较实例,制造了具有图1a所示结构的传统MLCC。具体来说,使用四对第一和第二内部电极得到3.32nF的电容,制造1.6×0.8×0.2mm尺寸的MLCC。此外,使用浸渍法形成在电容器的对置侧面上的第一和第二外部电极向与上述侧面相邻的其他表面延伸约0.3mm。
作为发明实例,制造与比较实例MLCC尺寸相同的具有图3a所示结构的MLCC(发明实例1)和具有图5所示结构的MLCC(发明实例2)。不过,发明实例1和2的MLCC在结构上与比较实例的MLCC不尽相同。即,使用了八对具有较小面积的第一和第二内部电极来制造发明实例1和2的MLCC,以得到3.34nF和3.37nF的电容。
这样,比较实例以及发明实例1和2的MLCC被制造为具有相同的尺寸和相同的电容值(尽管这些值稍微不同,但是它们几乎不会影响测量结果),之后,测量ESR和ESL值。以下,表1示出了结果。
表1
实例 | ESR(Ω) | ESL(pH) |
比较实例 | 0.0172 | 47.8 |
发明实例1(两条引线) | 0.0067 | 23.1 |
发明实例2(三条引线) | 0.0046 | 19.4 |
从表1中可以明显看出,相比于比较实例的MLCC,发明实例1和2中制造的MLCC的ESR分别降至38%和26%,并且ESL分别降至48%和40%。因此,根据本发明的MLCC具有很好的高频特性。在具有与发明实例1和2相同尺寸的薄型结构的MLCC中,充分地增加了内部电极层的数量,降低了一个内部电极的高电阻和高电感,从而实现了低ESR和ESL。此外,发明实例2的MLCC表现出了这些结果。这是由于通过增加发明实例2的MLCC中的引线的数量而增加了连接路径。
为了观察由于寄生电容的减小而得到的并联谐振频率的改善,针对比较实例和发明实例1的MLCC随频率而变化的衰减进行测量。图6a(比较实例)和图6b(发明实例1)示出了结果。
如图6a和图6b所示,尽管串联谐振频率(SRF)几乎没有改变,但是在3.5GHz(图6a)和9GHz或者以上处(图6b)产生并联谐振频率(PRF)。这样,可看出本发明的MLCC的PRF超出了通常的可用频率范围,由此防止了高频时由于PRF产生的负作用。
如上所述,本发明提供了一种MLCC以及嵌有该MLCC的PCB。在本发明的MLCC中,形成了垂直于内部电极的外部电极,从而降低了寄生电容,并获得了无并联谐振频率的效果。此外,MLCC具有电容器结构,其提供了沿电容器体中介电层的堆叠方向形成的第一表面和第二表面作为顶面和底面。因此,在具有相同尺寸的薄型电容器中,增加了内部电极层的数量,从而降低了ESR和ESL。此外,可很容易地制造嵌有MLCC的PCB。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种多层片式电容器,包括:
电容器体,所述电容器体通过堆叠多个介电层而形成,并且提供了沿所述多个介电层的堆叠方向形成的相对的第一和第二表面作为顶面和底面;
至少一对第一和第二内部电极,形成在所述多个介电层上,与所述电容器体的所述顶面和所述底面分隔开,并且交替地排列在所述多个介电层上,使得一对内部电极中的一个电极与所述一对内部电极的另一电极面对,并将所述多个介电层中的一个介于其间;
第一和第二外部电极,分别形成在所述电容器体的所述顶面和所述底面上;
多条第一引线,从所述第一内部电极突出,以将所述第一内部电极连接至所述第一外部电极;以及
多条第二引线,从所述第二内部电极突出,以将所述第二内部电极连接至所述第二外部电极,
其中,所述第一和第二外部电极中的至少一个形成在所述电容器体的所述顶面或所述底面的整个区域之上,
其中,所述第一和第二引线以相同的数量形成在彼此相对的位置,
其中,所述第一和第二引线各设置为两条,并形成在相应内部电极的一侧上的两端,以及
其中,至少一条引线被进一步包括在所述两条第一引线之间以及所述两条第二引线之间。
2.根据权利要求1所述的多层片式电容器,其中,所述电容器体的厚度小于其顶面和底面的长度和宽度。
3.根据权利要求1所述的多层片式电容器,其中,所述第一和第二外部电极中的至少一个与其上形成有所述至少一个外部电极的所述顶面或所述底面的至少一个边缘分隔开。
4.一种嵌有多层片式电容器的印刷电路板,包括:
多层印刷电路板,包括多个层以及位于其上的多条导线;以及
多层片式电容器,包括:电容器体,通过堆叠多个介电层而形成,并提供了沿所述多个介电层的堆叠方向形成的相对的第一和第二表面作为顶面和底面;以及第一和第二外部电极,分别形成在所述电容器体的所述顶面和所述底面上,所述多层片式电容器被嵌入所述多层印刷电路板中,以将所述多层片式电容器的所述第一和第二外部电极电连接至所述印刷电路板的预定导线,
其中,所述多层片式电容器包括:至少一对第一和第二内部电极,形成在所述多个介电层上,与所述电容器体的所述顶面和所述底面分隔开,并且交替地排列在所述多个介电层上,使得一对内部电极中的一个电极与所述一对内部电极的另一电极面对,并将所述多个介电层中的一个介于其间;多条第一引线,从所述第一内部电极突出,以将所述第一内部电极连接至所述第一外部电极;以及多条第二引线,从所述第二内部电极突出,以将所述第二内部电极连接至所述第二外部电极,
其中,所述第一和第二外部电极中的至少一个形成在所述电容器体的所述顶面或所述底面的整个区域之上,
其中,所述第一和第二引线以相同的数量形成在彼此相对的位置,
其中,所述第一和第二引线被设置为各两条,并形成在相应内部电极的一侧上的两端,
其中,至少一条引线进一步包括在所述两条第一引线之间以及所述两条第二引线之间。
5.根据权利要求4所述的印刷电路板,其中,所述电容器体的厚度小于其顶面和底面的长度和宽度。
6.根据权利要求4所述的印刷电路板,其中,所述第一和第二外部电极中的至少一个与所述预定导线通过穿过所述印刷电路板形成的导电过孔电连接。
7.根据权利要求4所述的印刷电路板,其中,所述第一和第二外部电极中的至少一个与所述预定导线通过焊接电连接。
8.根据权利要求4所述的印刷电路板,其中,所述第一和第二外部电极中的至少一个与其上形成有所述至少一个外部电极的所述顶面或所述底面的至少一个边缘分隔开。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040112412A KR100691146B1 (ko) | 2004-12-24 | 2004-12-24 | 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판 |
KR1020040112412 | 2004-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1794389A CN1794389A (zh) | 2006-06-28 |
CN100550234C true CN100550234C (zh) | 2009-10-14 |
Family
ID=36611208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101305953A Expired - Fee Related CN100550234C (zh) | 2004-12-24 | 2005-12-14 | 多层片式电容器及嵌有多层片式电容器的印刷电路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7230815B2 (zh) |
JP (1) | JP2006186353A (zh) |
KR (1) | KR100691146B1 (zh) |
CN (1) | CN100550234C (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674842B1 (ko) * | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
JP5023069B2 (ja) * | 2006-10-06 | 2012-09-12 | 三洋電機株式会社 | 電気素子 |
JP4385385B2 (ja) * | 2006-12-14 | 2009-12-16 | Tdk株式会社 | 積層コンデンサ |
US7920370B2 (en) | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
KR100920614B1 (ko) * | 2007-02-05 | 2009-10-08 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100849791B1 (ko) * | 2007-03-12 | 2008-07-31 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 |
US7791896B1 (en) * | 2007-06-20 | 2010-09-07 | Teradata Us, Inc. | Providing an embedded capacitor in a circuit board |
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
JP2009194096A (ja) * | 2008-02-13 | 2009-08-27 | Murata Mfg Co Ltd | 部品内蔵基板、及びそれを用いた部品パッケージ |
WO2009117599A2 (en) | 2008-03-20 | 2009-09-24 | Greatbatch Ltd. | Shielded three-terminal flat-through emi/energy dissipating filter |
US11147977B2 (en) | 2008-03-20 | 2021-10-19 | Greatbatch Ltd. | MLCC filter on an aimd circuit board conductively connected to a ground pin attached to a hermetic feedthrough ferrule |
JP4905498B2 (ja) * | 2009-04-22 | 2012-03-28 | 株式会社村田製作所 | 積層型セラミック電子部品 |
DE102009049077A1 (de) * | 2009-10-12 | 2011-04-14 | Epcos Ag | Elektrisches Vielschichtbauelement und Schaltungsanordnung |
WO2011077918A1 (ja) | 2009-12-24 | 2011-06-30 | 株式会社村田製作所 | 回路モジュール |
JP2011228644A (ja) * | 2010-03-29 | 2011-11-10 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
KR101548774B1 (ko) * | 2011-08-26 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR101525645B1 (ko) * | 2011-09-02 | 2015-06-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
US9609753B2 (en) | 2013-07-11 | 2017-03-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
KR101489815B1 (ko) * | 2013-07-11 | 2015-02-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR101499715B1 (ko) * | 2013-07-17 | 2015-03-06 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR101489816B1 (ko) | 2013-07-22 | 2015-02-04 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR102076151B1 (ko) | 2013-08-26 | 2020-02-11 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR101452130B1 (ko) * | 2013-08-30 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
US9786434B2 (en) | 2013-10-22 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and printed circuit board having the same |
US9628052B2 (en) | 2014-02-18 | 2017-04-18 | Qualcomm Incorporated | Embedded multi-terminal capacitor |
JP6272745B2 (ja) * | 2014-10-27 | 2018-01-31 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療機器用基板および医療機器 |
US10424438B2 (en) * | 2016-01-18 | 2019-09-24 | Apple Inc. | Reduced electrical terminations in surface-mount technology components |
JP2020526041A (ja) * | 2017-06-29 | 2020-08-27 | エイブイエックス コーポレイション | 表面実装積層結合コンデンサ、およびそれを含む回路板 |
DE102018201158A1 (de) * | 2018-01-25 | 2019-07-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum bestücken einer leiterplatte |
KR102068811B1 (ko) | 2019-01-24 | 2020-01-22 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
CN114665902A (zh) * | 2020-12-22 | 2022-06-24 | 华为技术有限公司 | 基于低温共烧陶瓷的射频器件及电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
US4831494A (en) * | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
KR930010076B1 (ko) | 1989-01-14 | 1993-10-14 | 티디케이 가부시키가이샤 | 다층혼성집적회로 |
JPH06251981A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Materials Corp | 放電ギャップ付き積層チップコンデンサ |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
EP0949642B1 (en) * | 1998-03-31 | 2010-11-03 | TDK Corporation | Chip-type electronic component and method for producing the same |
US6292351B1 (en) * | 1999-11-17 | 2001-09-18 | Tdk Corporation | Multilayer ceramic capacitor for three-dimensional mounting |
US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
JP2003289018A (ja) | 2002-03-28 | 2003-10-10 | Tdk Corp | チップ型積層コンデンサ |
JP2004336014A (ja) * | 2003-04-16 | 2004-11-25 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ,積層セラミックコンデンサの実装構造及びコンデンサモジュール |
US7778038B2 (en) * | 2004-12-21 | 2010-08-17 | E.I. Du Pont De Nemours And Company | Power core devices and methods of making thereof |
-
2004
- 2004-12-24 KR KR1020040112412A patent/KR100691146B1/ko not_active IP Right Cessation
-
2005
- 2005-11-29 US US11/288,802 patent/US7230815B2/en not_active Expired - Fee Related
- 2005-12-06 JP JP2005352272A patent/JP2006186353A/ja active Pending
- 2005-12-14 CN CNB2005101305953A patent/CN100550234C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1794389A (zh) | 2006-06-28 |
US7230815B2 (en) | 2007-06-12 |
KR20060073274A (ko) | 2006-06-28 |
KR100691146B1 (ko) | 2007-03-09 |
US20060139849A1 (en) | 2006-06-29 |
JP2006186353A (ja) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100550234C (zh) | 多层片式电容器及嵌有多层片式电容器的印刷电路板 | |
KR101912279B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
US7310217B2 (en) | Monolithic capacitor and mounting structure thereof | |
KR102171678B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
US7545624B2 (en) | Multilayer chip capacitor | |
US6922329B2 (en) | Multilayer capacitor | |
US7724108B2 (en) | Electric element and electric circuit | |
US7612987B2 (en) | Chip-type filter | |
WO2007084658A1 (en) | Low inductance capacitor | |
US7961453B2 (en) | Multilayer chip capacitor | |
KR20080092891A (ko) | 랜드 그리드 피드쓰루 로우 이에스엘 테크놀로지 | |
JP4911036B2 (ja) | 積層コンデンサおよびその実装構造 | |
KR101051620B1 (ko) | 적층 콘덴서 | |
CN104112592A (zh) | 多层陶瓷电容器及其安装板 | |
US7800462B2 (en) | Printed board and filter using the same | |
US10395844B2 (en) | Capacitor component | |
JP2004296940A (ja) | 積層コンデンサ | |
US11640875B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
JP5034886B2 (ja) | チップ形固体電解コンデンサ | |
KR20170136159A (ko) | 적층형 커패시터 및 그 실장 기판 | |
JPH06176958A (ja) | 貫通形積層セラミックコンデンサの実装構造 | |
JP2009123937A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20151214 |
|
EXPY | Termination of patent right or utility model |