JPH06176958A - 貫通形積層セラミックコンデンサの実装構造 - Google Patents
貫通形積層セラミックコンデンサの実装構造Info
- Publication number
- JPH06176958A JPH06176958A JP4353425A JP35342592A JPH06176958A JP H06176958 A JPH06176958 A JP H06176958A JP 4353425 A JP4353425 A JP 4353425A JP 35342592 A JP35342592 A JP 35342592A JP H06176958 A JPH06176958 A JP H06176958A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- grounding
- substrate
- ceramic capacitor
- side surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】貫通形積層セラミックコンデンサにおいて、共
振周波数を上昇させることのできる実装構造を提供す
る。 【構成】基板１０のコンデンサ搭載面に接地用パターン
１６を形成し、該接地用パターン１６と基板１０の前記
搭載面以外の部分に設けられた接地層１３とを基板に設
けた１つ以上のスルーホール１７を介して接続する。前
記搭載面の接地用パターン１６にコンデンサの接地用外
部電極６を少なくとも相対する２つの側面において接続
する。
振周波数を上昇させることのできる実装構造を提供す
る。 【構成】基板１０のコンデンサ搭載面に接地用パターン
１６を形成し、該接地用パターン１６と基板１０の前記
搭載面以外の部分に設けられた接地層１３とを基板に設
けた１つ以上のスルーホール１７を介して接続する。前
記搭載面の接地用パターン１６にコンデンサの接地用外
部電極６を少なくとも相対する２つの側面において接続
する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用貫通形積層セ
ラミックコンデンサの実装構造に関する。
ラミックコンデンサの実装構造に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】移動
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
【０００３】コンデンサのインピーダンスＺは、理想的
な場合、静電容量をＣ、信号周波数をｆ、複素記号をｉ
として、 Ｚ＝１／２πｆＣｉ （１） で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスＺは、寄生インダクタンスをＬとし、純抵抗分を
Ｒとした場合、 Ｚ＝２πｆＬｉ＋１／２πｆＣｉ＋Ｒ （２） と記述できる。この式から分かるように、信号周波数が
低周波の場合は第１項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第１項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を（２）式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 １／ｆ＝２π（ＬＣ）1/2 （３） を満たす共振周波数でインピーダンスの最小値Ｒを示
し、以降周波数の上昇に伴い単調増加を示す。また、位
相も共振周波数を前後に−ｉ（１−δ）からｉ（１＋
δ）：（０＜δ＜１）に変化する。
な場合、静電容量をＣ、信号周波数をｆ、複素記号をｉ
として、 Ｚ＝１／２πｆＣｉ （１） で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスＺは、寄生インダクタンスをＬとし、純抵抗分を
Ｒとした場合、 Ｚ＝２πｆＬｉ＋１／２πｆＣｉ＋Ｒ （２） と記述できる。この式から分かるように、信号周波数が
低周波の場合は第１項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第１項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を（２）式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 １／ｆ＝２π（ＬＣ）1/2 （３） を満たす共振周波数でインピーダンスの最小値Ｒを示
し、以降周波数の上昇に伴い単調増加を示す。また、位
相も共振周波数を前後に−ｉ（１−δ）からｉ（１＋
δ）：（０＜δ＜１）に変化する。
【０００４】以上議論したように、コンデンサ素子にお
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、１GHzでは１０pF以下の定数のも
のを使うようになっている。
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、１GHzでは１０pF以下の定数のも
のを使うようになっている。
【０００５】こうしたなかで、実開昭４９−１２７３６
号公報において、図４（Ａ）の斜視図およびそのＥ−
Ｅ、Ｆ−Ｆ断面図である（Ｂ）、（Ｃ）に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極１と信号用内部電極２と
が誘電体層３を挟んでほぼ直角に交差して１組以上積層
され、前記信号用内部電極２は誘電体層３を貫通し、相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極４、５に接続され、前記接地用内部電極１は
誘電体層３を貫通して前記２つの側面にそれぞれ隣接し
かつ相対する２つの側面に到達して該２面に形成された
接地用外部電極６に接続したものである。また、図５
は、該図４の構造をベースとして提案され、特公昭６４
−１０９２７号公報において開示されたもので、接地用
外部電極６をコンデンサの全周に形成したものである。
図４、図５に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が２倍程
度あり、高周波に用いるコンデンサとして優れている。
号公報において、図４（Ａ）の斜視図およびそのＥ−
Ｅ、Ｆ−Ｆ断面図である（Ｂ）、（Ｃ）に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極１と信号用内部電極２と
が誘電体層３を挟んでほぼ直角に交差して１組以上積層
され、前記信号用内部電極２は誘電体層３を貫通し、相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極４、５に接続され、前記接地用内部電極１は
誘電体層３を貫通して前記２つの側面にそれぞれ隣接し
かつ相対する２つの側面に到達して該２面に形成された
接地用外部電極６に接続したものである。また、図５
は、該図４の構造をベースとして提案され、特公昭６４
−１０９２７号公報において開示されたもので、接地用
外部電極６をコンデンサの全周に形成したものである。
図４、図５に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が２倍程
度あり、高周波に用いるコンデンサとして優れている。
【０００６】本発明者は、上記した貫通形積層セラミッ
クコンデンサにおいて、共振周波数を上昇させることの
できる実装構造の提供を目的として鋭意研究し、特にコ
ンデンサの接地用外部電極と基板の接地回路との位置関
係によって１００ＭHz以上の周波数領域では高周波化が
顕著になることを見いだし、ここにその実装構造を提案
するものである。
クコンデンサにおいて、共振周波数を上昇させることの
できる実装構造の提供を目的として鋭意研究し、特にコ
ンデンサの接地用外部電極と基板の接地回路との位置関
係によって１００ＭHz以上の周波数領域では高周波化が
顕著になることを見いだし、ここにその実装構造を提案
するものである。
【０００７】
【課題を解決するための手段】本発明は、基板のコンデ
ンサ搭載面に接地用パターンを形成し、該接地用パター
ンと基板の前記搭載面以外の部分に設けられた接地層と
を基板に設けた１つ以上のスルーホールを介して接続
し、前記搭載面の接地用パターンに前記コンデンサの前
記接地用外部電極を少なくとも前記相対する２つの側面
において接続したことを特徴とする。前記コンデンサの
側面の接地用外部電極と前記スルーホールとの距離は５
mm以下とすることが好ましく、さらに３mm以下とするこ
とがより好ましい。
ンサ搭載面に接地用パターンを形成し、該接地用パター
ンと基板の前記搭載面以外の部分に設けられた接地層と
を基板に設けた１つ以上のスルーホールを介して接続
し、前記搭載面の接地用パターンに前記コンデンサの前
記接地用外部電極を少なくとも前記相対する２つの側面
において接続したことを特徴とする。前記コンデンサの
側面の接地用外部電極と前記スルーホールとの距離は５
mm以下とすることが好ましく、さらに３mm以下とするこ
とがより好ましい。
【０００８】
【作用】本発明においては、コンデンサの接地用外部電
極が、基板上の接地用パターンとスルーホールを介して
基板の安定した接地層に短い距離で接地され、これによ
り、従来構造より共振周波数が上昇する。
極が、基板上の接地用パターンとスルーホールを介して
基板の安定した接地層に短い距離で接地され、これによ
り、従来構造より共振周波数が上昇する。
【０００９】
【実施例】特性測定を行うコンデンサの作製に当たって
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体となる粉体を樹脂成分溶媒とともにス
ラリー状とし、このスラリーからドクターブレード法に
よってグリーシートを得た。このシートに貫通形積層コ
ンデンサとなるように、図４、５で示した接地用内部電
極１、信号用内部電極２をスクリーン印刷法により形成
した。印刷後のシートを適当な圧力で積層し、素子１個
ごとに分割し、その後焼成した。その後、外部電極４〜
６を形成してコンデンサを得た。これらのコンデンサは
その外形の信号用内部電極２の長さ方向の外形寸法
（縦）を３．２mm、横を１．６mmとし、高さを種々に変
化させた。作製したコンデンサの一覧を表１に示す。表
１における形状の欄において、従来の形状とは、接地用
内部電極がコンデンサ内部で貫通しない形状の積層セラ
ミックコンデンサである。
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体となる粉体を樹脂成分溶媒とともにス
ラリー状とし、このスラリーからドクターブレード法に
よってグリーシートを得た。このシートに貫通形積層コ
ンデンサとなるように、図４、５で示した接地用内部電
極１、信号用内部電極２をスクリーン印刷法により形成
した。印刷後のシートを適当な圧力で積層し、素子１個
ごとに分割し、その後焼成した。その後、外部電極４〜
６を形成してコンデンサを得た。これらのコンデンサは
その外形の信号用内部電極２の長さ方向の外形寸法
（縦）を３．２mm、横を１．６mmとし、高さを種々に変
化させた。作製したコンデンサの一覧を表１に示す。表
１における形状の欄において、従来の形状とは、接地用
内部電極がコンデンサ内部で貫通しない形状の積層セラ
ミックコンデンサである。
【００１０】 表１（実施例に用いた積層コンデンサ） 静電容量 電極間距離 高さ寸法 試料番号 （pF） 形状 内部電極数 (μm) (mm) １ １２０ 図４ ４ ５０ ０．５ ２ １２０ 図５ ４ ５０ ０．５ ３ ２８０ 図４ １０ ５０ ０．８ ４ ２８０ 図５ １０ ５０ ０．８ ５ ５６０ 図４ ２０ ５０ １．０ ６ ５６０ 図５ ２０ ５０ １．０ ７ １０００ 図４ ３８ ５０ １．２ ８ ３３００ 図４ ５０ １５ １．５ ９ ４２０ 図４ １０ ３０ ０．８ １０ １３０ 図４ １０ １００ ０．８ １１ １３０ 図５ １０ １００ ０．８ １２ １２０ 従来 ４ ５０ ０．５ １３ ２８０ 従来 １０ ５０ ０．８ １４ ５６０ 従来 ２０ ５０ １．０ これらの試料に対して、図３（Ａ）に示す平面図および
（Ｂ）の側面図に示すように、本発明によるコンデンサ
の実装構造を採用した場合の特性測定のため、絶縁材で
なる基板１０に図１（Ａ）〜（Ｃ）、図２（Ａ）に示す
ようにそれぞれ異なる態様のスルーホールを設けるか、
あるいは図２（Ｂ）に示すようにスルーホールを設けな
いものを用いてコンデンサ９を実装し、共振周波数を測
定する試験を行った。この基板１０は、その表面に導体
膜でなるストリップライン１１、１２を形成し、裏面に
は接地層１３を形成し、各ストリップライン１１、１２
間に試作したコンデンサ９を搭載し、各ストリップライ
ン１１、１２の端部をＳＭＡコネクタ１４、１５に接続
してなるものである。
（Ｂ）の側面図に示すように、本発明によるコンデンサ
の実装構造を採用した場合の特性測定のため、絶縁材で
なる基板１０に図１（Ａ）〜（Ｃ）、図２（Ａ）に示す
ようにそれぞれ異なる態様のスルーホールを設けるか、
あるいは図２（Ｂ）に示すようにスルーホールを設けな
いものを用いてコンデンサ９を実装し、共振周波数を測
定する試験を行った。この基板１０は、その表面に導体
膜でなるストリップライン１１、１２を形成し、裏面に
は接地層１３を形成し、各ストリップライン１１、１２
間に試作したコンデンサ９を搭載し、各ストリップライ
ン１１、１２の端部をＳＭＡコネクタ１４、１５に接続
してなるものである。
【００１１】図１（Ａ）〜（Ｃ）に示す本発明によるコ
ンデンサの実装構造をより詳しく説明すると、図１
（Ａ）〜（Ｃ）の各図は、図４に示したように、接地用
外部電極６がコンデンサの側面２面に形成された構造を
持つものについて示す断面図であり、図１（Ａ）は、基
板１０上にコンデンサ９の接地用外部電極６に対応して
それぞれ接地用パターン１６を形成し、基板１０の裏面
の接地層１３と各接地用パターン１６とを、接地用外部
電極６になるべく近い２箇所に設けたスルーホール１７
により接続し、前記各接地用パターン１６にコンデンサ
９の接地用外部電極６を半田１８によって接続したもの
である。図１（Ｂ）は、２箇所のスルーホール１７をコ
ンデンサ９の接地用外部電極６からＷ（Ｗ＝３mm）に示
す距離だけ離した例である。図１（Ｃ）は、図１（Ａ）
の変形例であり、前記接地用パターン１６を、コンデン
サ９の下面を横切るように配置した例である。
ンデンサの実装構造をより詳しく説明すると、図１
（Ａ）〜（Ｃ）の各図は、図４に示したように、接地用
外部電極６がコンデンサの側面２面に形成された構造を
持つものについて示す断面図であり、図１（Ａ）は、基
板１０上にコンデンサ９の接地用外部電極６に対応して
それぞれ接地用パターン１６を形成し、基板１０の裏面
の接地層１３と各接地用パターン１６とを、接地用外部
電極６になるべく近い２箇所に設けたスルーホール１７
により接続し、前記各接地用パターン１６にコンデンサ
９の接地用外部電極６を半田１８によって接続したもの
である。図１（Ｂ）は、２箇所のスルーホール１７をコ
ンデンサ９の接地用外部電極６からＷ（Ｗ＝３mm）に示
す距離だけ離した例である。図１（Ｃ）は、図１（Ａ）
の変形例であり、前記接地用パターン１６を、コンデン
サ９の下面を横切るように配置した例である。
【００１２】また、図２（Ａ）の比較例は、図１（Ａ）
の例のように、接地用外部電極６の直下にスルーホール
１７を設けたものにおいて、一方の外部電極６のみにつ
いて半田１８による接地用パターン１６への接続を行っ
た例である。図２（Ｂ）は、スルーホール１７を設け
ず、基板１０の表面の接地用パターン１６を側面導体１
９を介して裏面の接地層１３に接続した例であり、従来
の実装構造を踏襲した構造である。
の例のように、接地用外部電極６の直下にスルーホール
１７を設けたものにおいて、一方の外部電極６のみにつ
いて半田１８による接地用パターン１６への接続を行っ
た例である。図２（Ｂ）は、スルーホール１７を設け
ず、基板１０の表面の接地用パターン１６を側面導体１
９を介して裏面の接地層１３に接続した例であり、従来
の実装構造を踏襲した構造である。
【００１３】前記表１の素子各々ついて、図１、図２の
実装構造を採用し、共振周波数を測定した。この測定に
はマイクロ波ネットワークアナライザーを用いてＳ２１
パラメーターの減衰特性から自己共振周波数を求めた。
ただし、従来からあるチップコンデンサは端子電極の形
状から図２（Ａ）の実装構造で評価した。表２は表１に
示した各試料（図１（Ｂ）における例ではＷ＝３mmの場
合を示す）を用いて図１、図２にそれぞれ示した実装構
造を採用した場合の共振周波数を示すものである。 表２（各実装構造と共振周波数の結果） 共振周波数(MHz) 試料番号 図１(A) 図１(B) 図１(C) 図２(A) 図２(B) １ ４０００ ３９００ ４０５０ ２１００ １９８０ ２ ４０００ ３９５０ ４０２０ １９５０ １９６０ ３ ２３００ ２１００ ２３００ １２５０ １１００ ４ ２２００ ２０００ ２４００ １１５０ １０００ ５ １２００ １１００ １２１０ ４５０ ４００ ６ １１００ １１５０ １１５０ ４２０ ４１０ ７ ５００ ５００ ５１０ ２１０ ２００ ８ ２１０ ２００ ２２０ １１０ １０５ ９ ２０００ ２０５０ ２０１０ ６００ ６００ １０ ２１００ １９００ ２１００ ８００ ７５０ １１ ２２００ ２１００ ２２５０ ８２０ ８００ １２ − − − １０００ − １３ − − − ８００ − １４ − − − ５００ − なお、図１（Ｂ）の例において、Ｗ＝５mmとした場合に
ついては表２で記述していないが、試料番号９の試料に
おいて、Ｗ＝５mmとした場合は共振周波数が９００ＭHz
となり、図２（Ｂ）に示す従来の実装構造の場合の６０
０ＭHzよりかなり共振周波数が上昇した。
実装構造を採用し、共振周波数を測定した。この測定に
はマイクロ波ネットワークアナライザーを用いてＳ２１
パラメーターの減衰特性から自己共振周波数を求めた。
ただし、従来からあるチップコンデンサは端子電極の形
状から図２（Ａ）の実装構造で評価した。表２は表１に
示した各試料（図１（Ｂ）における例ではＷ＝３mmの場
合を示す）を用いて図１、図２にそれぞれ示した実装構
造を採用した場合の共振周波数を示すものである。 表２（各実装構造と共振周波数の結果） 共振周波数(MHz) 試料番号 図１(A) 図１(B) 図１(C) 図２(A) 図２(B) １ ４０００ ３９００ ４０５０ ２１００ １９８０ ２ ４０００ ３９５０ ４０２０ １９５０ １９６０ ３ ２３００ ２１００ ２３００ １２５０ １１００ ４ ２２００ ２０００ ２４００ １１５０ １０００ ５ １２００ １１００ １２１０ ４５０ ４００ ６ １１００ １１５０ １１５０ ４２０ ４１０ ７ ５００ ５００ ５１０ ２１０ ２００ ８ ２１０ ２００ ２２０ １１０ １０５ ９ ２０００ ２０５０ ２０１０ ６００ ６００ １０ ２１００ １９００ ２１００ ８００ ７５０ １１ ２２００ ２１００ ２２５０ ８２０ ８００ １２ − − − １０００ − １３ − − − ８００ − １４ − − − ５００ − なお、図１（Ｂ）の例において、Ｗ＝５mmとした場合に
ついては表２で記述していないが、試料番号９の試料に
おいて、Ｗ＝５mmとした場合は共振周波数が９００ＭHz
となり、図２（Ｂ）に示す従来の実装構造の場合の６０
０ＭHzよりかなり共振周波数が上昇した。
【００１４】上記の試験結果から次のことが判明した。
スルーホール１７はコンデンサ９の接地用外部電極６に
なるべく近いことが共振周波数を高くする上でより有効
であり、共振周波数を高くする意味で、図１（Ｂ）に示
す距離Ｗを５mm以下にすることが好ましく、より好まし
い距離は３mm以下である。また、図示を省略したが、ス
ルーホール１７を２つではなく１つ設けた例についても
試験したところ、前記距離Ｗが３mm以内にあれば共振周
波数を高める上で有効であることが分かった。また、図
１（Ａ）のように、基板１０上の接地用パターン１６を
分割した場合よりも、図１（Ｃ）のように、コンデンサ
９の真下を横切るように一連に形成することがより有効
であることが分かった。
スルーホール１７はコンデンサ９の接地用外部電極６に
なるべく近いことが共振周波数を高くする上でより有効
であり、共振周波数を高くする意味で、図１（Ｂ）に示
す距離Ｗを５mm以下にすることが好ましく、より好まし
い距離は３mm以下である。また、図示を省略したが、ス
ルーホール１７を２つではなく１つ設けた例についても
試験したところ、前記距離Ｗが３mm以内にあれば共振周
波数を高める上で有効であることが分かった。また、図
１（Ａ）のように、基板１０上の接地用パターン１６を
分割した場合よりも、図１（Ｃ）のように、コンデンサ
９の真下を横切るように一連に形成することがより有効
であることが分かった。
【００１５】また、静電容量が１００００pF以上のコン
デンサは、自己共振周波数が１００MHzよりも小さく、
実施例で示したように、スルーホール１７を設けた場合
と、図２（Ｂ）のようにスルーホール１７を設けない場
合とで同等の特性となった。このことから、本発明は、
１００００pF未満の静電容量、または、１００MHz以上
の周波数成分の除去を行う場合に効果的である。
デンサは、自己共振周波数が１００MHzよりも小さく、
実施例で示したように、スルーホール１７を設けた場合
と、図２（Ｂ）のようにスルーホール１７を設けない場
合とで同等の特性となった。このことから、本発明は、
１００００pF未満の静電容量、または、１００MHz以上
の周波数成分の除去を行う場合に効果的である。
【００１６】上記実施例においては、基板１０の裏面に
接地層１３を設けた例を示したが、基板１０の中間層に
接地層１３を設けた多層基板を用いてその中間接地層と
コンデンサ搭載面の接地用パターン１６とをスルーホー
ル１７により接続する構造としてもよい。
接地層１３を設けた例を示したが、基板１０の中間層に
接地層１３を設けた多層基板を用いてその中間接地層と
コンデンサ搭載面の接地用パターン１６とをスルーホー
ル１７により接続する構造としてもよい。
【００１７】
【発明の効果】請求項１によれば、自己共振周波数の高
い貫通形積層セラミックコンデンサにおいて、共振周波
数の高い実装構造が提供できることができるから、より
高い高周波化の要求に応えることが可能となる。
い貫通形積層セラミックコンデンサにおいて、共振周波
数の高い実装構造が提供できることができるから、より
高い高周波化の要求に応えることが可能となる。
【００１８】請求項２、３によれば、さらに高い共振周
波数の実装構造を提供できる。
波数の実装構造を提供できる。
【図１】（Ａ）、（Ｂ）、（Ｃ）はそれぞれ本発明によ
るコンデンサの実装構造の実施例を示す断面図である。
るコンデンサの実装構造の実施例を示す断面図である。
【図２】（Ａ）、（Ｂ）はそれぞれ本発明の比較例の実
装構造を示す断面図である。
装構造を示す断面図である。
【図３】（Ａ）、（Ｂ）はそれぞれ本発明の実装構造の
特性測定に用いた基板の構成を示す平面図及び側面図で
ある。
特性測定に用いた基板の構成を示す平面図及び側面図で
ある。
【図４】（Ａ）は貫通形積層セラミックコンデンサの一
例を示す斜視図、（Ｂ）、（Ｃ）はそれぞれ（Ａ）のＥ
−Ｅ、Ｆ−Ｆ断面図である。
例を示す斜視図、（Ｂ）、（Ｃ）はそれぞれ（Ａ）のＥ
−Ｅ、Ｆ−Ｆ断面図である。
【図５】貫通形積層セラミックコンデンサの他の例を示
す斜視図である。
す斜視図である。
１ 接地用内部電極 ２ 信号用内部電極 ３ 誘電体層 ４、５ 信号用外部電極 ６ 接地用外部電極 ９ コンデンサ １０ 基板 １１、１２ ストリップライン １３ 接地層 １４、１５ ＳＭＡコネクタ １６ 接地用パターン １７ スルーホール １８ 半田
Claims (3)
- 【請求項１】接地用内部電極と信号用内部電極とが誘電
体層を挟んでほぼ直角に交差して１組以上積層され、前
記信号用内部電極は誘電体層を貫通し、コンデンサの相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極に接続され、前記接地用内部電極は誘電体層
を貫通し、前記２つの側面に隣接しかつ相対する２つの
側面に到達して少なくとも該２つの側面に形成された接
地用外部電極に接続されてなる貫通形積層セラミックコ
ンデンサにおいて、基板のコンデンサ搭載面に接地用パ
ターンを形成し、該接地用パターンと基板の前記搭載面
以外の部分に設けられた接地層とを基板に設けた１つ以
上のスルーホールを介して接続し、前記搭載面の接地用
パターンに前記コンデンサの前記接地用外部電極を少な
くとも前記相対する２つの側面において接続したことを
特徴とする貫通形積層セラミックコンデンサの実装構
造。 - 【請求項２】請求項１において、前記コンデンサの側面
の接地用外部電極と前記スルーホールとの距離を５mm以
下にしたことを特徴とする貫通形積層セラミックコンデ
ンサの実装構造。 - 【請求項３】請求項１または２において、前記基板の前
記搭載面の接地用パターンが、コンデンサの直下を横切
るように形成されていることを特徴とする貫通形積層セ
ラミックコンデンサの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353425A JPH06176958A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353425A JPH06176958A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06176958A true JPH06176958A (ja) | 1994-06-24 |
Family
ID=18430753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4353425A Pending JPH06176958A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06176958A (ja) |
-
1992
- 1992-12-10 JP JP4353425A patent/JPH06176958A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100691146B1 (ko) | 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판 | |
| KR970003365B1 (ko) | 필터 및 필터 부착 전기 커넥터 | |
| KR100367859B1 (ko) | 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판 | |
| KR100363652B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
| US7307829B1 (en) | Integrated broadband ceramic capacitor array | |
| KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| US8283990B2 (en) | Signal transmission communication unit and coupler | |
| US20080225463A1 (en) | Layered capacitor and mounting structure | |
| JP3233302B2 (ja) | 貫通形積層セラミックコンデンサ | |
| JP2004516676A (ja) | 電気的な多層半導体および該素子を備えている障害防止回路 | |
| US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| US7528433B2 (en) | Capacitor structure | |
| JP2001185446A (ja) | 積層セラミックコンデンサ | |
| JP5110807B2 (ja) | 積層コンデンサ | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| JP2004015706A (ja) | 伝送線路型ノイズフィルタ | |
| JP4693588B2 (ja) | バンドパスフィルタ | |
| JPH0697701A (ja) | ローパスフィルタ | |
| JP2000252164A (ja) | 積層セラミックフィルタ | |
| JPH06176958A (ja) | 貫通形積層セラミックコンデンサの実装構造 | |
| JPH06176959A (ja) | 貫通形積層セラミックコンデンサ | |
| JPH06176961A (ja) | 貫通形積層セラミックコンデンサ | |
| JPH06176960A (ja) | 貫通形積層セラミックコンデンサ | |
| US5528465A (en) | Assembly for removing jamming signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020104 |