JPH06176959A

JPH06176959A - 貫通形積層セラミックコンデンサ

Info

Publication number: JPH06176959A
Application number: JP4353426A
Authority: JP
Inventors: Fumio Uchikoba; 文男内木場; Taku Ito; 卓伊藤; Makoto Furubayashi; 眞古林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1992-12-10
Filing date: 1992-12-10
Publication date: 1994-06-24

Abstract

(57)【要約】【目的】貫通形積層セラミックコンデンサにおいて、コ
ンデンサ自体の構造を改良して共振周波数を高めたもの
を提供する。【構成】接地用内部電極１と信号用内部電極２との間隔
を３０μｍ以下にした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波用貫通形積層セ
ラミックコンデンサに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】移動
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。

【０００３】コンデンサのインピーダンスＺは、理想的
な場合、静電容量をＣ、信号周波数をｆ、複素記号をｉ
として、Ｚ＝１／２πｆＣｉ（１）で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスＺは、寄生インダクタンスをＬとし、純抵抗分を
Ｒとした場合、Ｚ＝２πｆＬｉ＋１／２πｆＣｉ＋Ｒ（２）と記述できる。この式から分かるように、信号周波数が
低周波の場合は第１項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第１項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を（２）式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、１／ｆ＝２π（ＬＣ）^1/2 （３）を満たす共振周波数でインピーダンスの最小値Ｒを示
し、共振周波数以上では周波数の上昇に伴い単調増加を
示す。また、位相も共振周波数を前後に−ｉ（１−δ）
からｉ（１＋δ）：（０＜δ＜１）に変化する。

【０００４】以上議論したように、コンデンサ素子にお
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、１GHzでは１０pF以下の定数のも
のを使うようになっている。

【０００５】こうしたなかで、実開昭４９−１２７３６
号公報において、図１（Ａ）の斜視図およびそのＥ−
Ｅ、Ｆ−Ｆ断面図である（Ｂ）、（Ｃ）に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極１と信号用内部電極２と
が誘電体層３を挟んでほぼ直角に交差して１組以上積層
され、前記信号用内部電極２は誘電体層３を貫通し、相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極４、５に接続され、前記接地用内部電極１は
誘電体層３を貫通して前記２つの側面にそれぞれ隣接し
かつ相対する２つの側面に到達して該２面に形成された
接地用外部電極６に接続したものである。また、図２
は、該図１の構造をベースとして提案され、特公昭６４
−１０９２７号公報において開示されたもので、接地用
外部電極６をコンデンサの全周に形成したものである。
図１、図２に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が２倍程
度あり、高周波に用いるコンデンサとして優れている。

【０００６】本発明者は、上記した貫通形積層セラミッ
クコンデンサにおいて、コンデンサの基板に対する実装
構造によって共振周波数が著しく影響を受けることを見
いだしている。特に、コンデンサの接地用外部電極６を
基板の安定した接地回路にできるだけ近い距離で接続す
れば、１００MHz以上の周波数領域では共振周波数を大
幅に上昇させうることを見いだしている。

【０００７】しかしながら、このような実装構造によっ
て共振周波数の上昇を図ることは、コンデンサやその他
の素子の実装時の配置等の制約を促すことになり、実施
上の困難を伴う場合もあるので、コンデンサ自体の構造
自体で共振周波数の上昇を図ることが好ましい。

【０００８】このような観点から、本発明は、貫通形積
層セラミックコンデンサにおいて、コンデンサ自体の構
造を改良して共振周波数を高めたものを提供することを
目的とするものである。

【０００９】

【課題を解決するための手段】従来の貫通形積層セラミ
ックコンデンサは、接地用内部電極１と信号用内部電極
２との間隔が一般に４０μｍ前後ないしは５０μｍ程度
に設定されている。しかし、このような間隔であると、
接地用内部電極１による高周波化のためのシールド効果
が期待するほど無く、接地用内部電極１と信号用内部電
極２との間隙から電磁界が素子の外部に流出し、外部接
地パターンと影響しあい、共振周波数を高めることが困
難であることを見いだした。そこで、本発明は、接地用
内部電極と前記信号用内部電極との間隔を３０μｍ以下
にしたものである。なお、前記間隔は３０μｍ以下であ
れば下限については特に制限はないが、絶縁性や製法上
の観点からこの間隔は２．５μｍ以上とすることが好ま
しい。

【００１０】

【作用】前記接地用内部電極のシールド効果は、接地用
内部電極と信号用内部電極との間隔により影響を受け、
この間隔を小さくする程共振周波数が上昇する。また、
前記間隔を小さくすると、同一容量を得るための電極面
積が狭くてよいため、電極の寄生インダクタンスが低減
され、このことも共振周波数を高める上で有効である。

【００１１】

【実施例】特性測定を行うコンデンサの作製に当たって
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体（誘電率５５のものを用いた）となる
粉体を樹脂成分溶媒とともにスラリー状とし、このスラ
リーからドクターブレード法によってグリーシートを得
た。このシートに貫通形積層コンデンサとなるように、
図１、２で示した接地用内部電極１、信号用内部電極２
をスクリーン印刷法により形成した。印刷後のシートを
適当な圧力で積層し、素子１個ごとに分割し、その後焼
成した。シートの積層は、焼成後の電極１、２間の距離
が５、１０、１５、３０、５０、１００μｍになるよう
に行った。その後、外部電極４〜６を形成してコンデン
サを得た。これらのコンデンサはその外形の信号用内部
電極２の長さ方向の外形寸法（縦）を３．２mm、横を
１．６mmとし、高さを１mmとした。

【００１２】これらの試料に対して、図３（Ａ）に示す
平面図および（Ｂ）の側面図に示すように、本発明によ
るコンデンサの実装構造を採用した場合の特性測定のた
め、絶縁材でなる基板１０に図４（Ａ）に示すように、
スルーホールを設けるか、あるいは図４（Ｂ）に示すよ
うにスルーホールを設けないものを用いてコンデンサ９
を実装し、共振周波数を測定する試験を行った。この基
板１０は、その表面に導体膜でなるストリップライン１
１、１２を形成し、裏面には接地層１３を形成し、各ス
トリップライン１１、１２間に試作したコンデンサ９を
搭載し、各ストリップライン１１、１２の端部をＳＭＡ
コネクタ１４、１５に接続してなるものである。

【００１３】図４（Ａ）、（Ｂ）に示す特性測定を行っ
た実装構造についてより詳しく説明すると、図４（Ａ）
の例は、基板１０上にコンデンサ９の接地用外部電極６
に対応してそれぞれ接地用パターン１６を形成し、基板
１０の裏面の接地層１３と各接地用パターン１６とを、
接地用外部電極６になるべく近い２箇所（接地用外部電
極６から基板１０の面方向に３mm以内とすることが好ま
しい）に設けたスルーホール１７により接続し、前記各
接地用パターン１６にコンデンサ９の接地用外部電極６
を半田１８によって接続したものである。図４（Ｂ）
は、スルーホール１７を設けず、基板１０の表面の接地
用パターン１６を側面導体１９を介して裏面の接地層１
３に接続した例であり、従来の実装構造を踏襲した構造
である。

【００１４】前述のように電極１、２の間隔を変え、ま
た実装構造をそれぞれ、図４（Ａ）、（Ｂ）のように変
え、共振周波数を測定した。この測定にはマイクロ波ネ
ットワークアナライザーを用いてＳ２１パラメーターの
減衰特性から自己共振周波数を求めた。表１は前記各試
料を用いて図４（Ａ）、（Ｂ）にそれぞれ示した実装構
造を採用した場合（図４（Ａ）の実装構造をＡ、（Ｂ）
の実装構造をＢで表す）の共振周波数を示すものであ
る。表１静電容量形状内部電極数電極間距離実装構造共振周波数試料番号（pF）（μｍ）（MHz) １５６０図１４５Ａ１７００〃〃〃〃〃Ｂ１７００２５６０図１８１０Ａ１５５０〃〃〃〃〃Ｂ１５００３５６０図１１２１５Ａ１３５０〃〃〃〃〃Ｂ１３５０４５６０図１２４３０Ａ１２００〃〃〃〃〃Ｂ１０５０５５６０図１４０５０Ａ９５０〃〃〃〃〃Ｂ５００６５６０図１８０１００Ａ８００〃〃〃〃〃Ｂ４５０７５６０図２１２１５Ａ１３５０〃〃〃〃〃Ｂ１３００８３３００図１５０１５Ａ５２０〃〃〃〃〃Ｂ５２０上記の試験結果から次のことが判明した。接地用内部電
極１と信号用内部電極２との間の間隔を３０μｍ以下に
することは、従来間隔（５０μｍ）のものに比較して共
振周波数を高くする上で有効である。特に前記間隔が小
さい程共振周波数が高くなり、本発明の目的をよりよく
達成する上で、前記間隔を１５μｍ以下にすることが好
ましい。また、前記間隔が２．５μｍ未満になると電極
間の短絡不良を起こし易いので、前記間隔は２．５μｍ
以上、より好ましくは５μｍ以上とすることが好まし
い。

【００１５】また、静電容量が１００００pF以上のコン
デンサは、自己共振周波数が１００MHzよりも小さく、
実施例で示したように電極間隔が大きい場合でも実装構
造によって特性に影響を受けなかった。このことから、
本発明は、１００００pF未満の静電容量、または、１０
０MHz以上の周波数成分の除去を行う場合に効果的であ
る。

【００１６】

【発明の効果】請求項１によれば、共振周波数の高い貫
通形積層セラミックコンデンサにおいて、より高い高周
波化の要求に応えることが可能となる。また、本発明に
おいては、コンデンサ自体の構造によって高周波化を達
成するため、コンデンサや他の素子の基板への実装構造
に対する制約を与えることがなく、汎用性がある。

【図面の簡単な説明】

【図１】（Ａ）は貫通形積層セラミックコンデンサの一
例を示す斜視図、（Ｂ）、（Ｃ）はそれぞれ（Ａ）のＥ
−Ｅ、Ｆ−Ｆ断面図である。

【図２】貫通形積層セラミックコンデンサの他の例を示
す斜視図である。

【図３】（Ａ）、（Ｂ）はそれぞれコンデンサの特性測
定に用いた基板の構成を示す平面図及び側面図である。

【図４】（Ａ）、（Ｂ）はそれぞれ本発明によるコンデ
ンサの特性試験に供した実装構造の例を示す断面図であ
る。

【符号の説明】

１接地用内部電極２信号用内部電極３誘電体層４、５信号用外部電極６接地用外部電極９コンデンサ１０基板１１、１２ストリップライン１３接地層１４、１５ＳＭＡコネクタ１６接地用パターン１７スルーホール１８半田

Claims

【特許請求の範囲】

【請求項１】接地用内部電極と信号用内部電極とが誘電
体層を挟んでほぼ直角に交差して１組以上積層され、前
記信号用内部電極は誘電体層を貫通し、コンデンサの相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極に接続され、前記接地用内部電極は誘電体層
を貫通し、前記２つの側面に隣接しかつ相対する２つの
側面に到達して少なくとも該２つの側面に形成された接
地用外部電極に接続されてなる貫通形積層セラミックコ
ンデンサにおいて、前記接地用内部電極と前記信号用内
部電極との間隔を３０μｍ以下にしたこと特徴とする貫
通形積層セラミックコンデンサ。