DE102018201158A1

DE102018201158A1 - Verfahren zum bestücken einer leiterplatte

Info

Publication number: DE102018201158A1
Application number: DE102018201158.3A
Authority: DE
Inventors: Michael Kamper; Gerald Ulbricht
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2018-01-25
Filing date: 2018-01-25
Publication date: 2019-07-25

Abstract

Ausführungsbeispiele schaffen ein Verfahren zum Bestücken einer Leiterplatte. Das Verfahren umfasst einen Schritt des Bereitstellens einer Leiterplatte mit zumindest einer ersten Leiterbahnebene und einer zweiten Leiterbahnebene, wobei die Leiterplatte eine Öffnung aufweist, die sich von einer ersten Leiterbahn der ersten Leiterbahnebene bis zu einer zweiten Leiterbahn der zweiten Leiterbahnebene erstreckt. Ferner umfasst das Verfahren einen Schritt des Platzierens eines elektrischen Bauelements in der Öffnung der Leiterplatte, so dass das elektrische Bauelement zumindest teilweise innerhalb der Leiterplatte zwischen der ersten Leiterbahnebene und der zweiten Leiterbahnebene angeordnet ist. Ferner umfasst das Verfahren einen Schritt des Herstellens einer elektrischen Verbindung zwischen einer ersten Anschlussfläche des elektrischen Bauelements und der ersten Leiterbahn und zwischen einer zweiten Anschlussfläche des elektrischen Bauelements und der zweiten Leiterbahn.

Description

Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bestücken einer Leiterplatte. Weitere Ausführungsbeispiele beziehen sich auf eine bestückte Leiterplatte. Manche Ausführungsbeispiele beziehen sich auf eine PCB-Aufbautechnik für elektronische Bauelemente.
Elektronische Bauelemente in Parallelschaltung werden sowohl in differenziellen Schaltungstopologien als auch in erdbezogenen Schaltungen verwendet, wie dies im Folgenden anhand von 1a und 1b erläutert wird.
Bei erdbezogenen Schaltungen werden ein erstes Bauelement 10 und ein zweites Bauelement 12 in Reihe geschaltet, während ein drittes Bauelement 14 parallel zwischen einem Knoten 16 der Reihenschaltung und einem Masseknoten 18 geschaltet wird, wie dies in 1a zu erkennen ist. Ein Beispiel für die Verwendung eines parallelen Elements in einer erdbezogenen Schaltung ist ein LC-Tiefpass (1a).
Bei differenziellen Schaltungstopologien werden ein viertes Bauelement 20 und ein fünftes Bauelement 22 parallel zwischen zwei Signalleitungen 24 und 26 geschaltet, wie dies in 1b zu erkennen ist. Ein Beispiel für die Verwendung von parallelen Elementen in einer differenziellen Schaltung ist ein LC-Bandpass (1b).
Bei den oben beschriebenen Schaltungstopologien entsteht das Problem, dass parallele Bauelemente in erdbezogenen Strukturen (z.B. LC-Tiefpass) an Masse angebunden werden müssen und dass parallele Bauelemente in differenziellen Strukturen (z.B. LC-Bandpass) an beide Leiter angebunden werden müssen.
In Hochfrequenzschaltungen werden erdbezogene Leitungsstrukturen beispielsweise mit Mikrostreifenleitungen realisiert, wie dies in 2a gezeigt ist, während differenzielle Leitungsstrukturen beispielsweise mit differenziellen Streifenleitungen realisiert werden, wie dies in 2b gezeigt ist.
Im Detail zeigt 2a eine schematische Ansicht einer unbestückten Leiterplatte 30 mit einer Masselage 32 und einer Signallage 34, wobei die Signallage 34 Mikrostreifenleitungen 36, 38 und 40 aufweist. Zur Implementierungen des in 1a gezeigten LC-Tiefpasses ist es erforderlich die Spulen 10 und 12 über die Mikrostreifenleitungen 36, 38 und 40 in Reihe zu schalten, während der Kondensator 14 zwischen der Mikrostreifenleitung 38 und der Masselage parallel zu schalten ist.
2b zeigt eine schematische Ansicht einer unbestückten Leiterplatte 30 mit zwei Signallagen 42 und 44, wobei die zwei Signallagen 42 und 44 jeweils eine Mikrostreifenleitung 46 und 48 aufweisen. Zur Implementierung des in 1b gezeigten LC-Bandpasses ist es erforderlich den Kondensator 20 und eine Spule 22 jeweils parallel zwischen den zwei Mikrostreifenleitungen 46 und 48 zu schalten.
Elektronische Bauelemente in SMD-Bauform (SMD = Surface Mounted Device, dt. oberflächenmontiertes Bauelement) werden im Stand der Technik in horizontaler Bauweise oberflächenmontiert. Die Anbindung von parallelen Bauelementen geschieht über Vias (Durchkontaktierungen), wie dies in 3a und 3b gezeigt ist.
Im Detail zeigt 3a eine schematische Ansicht der Leiterplatte 30 aus 2a vor der Bestückung sowie eine schematische Ansicht der Leiterplatte 30 aus 2a nach der Bestückung mit SMD-Bauelementen 10, 12 und 14. Wie in 3a zu erkennen ist, werden die SMD-Bauelemente 10, 12 und 14 oberflächenmontiert, wobei der SMD-Kondensator 14 über ein Via 50 mit der Masselage 32 verbunden wird.
3b zeigt eine schematische Ansicht der Leiterplatte 30 aus 2b vor der Bestückung sowie eine schematische Ansicht der Leiterplatte 30 aus 2b nach der Bestückung mit SMD-Bauelementen 20 und 22. Wie in 3b zu erkennen ist, werden die SMD-Bauelemente 20 und 22 oberflächenmontiert, wobei sowohl der SMD-Kondensator 20 als auch die SMD-Spule 22 über jeweils ein Via 52 und 52 mit der Mikrostreifenleitung 46 verbunden werden.
Die in 3a und 3b gezeigten klassischen elektronischen Leiterplatten (PCBs) sind planar und schichtweise aus einer oder mehreren Lagen aufgebaut, wobei zwei (oder auch mehrere) Lagen durch vertikale Vias elektrisch verbunden werden. Die Vias verändern durch ihre parasitären Eigenschaften jedoch die Funktion der Schaltung. Ein Ersatzschaltbild eines Vias 60 als Reihenschaltung aus Spule 62 und Widerstand 64 ist in 4 gezeigt.
Insbesondere in Hochfrequenzschaltungen weisen Vias unerwünschte Eigenschaften in Form von parasitären Induktivitäten, Kapazitäten, Widerständen und Leitungselementen auf. Diese sind einerseits schwer zu reproduzieren, andererseits auch häufig nicht zu kompensieren. Sie führen zum Beispiel zu Impedanzsprüngen, Frequenzverschiebungen und verminderten Gütefaktoren.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, parasitär wirkende Elemente einer auf einer mehrlagigen Leiterplatte aufgebauten Schaltung zu reduzieren.
Diese Aufgabe wird durch die unabhängigen Patentansprüche gelöst.
Vorteilhafte Weiterbildungen finden sich in den abhängigen Patentansprüchen.
Ausführungsbeispiele schaffen ein Verfahren zum Bestücken einer Leiterplatte. Das Verfahren umfasst einen Schritt des Bereitstellens einer Leiterplatte mit zumindest einer ersten Leiterbahnebene und einer zweiten Leiterbahnebene, wobei die Leiterplatte eine Öffnung aufweist, die sich von einer ersten Leiterbahn der ersten Leiterbahnebene bis zu einer zweiten Leiterbahn der zweiten Leiterbahnebene erstreckt. Ferner umfasst das Verfahren einen Schritt des Platzierens eines elektrischen Bauelements in der Öffnung der Leiterplatte, so dass das elektrische Bauelement zumindest teilweise innerhalb der Leiterplatte zwischen der ersten Leiterbahnebene und der zweiten Leiterbahnebene angeordnet ist. Ferner umfasst das Verfahren einen Schritt des Herstellens einer elektrischen Verbindung zwischen einer ersten Anschlussfläche des elektrischen Bauelements und der ersten Leiterbahn und zwischen einer zweiten Anschlussfläche des elektrischen Bauelements und der zweiten Leiterbahn.
Der vorliegenden Erfindung liegt die Idee zugrunde, ein elektrisches Bauelement direkt (d.h. vollständig oder zumindest teilweise) in die Leiterplatte zwischen zwei unterschiedlichen Leiterbahnebenen einzubringen und dieses statt eines Vias zum elektrischen Verbinden zweier Leiterbahnen der unterschiedlichen Leiterbahnebenen zu verwenden.
Bei Ausführungsbeispielen werden somit zwei Lagen einer Leiterplatte durch die Integration von elektronischen Bauelementen (z.B. Kondensatoren oder Induktivitäten in SMD Bauform) in der Leiterplatte verbunden. Ziel ist das Ersetzen von Vias mit unerwünschten parasitären Eigenschaften an geeigneten Stellen durch die Kombination von elektrischer Funktion (z.B. Kapazität oder Induktivität) und Viafunktion in einem einzelnen Bauelement. Typische Anwendungsfälle sind beispielsweise Filter und Anpassungsnetzwerke für z.B. differenzielle Schaltungen in z.B. symmetrischer Streifenleitungstechnik (engl. broadside coupled line) sowie Filter mit konzentrierten Bauelementen in z.B. Mikrostreifenleitungstechnik.
Weitere Ausführungsbeispiele schaffen eine bestückte Leiterplatte, wobei die Leiterplatte zumindest eine erste Leiterbahnebene und eine zweite Leiterbahnebene aufweist, wobei die Leiterplatte eine Öffnung oder Kavität aufweist, wobei sich die Öffnung oder Kavität zumindest von einer ersten Leiterbahn der ersten Leiterbahnebene bis zu einer zweiten Leiterbahn der zweiten Leiterbahnebene erstreckt. Ferner umfasst die bestückte Leiterplatte ein elektrisches Bauelement, das zumindest teilweise innerhalb der Öffnung oder innerhalb der Kavität der Leiterplatte angeordnet ist, so dass das elektrische Bauelement zumindest teilweise innerhalb der Leiterplatte zwischen der ersten Leiterbahnebene und der zweiten Leiterbahnebene angeordnet ist, wobei eine erste Anschlussfläche des elektrischen Bauelements mit der ersten Leiterbahn verbunden ist und eine zweite Anschlussfläche des elektrischen Bauelements mit der zweiten Leiterbahn verbunden ist.
Ausführungsbeispiele der vorliegenden Erfindung werden bezugnehmend auf die beiliegenden Figuren näher beschrieben. Es zeigen:

1a ein schematisches Blockschaltbild einer massebezogenen Schaltung mit zwei Serienelementen und einem Parallelelement sowie ein schematisches Blockschaltbild einer Implementierung der massebezogenen Schaltung als LC-Tiefpass;
1b ein schematisches Blockschaltbild einer differenziellen Schaltung mit zwei Parallelelementen sowie ein schematisches Blockschaltbild einer Implementierung der differentiellen Schaltung als LC-Bandpass;
2a eine schematische Ansicht einer unbestückten Leiterplatte mit einer Masselage und einer Signallage, wobei die Signallage Mikrostreifenleitungen aufweist, sowie der zur Implementierung eines LC-Tiefpasses vorzusehenden elektrischen Bauelemente;
2b eine schematische Ansicht einer unbestückten Leiterplatte mit zwei Signallagen, wobei die zwei Signallagen Mikrostreifenleitungen aufweisen, sowie der zur Implementierung eines LC-Bandpasses vorzusehenden elektrischen Bauelemente;
3a eine schematische Ansicht der Leiterplatte aus 2a vor der Bestückung sowie eine schematische Ansicht der Leiterplatte aus 2a nach der Bestückung mit SMD-Bauelementen;
3b eine schematische Ansicht der Leiterplatte aus 2b vor der Bestückung sowie eine schematische Ansicht der Leiterplatte aus 2b nach der Bestückung mit SMD-Bauelementen;
4 ein schematisches Ersatzschaltbild eines Vias als Reihenschaltung aus Spule und Widerstand;
5 ein Flussdiagram eines Verfahrens zum Bestücken einer Leiterplatte, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6a eine schematische Querschnittsansicht eines Ausschnitts der Leiterplatte nach dem Schritt des Bereitstellens der Leiterplatte, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6b eine schematische Querschnittsansicht der Leiterplatte nach dem Schritt des vertikalen Platzierens des elektrischen Bauelements in der Öffnung der Leiterplatte, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6c eine schematische Querschnittsansicht der Leiterplatte nach dem Schritt des horizontalen Platzierens des elektrischen Bauelements in der Öffnung der Leiterplatte, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6d eine schematische Querschnittsansicht der Leiterplatte nach dem Schritt des Herstellens einer elektrischen Verbindung zwischen der ersten Anschlussfläche des elektrischen Bauelements und der ersten Leiterbahn und zwischen der zweiten Anschlussfläche des elektrischen Bauelements und der zweiten Leiterbahn, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
6e eine schematische Querschnittsansicht der Leiterplatte nach dem Erweitern der Leiterplatte um zumindest eine weitere Leiterbahnebene, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
7a eine schematische Ansicht eines Ausschnitts einer bestückten Leiterplatte mit zwei Leiterbahnebenen und einer massebezogenen Schaltung;
7b eine schematische Ansicht eines Ausschnitts einer bestückten Leiterplatte mit zwei Leiterbahnebenen und einer differentiellen Schaltung;
8a eine schematische Querschnittsansicht eines Ausschnitts einer bestückten Leiterplatte mit zwei vertikal integrierten elektrischen Bauelementen und auf Lötverbindungen basierenden elektrischen Verbindungen zwischen den elektrischen Bauelementen und den jeweiligen Leiterbahnen der zwei Leiterbahnebenen;
8b eine schematische Querschnittsansicht eines Ausschnitts einer bestückten Leiterplatte mit zwei vertikal integrierten elektrischen Bauelementen, zwei oberflächenmontierten elektrischen Bauelementen und auf Lötverbindungen basierenden elektrischen Verbindungen zwischen den elektrischen Bauelementen und den jeweiligen Leiterbahnen der zwei Leiterbahnebenen;
9a-c zeigen schematische Ansichten des elektrischen Bauelements mit einer ersten Anschlussfläche und einer zweiten Anschlussfläche, wobei bei 9b die erste Anschlussfläche und bei 9c die zweite Anschlussfläche verglichen mit 9a zumindest teilweise vergrößert ist;
10a eine schematische Querschnittsansicht eines Ausschnitts der bestückten Leiterplatte mit zwei horizontal integrierten, elektrischen Bauelementen und auf Lötverbindungen oder Bonddrähten basierenden elektrischen Verbindungen zwischen den elektrischen Bauelementen und den jeweiligen Leiterbahnen der zwei Leiterbahnebenen;
10b eine schematische Querschnittsansicht eines Ausschnitts der bestückten Leiterplatte mit zwei horizontal integrierten, elektrischen Bauelementen und auf Lötverbindungen oder Bonddrähten basierenden elektrischen Verbindungen zwischen den elektrischen Bauelementen und den jeweiligen Leiterbahnen der zwei Leiterbahnebenen;
11 in einem Diagramm einen Vergleich zwischen einem Frequenzgang eines LC-Tiefpasses mit Via und einem Frequenzgang eines LC-Tiefpasses bei dem das Via durch ein in die Leiterplatte integriertes elektrisches Bauelement ersetzt wurde; und
12 ein beispielhaftes Anwendungsbeispiel von vertikal PCB-integrierten SMD Bauelementen bei einem Gegentaktverstärker mit Balun in Streifenleitungstechnik und Ausgangsfilter aus konzentrierten Bauelementen, die in das Balun integriert sind.

In der nachfolgenden Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung werden in den Figuren gleiche oder gleichwirkende Elemente mit dem gleichen Bezugszeichen versehen, so dass deren Beschreibung untereinander austauschbar ist.
5 zeigt ein Flussdiagramm eines Verfahrens 100 zum Bestücken einer Leiterplatte, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Verfahren 100 umfasst einen Schritt 102 des Bereitstellens einer Leiterplatte mit zumindest einer ersten Leiterbahnebene und einer zweiten Leiterbahnebene, wobei die Leiterplatte eine Öffnung aufweist, die sich von einer ersten Leiterbahn der ersten Leiterbahnebene bis zu einer zweiten Leiterbahn der zweiten Leiterbahnebene erstreckt. Ferner umfasst das Verfahren 100 einen Schritt 104 des Platzierens eines elektrischen Bauelements in der Öffnung der Leiterplatte, so dass das elektrische Bauelement zumindest teilweise innerhalb der Leiterplatte zwischen der ersten Leiterbahnebene und der zweiten Leiterbahnebene angeordnet ist. Ferner umfasst das Verfahren 100 einen Schritt des Herstellens 106 einer elektrischen Verbindung zwischen einer ersten Anschlussfläche des elektrischen Bauelements und der ersten Leiterbahn und zwischen einer zweiten Anschlussfläche des elektrischen Bauelements und der zweiten Leiterbahn.
Im Folgenden wird das in 5 gezeigte Verfahren 100 zum Bestücken einer Leiterplatte anhand der 6a bis 6c näher erläutert, welche schematische Querschnittsansichten der Leiterplatte nach unterschiedlichen Schritten des Verfahrens 100 zeigen.
6a zeigt eine schematische Querschnittsansicht eines Ausschnitts der Leiterplatte nach dem Schritt 102 des Bereitstellens der Leiterplatte 110. Wie in 6a zu erkennen ist, umfasst die Leiterplatte 110 zumindest eine erste Leiterbahn 112 in einer ersten Leiterbahnebene 114 und zumindest eine zweite Leiterbahn 116 in einer zweiten Leiterbahnebene 118. Ferner umfasst die Leiterplatte 110 eine Öffnung 120, die sich zumindest von der ersten Leiterbahn 112 bis zu der zweiten Leiterbahn 118 erstreckt.
Die erste Leiterbahn 112 kann beispielsweise in einer ersten elektrisch leitfähigen Schicht der Leiterplatte 110 geformt sein, während die zweite Leiterbahn 116 in einer zweiten elektrisch leitfähigen Schicht der Leiterplatte 110 geformt sein kann. Zwischen der ersten elektrisch leitfähigen Schicht und der zweiten elektrisch leitfähigen Schicht kann die Leiterplatte 110 eine elektrisch isolierende Schicht aufweisen. Dabei kann die erste elektrisch leitfähige Schicht die erste Leiterbahnebene 114 der zumindest zwei Leiterbahnebenen 112 und 114 der Leiterplatte 110 und die zweite elektrisch leitfähige Schicht die zweite Leiterbahnebene 114 der zumindest zwei Leiterbahnebenen 112 und 114 der Leiterplatte 110 bilden.
Die erste elektrisch leitfähige Schicht und die zweite elektrisch leitfähige Schicht können beispielsweise Kupferschichten oder andere elektrisch leitfähige Schichten sein, während die elektrisch isolierende Sicht beispielsweise eine Kunststoffschicht oder eine andere elektrisch isolierende Schicht sein kann.
Die Öffnung 120 der Leiterplatte 110 kann beispielsweise ein Loch, wie z.B. ein Bohrloch, sein.
Die Öffnung 120 der Leiterplatte 110 kann größer als das elektrische Bauelement sein, so dass das elektrische Bauelement in der Öffnung 120 der Leiterplatte 110 platziert werden kann, wie dies in 6b gezeigt ist.
6b zeigt eine schematische Querschnittsansicht der Leiterplatte 110 nach dem Schritt 104 des Platzierens des elektrischen Bauelements 122 in der Öffnung 120 der Leiterplatte 110. Wie in 6b zu erkennen ist, kann das elektrische Bauelement 120 so in der Öffnung 120 der Leiterplatte 110 platziert werden, dass das elektrische Bauelement zumindest teilweise zwischen der ersten Leiterbahnebene 114 und der zweiten Leiterbahnebene 188 angeordnet ist.
In Abhängigkeit von einer Größe des elektrischen Bauelements 122 in vertikaler Richtung (d.h. senkrecht zu der ersten Leiterbahnebene 114 oder zweiten Leiterbahnebene 118) und einer Dicke der Leiterplatte 110 (oder einem Abstand zwischen der ersten Leiterbahnebene 114 und der zweiten Leiterbahnebene 118) kann das elektrische Bauelement 122

- vollständig innerhalb der Leiterplatte 110 zwischen der ersten Leiterbahnebene 114 und der zweiten Leiterbahnebene 118 angeordnet sein, d.h. die Größe des elektrischen Bauelements 122 in vertikaler Richtung kann kleiner oder gleich der Dicke der Leiterplatte 110 sein; oder
- zumindest teilweise innerhalb der Leiterplatte 110 zwischen der ersten Leiterbahnebene 114 und der zweiten Leiterbahnebene 118 angeordnet sein, d.h. die Größe des elektrischen Bauelements 122 in vertikaler Richtung kann auch größer als die Dicke der Leiterplatte 110 sein.

Wie in 6b beispielhaft gezeigt ist, kann das elektrische Bauelement 122 vertikal in der Öffnung 120 der Leiterplatte 110 platziert werden. Vertikal kann dabei bedeuten, dass die Anschlussflächen 124 und 126 des elektrischen Bauelements 122 im Wesentlichen entlang einer vertikalen Linie angeordnet sind, die senkrecht zu der ersten Leiterbahnebene 114 oder der zweiten Leiterbahnebene 118 verläuft. Bei einer senkrechten Platzierung des elektrischen Bauelements 122 in der Öffnung der Leiterplatte 110 kann die erste Anschlussfläche 124 des elektrischen Bauelements 122 näher an der ersten Leiterbahnebene 114 angeordnet sein als an der zweiten Leiterbahnebene 118, während die zweite Anschlussfläche 126 des elektrischen Bauelements 122 näher an der zweiten Leiterbahnebene 118 angeordnet sein kann als an der ersten Leiterbahnebene 114.
Natürlich kann das elektrische Bauelement 122 auch horizontal in der Öffnung 120 der Leiterplatte 110 platziert werden, wie dies beispielhaft in 6c gezeigt ist.
6c zeigt eine schematische Querschnittsansicht der Leiterplatte 110 nach dem Schritt 104 des horizontalen Platzierens des elektrischen Bauelements 122 in der Öffnung 120 der Leiterplatte 110. Horizontal kann dabei bedeuten, dass die Anschlussflächen 124 und 126 des elektrischen Bauelements 122 im Wesentlichen entlang einer horizontalen Linie angeordnet sind, die parallel zu der ersten Leiterbahnebene 114 oder der zweiten Leiterbahnebene 118 verläuft. Bei der horizontalen Anordnung des elektrischen Bauelements 122 in der Öffnung der Leiterplatte 110 können die erste Anschlussfläche 124 und die zweite Anschlussfläche 126 des elektrischen Bauelements zumindest teilweise zwischen der ersten Leiterbahnebene 114 und der zweiten Leiterbahnebene 118 angeordnet sein.
Das elektrische Bauelement 122 kann beispielsweise ein passives elektrisches Bauelement, (z.B. ein Widerstand, ein Kondensator oder eine Spule), ein aktives elektrisches Bauelement (z.B. ein Transistor oder eine Diode) oder ein integrierter Schaltkreis sein. Das elektrische Bauelement 122 kann in einer SMD Bauform ausgeführt sein.
6d zeigt ein schematische Querschnittsansicht der Leiterplatte 110 nach dem Schritt 106 des Herstellens einer elektrischen Verbindung 130 zwischen der ersten Anschlussfläche 124 des elektrischen Bauelements 122 und der ersten Leiterbahn 112 und des Herstellens einer elektrischen Verbindung 132 zwischen der zweiten Anschlussfläche 126 des elektrischen Bauelements 122 und der zweiten Leiterbahn 116.
Die elektrischen Verbindungen 130 und 132 zwischen der ersten Anschlussfläche 124 des elektrischen Bauelements 122 und der ersten Leiterbahn 112 und zwischen der zweiten Anschlussfläche 126 des elektrischen Bauelements 122 und der zweiten Leiterbahn 116 können beispielsweise mittels Bonddrähten oder Lötverbindungen hergestellt werden.
Nach dem Platzieren des elektrischen Bauelements 122 in der Öffnung 120 der Leiterplatte 110 kann die Leiterplatte 110 optional um zumindest eine Leiterbahnebene erweitert werden, wie dies nachfolgend anhand von 6e erläutert wird.
6e zeigt eine schematische Querschnittsansicht der Leiterplatte 110 nach dem Erweitern der Leiterplatte 110 um zumindest eine weitere Leiterbahnebene 140 und 142.
Wie bereits oben erwähnt wurde, kann die Leiterplatte 110 im Allgemeinen eine erste elektrisch leitfähige Schicht 144, eine zweite elektrisch leitfähige Schicht 146 und eine elektrisch isolierende Schicht 148 aufweisen, wobei die elektrisch isolierende Schicht 148 zwischen der ersten elektrisch leitfähigen Schicht 144 und der zweiten elektrisch leitfähigen Schicht 146 angeordnet sein kann. Die erste elektrisch leitfähige Schicht 144 kann dabei die erste Leiterbahnebene 114 bilden, während die zweite elektrisch leitfähige Schicht 146 die zweite Leiterbahnebene 118 bilden kann. Die erste Leiterbahn 112 kann dabei in der ersten elektrisch leitfähigen Schicht 144 geformt sein, wobei die zweite Leiterbahn 116 in der zweiten elektrisch leitfähigen Schicht 146 geformt sein kann.
Zum Erweitern der Leiterplatte 110 um zumindest eine weitere Leiterbahnebene 140 und 142, kann eine zweite elektrisch isolierenden Schicht 150 auf der ersten elektrisch leitfähigen Schicht 144 bereitgestellt werden, so dass das elektrische Bauelement 122 von der zweiten elektrisch isolierenden Schicht 150 bedeckt ist, und eine dritte elektrisch leitfähige Schicht 152 auf der zweiten elektrisch isolierenden Schicht 150 bereitgestellt werden, wobei die dritte elektrisch leitfähige Schicht 152 die dritte Leiterbahnebene 140 bilden kann.
Ferner kann eine dritte elektrisch isolierenden Schicht 154 auf der zweiten elektrisch leitfähigen Schicht 146 bereitgestellt werden, so dass das elektrische Bauelement 122 von der dritten elektrisch isolierenden Schicht 154 bedeckt ist, und eine vierte elektrisch leitfähige Schicht 156 auf der dritten elektrisch isolierenden Schicht 154 bereitgestellt werden, wobei die vierte elektrisch leitfähige Schicht 156 die vierte Leiterbahnebene 142 bilden kann.
Es sei darauf hingewiesen, dass die zweite elektrisch isolierende Schicht 150 (und z.B. auch die dritte elektrisch leitfähige Schicht 152) oder die dritte elektrisch isolierende Schicht 154 (und z.B. auch die vierte elektrisch leitfähige Schicht 156) auch schon beim Schritt 102 des Bereitstellens der Leiterplatte 110 vorhanden sein kann bzw. vor dem Schritt 104 des Platzierens des elektrischen Bauelements 122 in der Öffnung 120 der Leiterplatte 110.
Im Folgenden werden weitere Ausführungsbeispiele der vorliegenden Erfindung näher erläutert.
7a zeigt eine schematische Ansicht eines Ausschnitts einer bestückten Leiterplatte 110 mit zwei Leiterbahnebenen 114 und 118 und einer massebezogenen Schaltung. Wie in 7a zu erkennen ist, weist die erste Leiterbahnebene 114 Mikrostreifenleitungen 112_1, 112_2 und 112_3 auf, wobei die zweite Leiterbahnebene 118 eine Masselage 116 aufweist. Die massebezogene Schaltung weist zwei zwischen den Mikrostreifenleitungen 112_1, 112_2 und 112_3 in Reihe geschaltete elektrische Bauelemente 123_1 und 123_2 und ein in die Leiterplatte 110 integriertes elektrisches Bauelement 120 auf, welches parallel zwischen der Mikrostreifenleitung 112_2 und der Masselage 116 geschaltet ist. Verglichen mit der in 3a gezeigten Ausführung der massebezogenen Schaltung, wird bei der in 7a gezeigten Ausführung das elektrische Bauelement 122 statt des Vias in die Leiterplatte integriert, um die zwei Leiterbahnen (Mikrostreifenleitung 112_2 und Masselage 116) miteinander zu verbinden. Mit anderen Worten, durch die vertikale Integration des elektrischen Bauelements 122 in die Leiterplatte 110 kann das Via vermieden werden.
Die in 7a gezeigte massebezogene Schaltung kann beispielsweise ein LC-Tiefpass sein. In diesem Fall können die oberflächenmontierten elektrischen Bauelemente 123_1 und 123_2 Induktivitäten sein, während das in die Leiterplatte 110 integrierte elektrische Bauelement 122 eine Kapazität sein kann.
7b zeigt eine schematische Ansicht eines Ausschnitts einer bestückten Leiterplatte 110 mit zwei Leiterbahnebenen 114 und 118 und einer differentiellen Schaltung. Wie in 7b zu erkennen ist, weisen sowohl die erste Leiterbahnebene 114 als auch die zweite Leiterbahnebene 118 jeweils eine Mikrostreifenleitung 122 und 116 auf. Die differentielle Schaltung umfasst zwei direkt in die Leiterplatte 110 integrierte elektrische Bauelemente 122_1 und 122_2, die jeweils parallel zwischen den beiden Mikrostreifenleitungen 112 und 116 geschaltet sind. Verglichen mit der in 3b gezeigten Ausführungen der differentiellen Schaltung, werden bei der in 7b gezeigten Ausführung die elektrischen Bauelemente 122_1 und 122_2 statt den Vias direkt in die Leiterplatte 110 integriert, um die zwei Mikrostreifenleitungen 112 und 116 miteinander zu verbinden. Mit anderen Worten, durch die vertikale Integration der elektrischen Bauelemente 122_1 und 122_2 in die Leiterplatte 110 können die Vias vermieden werden.
Durch die vertikale Integration von SMD Bauelementen 122 in die Platine 110 kann somit das Via zur Anbindung der parallelen Bauelemente vermieden werden. Das vertikale SMD Bauelement bildet hierbei eine Kombination aus elektrischer Funktion (z.B. Kapazität oder Induktivität) und Viafunktion. Das Bauelement kann im Fertigungsprozess der Leiterplatte vertikal integriert werden, oder nachträglich im Lötprozess montiert werden, wie dies nachfolgend anhand von 8a und 8b näher erläutert wird.
8a zeigt eine schematische Querschnittsansicht eines Ausschnitts einer bestückten Leiterplatte 110 mit zwei vertikal integrierten elektrischen Bauelementen 122_1 und 122_2 und auf Lötverbindungen basierenden elektrischen Verbindungen 130 und 132 zwischen den elektrischen Bauelementen 122_1 und 122_2 und den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118. Die in 8a gezeigten vertikal integrierten elektrischen Bauelemente 122_1 und 122_2 können SMD Bauelemente sein. Mit anderen Worten, 8a zeigt eine vertikale SMD Aufbautechnik mit nachträglichem Lötprozess.
8b zeigt eine schematische Querschnittsansicht eines Ausschnitts einer bestückten Leiterplatte 110 mit zwei vertikal integrierten elektrischen Bauelementen 122_1 und 122_2, zwei oberflächenmontierten elektrischen Bauelementen 123_1 und 123_2 und auf Lötverbindungen basierenden elektrischen Verbindungen 130 und 132 zwischen den elektrischen Bauelementen 122_1, 122_2, 123_1 und 123_2 und den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118. Die in 8b gezeigten vertikal integrierten elektrischen Bauelemente 122_1 und 122_2 und die oberflächenmontierten elektrischen Bauelemente 123_1 und 123_2 können SMD Bauelemente sein. Mit anderen Worten, 8b zeigt eine vertikale SMD Aufbautechnik mit nachträglichem Lötprozess.
Durch eine Modifikation des elektrischen Bauelements 120 kann das Durchfallen des Bauelements in einem horizontalen Lötprozess verhindert werden, wie dies nachfolgend anhand von 9a bis 9c erläutert wird.
9a bis 9c zeigen schematische Ansichten des elektrischen Bauelements 122 mit einer ersten Anschlussfläche 124 und einer zweiten Anschlussfläche 126, wobei bei 9b die erste Anschlussfläche 124 und bei 9c die zweite Anschlussfläche 126 verglichen mit 9a zumindest teilweise vergrößert ist. Beim Bestücken der Leiterplatte 110 kann das elektrische Bauelement 122 somit mit der nicht vergrößerten Anschlussfläche 124 bzw. 126 voran durch die Öffnung 120 der Leiterplatte 110 gesteckt werden, wobei das elektrische Bauelement 122 beim anschließenden Lötprozess bedingt durch die zumindest teilweise vergrößerte andere Anschlussfläche 126 bzw. 124 nicht durch die Leiterplatte 110 hindurchfällt. Mit anderen Worten, 9a bis 9c zeigen Modifikationen des SMD Bauelements 122 um das Durchfallen in einem horizontalen Lötprozess zu verhindern.
Alternativ können die elektrischen Bauelemente 122 auch horizontal integriert und kontaktiert werden, um wiederum das Via zur Verbindung von zwei Lagen zu vermeiden, wie dies in 10a und 10b gezeigt ist.
Im Detail zeigt 10a eine schematische Querschnittsansicht eines Ausschnitts der bestückten Leiterplatte 110 mit zwei horizontal integrierten elektrischen Bauelementen 122_1 und 122_2 und auf Lötverbindungen oder Bonddrähten basierenden elektrischen Verbindungen 130 und 132 zwischen den elektrischen Bauelementen 122_1 und 122_2 und den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118. Die in 10a gezeigten horizontal integrierten, elektrischen Bauelemente 122_1 und 122_2 und die oberflächenmontierten, elektrischen Bauelemente 123_1 und 123_2 können SMD Bauelemente sein.
10b zeigt eine schematische Querschnittsansicht eines Ausschnitts der bestückten Leiterplatte 110 mit zwei horizontal integrierten elektrischen Bauelementen 122_1 und 122_2 und auf Lötverbindungen oder Bonddrähten basierenden elektrischen Verbindungen 130 und 132 zwischen den elektrischen Bauelementen 122_1 und 122_2 und den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118. Im Detail kann das erste elektrische Bauelement 122_1 auf Lötverbindungen oder Bonddrähten basierenden elektrischen Verbindungen 130_1 und 132_2 mit den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118 verbunden sein, während sich die zwei Leiterbahnen 112 und 116 im Falle des zweiten elektrischen Bauelements 122_2 zumindest teilweise über die Öffnung 120 erstrecken, wobei das zweite elektrische Bauelement 122_2 über Lötverbindungen 130_2 und 132_2 mit den jeweiligen Leiterbahnen 112 und 116 der zwei Leiterbahnebenen 114 und 118 verbunden sein kann. Die in 10b gezeigten elektrischen Bauelemente 122_1 und 122_2 können integrierte Schaltungen sein.
10a und 10b zeigen somit eine Aufbautechnik mit horizontal integrierten Bauelementen.
Im Folgenden werden Vorteile und Wirkungen der Integration eines elektrischen Bauelements 122 statt eines Vias in die Leiterplatte 110 zwischen zwei Leiterbahnen 112 und 116 zum Verbinden der zwei Leiterbahnen 112 und 116 beschrieben. Am Beispiel eines LC-Tiefpasses führt das Via in der realisierten Schaltung zu einer Verschiebung der Grenzfrequenz und zu einer geringeren Dämpfung im Sperrbereich des Filters.
11 zeigt in einem Diagramm einen Vergleich zwischen einem Frequenzgang 180 eines LC-Tiefpasses mit Via und einem Frequenzgang 182 eines LC-Tiefpasses bei dem das Via durch ein in die Leiterplatte 110 integriertes elektrisches Bauelement ersetzt wurde. Dabei beschreibt die Ordinate die Dämpfung in dB, während die Abszisse die Frequenz in GHz beschreibt. Wie in 11 zu erkennen ist, führt das Via zu einer Verschiebung der Grenzfrequenz und zu einer Einschränkung im Sperrbereich (geringeren Dämpfung im Sperrbereich).
Typische Anwendungsgebiete von vertikal PCB-integrierten SMD Bauelementen sind Filter und Anpassungsnetzwerke mit konzentrierten Bauelementen für differenzielle Schaltungen in symmetrischer Streifenleitungstechnik (engl. broadside coupled line). Hierzu zählen beispielsweise Baluns in Streifenleitungstechnik mit zusätzlichen konzentrierten Bauelementen, wie z.B. Baluns in Streifenleitungstechnik für Gegentaktverstärker mit Ausgangsfilter aus konzentrierten Bauelementen, die in das Balun integriert sind (siehe 12). Ferner zählen hierzu beispielsweise Koppler in Streifenleitungstechnik mit zusätzlichen konzentrierten Bauelementen. Des Weiteren zählen hierzu beispielsweise Anpassungsnetzwerke für differenzielle Antennen.
Weitere typische Anwendungsgebiete von vertikal PCB-integrierten SMD Bauelementen sind Filter und Anpassungsnetzwerke mit konzentrierten Bauelementen in Mikrostreifenleitungstechnik.
Weitere typische Anwendungsgebiete von vertikal PCB-integrierten SMD Bauelementen sind Versorgungsnetzwerke mit konzentrierten kapazitiven Bauelementen zur niederimpedanten, breitbandigen Entkopplung.
Weitere typische Anwendungsgebiete von vertikal PCB-integrierten SMD Bauelementen erstrecken sich über Leiterplatten mit zwei oder mehr Lagen.
12 zeigt ein beispielhaftes Anwendungsbeispiel von vertikal PCB-integrierten SMD Bauelementen bei einem Gegentaktverstärker mit Balun in Streifenleitungstechnik und Ausgangsfilter aus konzentrierten Bauelementen, die in das Balun integriert sind.
Im Detail zeigt 12 ein elektrisches Blockschaltbild 190 eines Gegentaktverstärkers mit Ausgangsfilter 192 und Balun 194 sowie eine schematische Querschnittsansicht eines Ausschnitts der Leiterplatte 110 mit einer beispielhaften Implementierung des Ausgangsfilters 192 (3-poliger differentieller Tiefpass in Streifenleitungstechnik (engl. broadside coupled)) mittels zwei vertikal integrierten SMD Bauelementen 122_1 und 122_2 und zwei oberflächenmontierten SMD Bauelementen 123_1 und 123_2.
Wie in 12 zu erkennen ist, können die zwei parallel geschalteten Kondensatoren 197_1 und 197_2 im Blockschaltbild 190 des Ausgangsfilters 192 durch zwei vertikal integrierte SMD Bauelemente (SMD Kondensatoren) 122_1 und 122_2 implementiert werden. Die zwei vertikal integrierten SMD Bauelemente (SMD Kondensatoren) 122_1 und 122_2 können hierzu parallel zwischen den Leiterbahnen 112_1 und 116_1 bzw. den Leiterbahnen 112_2 und 116_2 der zwei Leiterbahnebenen 114 und 118 geschaltet sein. Die zwei in Reihe geschalteten Spulen 198_1 und 198_2 im Blockschaltbild 190 des Ausgangsfilters 192 können durch zwei oberflächenmontierte SMD Bauelemente (SMD Spulen) 123_1 und 123_2 implementiert werden. Hierzu können die zwei oberflächenmontierten SMD Bauelemente (SMD Spulen) 123_1 und 123_2 in Reihe zwischen den Leiterbahnen 112_1 und 112_2 bzw. 116_1 und 116_2 geschaltet sein.
Ferner sind in 12 beispielhaft die zwei oberflächenmontierten Transistoren 125_1 und 125_2 zu erkennen, die im Blockschaltbild die Bezugszeichen 196_1 und 196_2 haben.
Ausführungsbeispiele schaffen eine Verbindung von zwei Lagen einer Leiterplatte mit elektronischem Bauelement (ohne Via).
Bei Ausführungsbeispielen kann ein SMD Kondensator in die Leiterplatte integriert werden. Beispielsweise kann der SMD Kondensator vertikal in die Leiterplatte integriert werden, wie dies in 8a und 8b gezeigt ist. Beispielsweise kann der SMD Kondensator horizontal in die Leiterplatte integriert werden, wie dies in 10a gezeigt ist.
Bei Ausführungsbeispielen kann ein SMD Widerstand in die Leiterplatte integriert werden. Beispielsweise kann der SMD Widerstand vertikal in die Leiterplatte integriert werden. Beispielsweise kann der SMD Widerstand horizontal in die Leiterplatte integriert werden.
Bei Ausführungsbeispielen kann eine SMD Induktivität in die Leiterplatte integriert werden. Beispielsweise kann die SMD Induktivität vertikal in die Leiterplatte integriert werden. Beispielsweise kann die SMD Induktivität horizontal in die Leiterplatte integriert werden.
Bei Ausführungsbeispielen kann ein Halbleiterbauelement oder eine integrierte Schaltung in die Leiterplatte integriert werden. Beispielsweise kann das Halbleiterbauelement oder die integrierte Schaltung vertikal in die Leiterplatte integriert werden. Beispielsweise kann das Halbleiterbauelement oder die integrierte Schaltung horizontal in die Leiterplatte integriert werden.
Ausführungsbeispiele schaffen eine vertikale Integration von Bauelementen in der Leiterplatte.
Bei Ausführungsbeispielen kann das Bauelement ein Kondensator, ein Widerstand, eine Induktivität, ein Halbleiterbauelement oder eine integrierte Schaltung sein.
Ausführungsbeispiele schaffen eine niederinduktive Anbindung von SMD Bauteilen durch vertikale Integration in die Leiterplatte.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder eine elektronische Schaltung ausgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden.
Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer Blu-ray Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart zusammenwirken können oder zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.
Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.
Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft.
Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.
Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist.
Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft.
Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist. Der Datenträger, das digitale Speichermedium oder das computerlesbare Medium sind typischerweise gegenständlich und/oder nichtvergänglich bzw. nichtvorübergehend.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.
Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.
Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.
Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen.
Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell einsetzbare Hardware wie ein Computerprozessor (CPU) sein oder für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.
Die hierin beschriebenen Vorrichtungen können beispielsweise unter Verwendung eines Hardware-Apparats, oder unter Verwendung eines Computers, oder unter Verwendung einer Kombination eines Hardware-Apparats und eines Computers implementiert werden.
Die hierin beschriebenen Vorrichtungen, oder jedwede Komponenten der hierin beschriebenen Vorrichtungen können zumindest teilweise in Hardware und/oder in Software (Computerprogramm) implementiert sein.
Die hierin beschriebenen Verfahren können beispielsweise unter Verwendung eines Hardware-Apparats, oder unter Verwendung eines Computers, oder unter Verwendung einer Kombination eines Hardware-Apparats und eines Computers implementiert werden.
Die hierin beschriebenen Verfahren, oder jedwede Komponenten der hierin beschriebenen Verfahren können zumindest teilweise durch Hardware und/oder durch Software ausgeführt werden.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
Bezugszeichenliste

[1]: US 2005/0075083 A1
[2]: EP 2 073 382 A1
[3]: US 2006/0133057 A1
[4]: US 5,027,253
[5]: US 2012/0314734 A1
[6]: Cripps, Steve C. (2006): RF power amplifers for wireless communications. 2. ed. Boston, MA [u.a.]: Artech House (Artech House microwave library)
[7]: R. Mongia, I. Bahl, P. Bhartia, and S. Hong. RF and Microwave Coupled-line Circuits. Artech House microwave library. Artech House, 2007

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 2005/0075083 A1 [0092]
EP 2073382 A1 [0092]
US 2006/0133057 A1 [0092]
US 5027253 [0092]
US 2012/0314734 A1 [0092]

Zitierte Nicht-Patentliteratur

Cripps, Steve C. (2006): RF power amplifers for wireless communications. 2. ed. Boston, MA [u.a.]: Artech House (Artech House microwave library) [0092]
R. Mongia, I. Bahl, P. Bhartia, and S. Hong. RF and Microwave Coupled-line Circuits. Artech House microwave library. Artech House, 2007 [0092]

Claims

Verfahren (100) zum Bestücken einer Leiterplatte (110), wobei das Verfahren aufweist: Bereitstellen (102) einer Leiterplatte (110) mit zumindest einer ersten Leiterbahnebene (114) und einer zweiten Leiterbahnebene (118), wobei die Leiterplatte (110) eine Öffnung (120) aufweist, die sich von einer ersten Leiterbahn (112) der ersten Leiterbahnebene (114) bis zu einer zweiten Leiterbahn (116) der zweiten Leiterbahnebene (118) erstreckt; Platzieren (104) eines elektrischen Bauelements (122) in der Öffnung (120) der Leiterplatte (110), so dass das elektrische Bauelement (122) zumindest teilweise innerhalb der Leiterplatte (110) zwischen der ersten Leiterbahnebene (114) und der zweiten Leiterbahnebene (118) angeordnet ist; Herstellen (106) einer elektrischen Verbindung (130) zwischen einer ersten Anschlussfläche (124) des elektrischen Bauelements (122) und der ersten Leiterbahn (112) und einer elektrischen Verbindung (132) zwischen einer zweiten Anschlussfläche (126) des elektrischen Bauelements (122) und der zweiten Leiterbahn (116).
Verfahren (100) nach dem vorangehenden Anspruch, wobei das elektrische Bauelement (122) ein passives elektrisches Bauelement, ein aktives elektrisches Bauelement oder ein integrierter Schaltkreis ist.
Verfahren (100) nach dem vorangehenden Anspruch 2, wobei das passive elektrische Bauelement (122) ein Widerstand, ein Kondensator oder ein induktives Bauelement ist.
Verfahren (100) nach dem vorangehenden Anspruch 2, wobei das aktive elektrische Bauelement (122) eine Diode oder ein Transistor ist.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei das elektrische Bauelement (122) ein SMD Bauelement ist.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei die elektrische Verbindung (130) zwischen der ersten Anschlussfläche (124) des elektrischen Bauelements (122) und der ersten Leiterbahn (112) mittels eines Bonddrahts oder einer Lötverbindung hergestellt wird; und wobei die elektrische Verbindung (132) zwischen der zweiten Anschlussfläche (126) des elektrischen Bauelements (122) und der zweiten Leiterbahn (116) mittels eines Bonddrahts oder einer Lötverbindung hergestellt wird.
Verfahren (100) nach einem der vorangehenden Ansprüche 1 bis 6, wobei das elektrische Bauelement (122) vertikal in der Öffnung (120) der Leiterplatte (110) platziert wird, so dass die erste Anschlussfläche (124) des elektrischen Bauelements (122) näher an der ersten Leiterbahnebene (114) angeordnet ist als an der zweiten Leiterbahnebene (118) und so dass die zweite Anschlussfläche (126) des elektrischen Bauelements (122) näher an der zweiten Leiterbahnebene (118) angeordnet ist als an der ersten Leiterbahnebene (114).
Verfahren (100) nach dem vorangehenden Anspruch 7, wobei die erste Anschlussfläche (124) des elektrischen Bauelements (122) zumindest teilweise größer ist als die Öffnung (120) der Leiterplatte (110), wobei das elektrische Bauelement (122) beim Platzieren des elektrischen Bauelements (122) mit der zweiten Anschlussfläche (126) voran durch die Öffnung der Leiterplatte (110) gesteckt wird.
Verfahren (100) nach einem der vorangehenden Ansprüche 1 bis 6, wobei das elektrische Bauelement (122) horizontal in der Öffnung (120) der Leiterplatte (110) platziert wird, so dass die erste Anschlussfläche (124) und die zweite Anschlussfläche (126) des elektrischen Bauelements (122) zumindest teilweise zwischen der ersten Leiterbahnebene (114) und der zweiten Leiterbahnebene (118) angeordnet sind.
Verfahren (100) nach dem vorangehenden Anspruch 9, wobei sich die erste Leiterbahn (112) und die zweite Leiterbahn (116) an gegenüberliegenden Seiten der Öffnung (120) zumindest teilweise über die Öffnung (120) erstrecken, wobei das elektrische Bauelement (122) so in der Öffnung platziert wird, dass die erste Anschlussfläche (124) des elektrischen Bauelements (122) benachbart zu der ersten Leiterbahn (112) angeordnet ist und die zweite Anschlussfläche (126) des elektrischen Bauelements (122) benachbart zu der zweiten Leiterbahn (116) angeordnet ist.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei die Öffnung (120) der Leiterplatte (110) ein Loch ist.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei das elektrische Bauelement (122) vollständig innerhalb der Öffnung (120) der Leiterplatte (110) platziert ist.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei sich die erste Leiterbahn (112) zumindest teilweise über die Öffnung (120) erstreckt und/oder wobei sich die zweite Leiterbahn (116) zumindest teilweise über die Öffnung (120) erstreckt.
Verfahren nach (100) einem der vorangehenden Ansprüche, wobei die erste Leiterbahn (112) und die zweite Leiterbahn (116) ausschließlich über das elektrische Bauelement (122) oder ein anderes elektrisches Bauelement miteinander verbunden sind.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei die erste Leiterbahn (112) und die zweite Leiterbahn (116) nicht über ein Via miteinander verbunden sind.
Verfahren (100) nach einem der vorangehenden Ansprüche, wobei die Leiterplatte (110) eine erste elektrisch leitfähige Schicht (144), eine zweite elektrisch leitfähige Schicht (146) und eine elektrisch isolierende Schicht (148) aufweist; wobei die elektrisch isolierende Schicht (148) zwischen der ersten elektrisch leitfähigen Schicht (144) und der zweiten elektrisch leitfähigen Schicht (146) angeordnet ist; wobei die erste Leiterbahn (112) in der ersten elektrisch leitfähigen Schicht (144) geformt ist und die zweite Leiterbahn (116) in der zweiten elektrisch leitfähigen Schicht (146) geformt ist; und wobei die Öffnung (120) in der elektrisch isolierenden Schicht (148) geformt ist.
Verfahren (100) nach dem vorangehenden Anspruch, wobei das Verfahren ferner aufweist: Bereitstellen einer zweiten elektrisch isolierenden Schicht (150) auf der ersten elektrisch leitfähigen Schicht (144), so dass das elektrische Bauelement (122) von der zweiten elektrisch isolierenden Schicht (150) bedeckt ist.
Verfahren (100) nach dem vorangehenden Anspruch, wobei das Verfahren ferner aufweist: Bereitstellen einer dritten elektrisch isolierenden Schicht (154) auf der zweiten elektrisch leitfähigen Schicht (146), so dass das elektrische Bauelement (122) von der dritten elektrisch isolierenden Schicht (154) bedeckt ist.
Verfahren (100) nach einem der vorangehenden Ansprüche 17 und 18, wobei das Verfahren ferner aufweist: Bereitstellen einer dritten elektrisch leitfähigen Schicht (152) auf der zweiten elektrisch isolierenden Schicht (150) oder einer vierten elektrisch leitfähigen Schicht (156) auf der dritten elektrisch isolierenden Schicht (154).
Verwenden eines elektrischen Bauelements statt eines Vias zum elektrischen Verbinden zweier Leiterbahnen unterschiedlicher Leiterbahnebenen einer Hochfrequenzschaltung auf einer Leiterplatte.
Verwenden nach dem vorangehenden Anspruch, wobei die Hochfrequenzschaltung ein Filter in Streifenleitungstechnik, ein Anpassungsnetzwerk in Streifenleitungstechnik, ein Balun in Streifenleitungstechnik oder ein Koppler in Streifenleitungstechnik ist.
Verwenden nach einem der Ansprüche 20 bis 21, wobei die Hochfrequenzschaltung eine symmetrisch aufgebaute Hochfrequenzschaltung ist, wobei die zwei Leiterbahnen symmetrische Streifenleitungen sind.
Bestückte Leiterplatte (110), mit folgenden Merkmalen: eine Leiterplatte (110) mit zumindest einer ersten Leiterbahnebene (114) und einer zweiten Leiterbahnebene (118), wobei die Leiterplatte (110) eine Öffnung (120) oder Kavität (120) aufweist, wobei sich die Öffnung (120) oder Kavität (120) zumindest von einer ersten Leiterbahn (112) der ersten Leiterbahnebene (114) bis zu einer zweiten Leiterbahn (116) der zweiten Leiterbahnebene (118) erstreckt; ein elektrisches Bauelement (122), das zumindest teilweise innerhalb der Öffnung (120) oder innerhalb der Kavität (120) der Leiterplatte (110) angeordnet ist, so dass das elektrische Bauelement (122) zumindest teilweise innerhalb der Leiterplatte (110) zwischen der ersten Leiterbahnebene (114) und der zweiten Leiterbahnebene (118) angeordnet ist; wobei eine erste Anschlussfläche (124) des elektrischen Bauelements (122) mit der ersten Leiterbahn (112) verbunden ist und eine zweite Anschlussfläche (126) des elektrischen Bauelements (122) mit der zweiten Leiterbahn (116) verbunden ist.
Bestückte Leiterplatte (110) nach dem vorangehenden Anspruch, wobei die bestückte Leiterplatte eine Hochfrequenzschaltung aufweist, wobei die erste Leiterbahn (112), die zweite Leiterbahn (116) und das elektrische Bauelement (122) Teil der Hochfrequenzschaltung sind.
Bestückte Leiterplatte (110) nach dem vorangehenden Anspruch, wobei die Hochfrequenzschaltung ein Filter in Streifenleitungstechnik, ein Anpassungsnetzwerk in Streifenleitungstechnik, ein Balun in Streifenleitungstechnik oder ein Koppler in Streifenleitungstechnik ist.
Bestückte Leiterplatte (110) nach dem vorangehenden Anspruch 24, wobei die Hochfrequenzschaltung eine symmetrisch aufgebaute Hochfrequenzschaltung ist, wobei die erste Leiterbahn (112) und die zweite Leiterbahn (116) symmetrische Streifenleitungen sind.