KR100910934B1 - 적층형 관통 콘덴서 어레이 - Google Patents

적층형 관통 콘덴서 어레이 Download PDF

Info

Publication number
KR100910934B1
KR100910934B1 KR1020070084190A KR20070084190A KR100910934B1 KR 100910934 B1 KR100910934 B1 KR 100910934B1 KR 1020070084190 A KR1020070084190 A KR 1020070084190A KR 20070084190 A KR20070084190 A KR 20070084190A KR 100910934 B1 KR100910934 B1 KR 100910934B1
Authority
KR
South Korea
Prior art keywords
signal
electrode
internal electrode
ground
electrodes
Prior art date
Application number
KR1020070084190A
Other languages
English (en)
Other versions
KR20080017288A (ko
Inventor
타케루 요시다
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20080017288A publication Critical patent/KR20080017288A/ko
Application granted granted Critical
Publication of KR100910934B1 publication Critical patent/KR100910934B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors

Abstract

적층형 관통 콘덴서 어레이는 콘덴서 소체와, 각각 적어도 2개의 제 1 및 제 2 신호용 단자 전극과, 각각의 적어도 1개의 제 1 및 제 2 접지용 단자 전극을 구비한다. 콘덴서 소체는 적층된 복수의 절연체층과, 2개의 제 1 신호용 단자 전극에 접속되는 제 1 신호용 내부 전극과, 2개의 제 2 신호용 단자 전극에 접속되는 제 2 신호용 내부 전극과, 1개의 제 1 접지용 단자 전극에 접속되는 제 1 접지용 내부 전극과, 1개의 제 2 접지용 단자 전극에 접속되는 제 2 접지용 내부 전극을 갖는다. 제 1 신호용 내부 전극 및 제 2 접지용 내부 전극은 적어도 1층의 절연체층을 사이에 개재하여 대향(對向)하는 부분을 각각 포함한다. 제 2 신호용 내부 전극 및 제 1 접지용 내부 전극은 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함한다. 제 1 신호용 내부 전극 및 제 2 신호용 내부 전극은 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함한다.
내부 전극, 절연체층, 단자 전극, 콘덴서 소체, 인출부

Description

적층형 관통 콘덴서 어레이{Feedthrough multilayer capacitor array}
본 발명은 적층형 관통 콘덴서 어레이에 관한 것이다.
종래, 적층형 관통 콘덴서 어레이로서, 복수의 신호용 내부 전극과 복수의 접지용 내부 전극이 절연체층을 사이에 개재하여 적층됨으로써, 적층방향을 따라서 복수의 콘덴서가 형성되는 콘덴서 어레이가 알려져 있다(예를 들면, 일본 공개특허공보 제(평)11-97291호 참조).
그렇지만, 일본 공개특허공보 제(평)11-97291호에 기재된 적층형 관통 콘덴서 어레이에서는, 콘덴서를 형성하는 것은 신호용 내부 전극과 접지용 내부 전극과의 조합에 의한 것뿐이다. 따라서, 일본 공개특허공보 제(평)11-97291호에 기재된 적층 관통 콘덴서 어레이에는 관통 콘덴서만이 형성되어 있다. 그 때문에, 일본 공개특허공보 제(평)11-97291호에 기재된 적층 관통 콘덴서 어레이에서는 코몬 모드 노이즈와 디퍼렌셜 모드 노이즈를 함께 제거하는 것에 관해서는 조금도 검토되어 있지 않다.
본 발명은 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능한 적층형 관통 콘덴서 어레이를 제공하는 것을 과제로 한다.
본 발명에 따른 적층형 관통 콘덴서 어레이는 콘덴서 소체와, 콘덴서 소체의 외측 표면에 배치된 적어도 2개의 제 1 신호용 단자 전극과, 콘덴서 소체의 외측 표면에 배치된 적어도 2개의 제 2 신호용 단자 전극과, 콘덴서 소체의 외측 표면에 배치된 적어도 1개의 제 1 접지용 단자 전극과, 콘덴서 소체의 외측 표면에 배치된 적어도 1개의 제 2 접지용 단자 전극을 구비하고, 콘덴서 소체는 적층된 복수의 절연체층과, 제 1 및 제 2 신호용 내부 전극과, 제 1 및 제 2 접지용 내부 전극을 갖고, 제 1 신호용 내부 전극은 적어도 2개의 제 1 신호용 단자 전극에 접속되고, 제 2 신호용 내부 전극은 적어도 2개의 제 2 신호용 단자 전극에 접속되고, 제 1 접지용 내부 전극은 적어도 1개의 제 1 접지용 단자 전극에 접속되고, 제 2 접지용 내부 전극은 적어도 1개의 제 2 접지용 단자 전극에 접속되고, 제 1 신호용 내부 전극 및 제 2 접지용 내부 전극은 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향(對向)하는 부분을 각각 포함하고, 제 2 신호용 내부 전극 및 제 1 접지용 내부 전극은 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고, 제 1 신호용 내부 전극 및 제 2 신호용 내부 전극은 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하는 것을 특징으로 한다.
상기 적층형 관통 콘덴서 어레이는 신호용 내부 전극과 접지용 내부 전극이 대향함으로써 형성되는 콘덴서에 더하여, 신호용 내부 전극이 대향함으로써 형성되는 콘덴서도 갖는다. 신호용 내부 전극과 접지용 내부 전극에 의해서 형성되는 콘덴서는 코몬 모드 노이즈를 제거하는 콘덴서로서 기능한다. 그 한편, 신호용 내부 전극에 의해서 형성되는 콘덴서는 디퍼렌셜 모드 노이즈를 제거하는 콘덴서로서 기능한다. 따라서, 이 적층형 관통 콘덴서 어레이에서는 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능해진다. 또한, 신호용 내부 전극이 어느 것이나 관통하고 있기 때문에, 등가 직렬 인덕턴스(ESL)를 저감하는 것이 가능해진다. 또한, 이 적층형 관통 콘덴서 어레이에서는 제 1 및 제 2 신호용 내부 전극이 절연체층을 끼워 대향하는 부분을 갖는다. 그 때문에, 종래의 콘덴서 어레이와 같이 제 1 및 제 2 신호용 내부 전극이 절연체층을 끼워 대향하지 않는 경우 와 비교하여, 전류가 흐르는 경로가 증대한다. 이로써, 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
제 1 신호용 내부 전극 및 제 1 접지용 내부 전극은 복수의 절연체층 중 동일한 절연체층 상에 배치되고, 제 2 신호용 내부 전극 및 제 2 접지용 내부 전극은 복수의 절연체층 중 동일한 절연체층 상에 배치되고, 제 1 신호용 내부 전극 및 제 1 접지용 내부 전극이 그 위에 배치되는 동일한 절연체층과, 제 2 신호용 내부 전극 및 제 2 접지용 내부 전극이 그 위에 배치되는 동일한 절연체층과는 다른 절연체층인 것이 바람직하다. 이 경우, 1개의 세라믹 그린시트 상에 신호용 내부 전극 및 접지용 내부 전극의 쌍방에 대응하는 도체 패턴을 형성하고, 적층형 관통 콘덴서 어레이를 제조할 수 있다. 그 때문에, 효율 좋게 제조하는 것이 가능해진다.
제 1 신호용 내부 전극 및 제 2 접지용 내부 전극이 사이에 개재하는 적어도 1층의 절연체층과, 제 2 신호용 내부 전극 및 제 1 접지용 내부 전극이 사이에 개재하는 적어도 1층의 절연체층과, 제 1 신호용 내부 전극 및 제 2 신호용 내부 전극이 사이에 개재하는 적어도 1층의 절연체층은 같은 것이 바람직하다. 이 경우, 제 1 및 제 2 신호용 내부 전극 및 제 1 및 제 2 접지용 내부 전극은 같은 절연체층을 사이에 개재하여 배치되기 때문에, 적층형 관통 콘덴서 어레이에 포함되는 콘덴서의 특성을 용이하게 제어할 수 있다.
적어도 2개의 제 1 신호용 단자 전극 중의 한쪽과 적어도 2개의 제 2 신호용 단자 전극 중의 한쪽과, 콘덴서 소체의 외측 표면 중 동일 측면에 배치되고, 적어도 2개의 제 1 신호용 단자 전극 중의 다른 쪽과 적어도 2개의 제 2 신호용 단자 전극 중의 다른 쪽과, 콘덴서 소체의 외측 표면 중 동일 측면에 배치되는 것이 바람직하다. 이 경우, 제 1 신호용 단자 전극과 제 2 신호용 단자 전극을 이극성(異極性)의 랜드 패턴 등에 접속함으로써, 제 1 신호용 내부 전극을 흐르는 전류의 방향과, 제 2 신호용 내부 전극을 흐르는 전류의 방향을 역방향으로 하는 것이 가능해진다. 이로써, 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
제 1 및 제 2 신호용 단자 전극은 각각 3개 이상이고, 제 1 신호용 내부 전극은 3개 이상의 제 1 신호용 단자 전극에 접속되고, 제 2 신호용 내부 전극은 3개 이상의 제 2 신호용 단자 전극에 접속되는 것이 바람직하다. 신호용 내부 전극을 유출입하는 전류의 경로가 늘어나기 때문에, 등가 직렬 인덕턴스는 보다 한층 저감된다.
본 발명에 의하면, 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능한 적층형 관통 콘덴서 어레이를 제공할 수 있다.
본 발명은 이후 주어진 상세한 설명 및 예시적으로만 주어지는 첨부 도면들로부터 더욱 상세히 이해될 것이고, 따라서 상세한 설명 및 첨부 도면들은 본 발명을 제한하는 것으로서 고려되지 않는다.
본 발명의 다른 적용 가능한 범위는 이후 주어지는 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 사상 및 범위 내의 다양한 변형들 및 변경들이 상세한 설명으로부터 당업자들에게 명백할 것이기 때문에, 상세한 설명 및 특정 예들은, 본 발명의 바람직한 실시예들을 나타내는 동안, 예시적으로만 주어짐을 이해해야 한다.
본 발명에 따라, 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능한 적층형 관통 콘덴서 어레이가 제공된다.
이하, 첨부 도면을 참조하여, 적합한 실시 형태에 관해서 상세하게 설명한다. 또, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복되는 설명은 생략한다.
(제 1 실시 형태)
도 1 및 도 2를 참조하여, 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA1)의 구성에 관해서 설명한다. 도 1은 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 사시도이다. 도 2는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도이다.
적층형 관통 콘덴서 어레이(CA1)는 도 1에 도시하는 바와 같이, 대략 직방체형상을 한 콘덴서 소체(L1)와, 콘덴서 소체(L1)의 외측 표면에 형성된 제 1 및 제 2 신호용 단자 전극(1A, 1B, 2A, 2B)과, 제 1 및 제 2 접지용 단자 전극(3, 4)을 구비한다. 콘덴서 소체(L1)는 서로 대향하고 또 대략 직방체의 주면에 대응하는 제 1 및 제 2 측면(L1a, L1b)과, 서로 대향하고 또 제 1 및 제 2 측면(L1a, L1b)의 단변 방향을 따라서 신장하는 제 3 및 제 4 측면(L1c, L1d)과, 서로 대향하고 또 제 1 및 제 2 측면(L1a, L1b)의 장변 방향을 따라서 신장하는 제 5 및 제 6 측면(L1e, L1f)을 포함하고 있다. 제 3 및 제 4 측면(L1c, L1d)과 제 5 및 제 6 측면(L1e, L1f)은 제 1 측면(L1a)과 제 2 측면(L1b)의 사이를 연결하도록 신장하고 있다.
콘덴서 소체(L1)의 제 5 측면(L1e)에는 제 1 신호용 단자 전극(1A) 및 제 2 신호용 단자 전극(2A)이 형성되어 있다. 제 1 신호용 단자 전극(1A) 및 제 2 신호용 단자 전극(2A)은 제 3 측면(L1c)으로부터 제 4 측면(L1d)을 향하는 방향에서, 제 1 신호용 단자 전극(1A), 제 2 신호용 단자 전극(2A)의 순으로 위치하고 있다. 콘덴서 소체(L1)의 제 6 측면(L1f)에는 제 1 신호용 단자 전극(1B) 및 제 2 신호용 단자 전극(2B))이 형성되어 있다. 제 1 신호용 단자 전극(1B) 및 제 2 신호용 단자 전극(2B))은 제 3 측면(L1c)으로부터 제 4 측면(L1d)을 향하는 방향에서, 제 1 신호용 단자 전극(1B), 제 2 신호용 단자 전극(2B))의 순으로 위치하고 있다.
제 1 신호용 단자 전극(1A, 1B)은 제 5 및 제 6 측면(L1e, L1f)의 대향 방향에서 서로 대향한다. 제 2 신호용 단자 전극(2A, 2B)은 제 5 및 제 6 측면(L1e, L1f)의 대향 방향에서 서로 대향한다.
콘덴서 소체(L1)의 제 3 측면(L1c)에는 제 2 접지용 단자 전극(4)이 형성되어 있다. 콘덴서 소체(L1)의 제 4 측면(L1d)에는 제 1 접지용 단자 전극(3)이 형성되어 있다. 제 1 및 제 2 접지용 단자 전극(3, 4)은 제 3 및 제 4 측면(L1c, L1d)의 대향 방향에서 서로 대향한다.
제 1 및 제 2 신호용 단자 전극(1A, 1B, 2A, 2B), 및 제 1 및 제 2 접지용 단자 전극(3, 4)은 예를 들면, 도전성 금속분말 및 글라스 플릿을 포함하는 도전성 페이스트를 콘덴서 소체(L1)의 외측 표면에 부여하여, 소결됨으로써 형성된다. 필요에 따라서, 소결된 전극의 위에 도금 층이 형성되는 경우도 있다.
콘덴서 소체(L1)는 적층된 복수(본 실시 형태에서는 3층)의 절연체층(10 내지 12)과, 제 1 신호용 내부 전극(20) 및 제 1 접지용 내부 전극(40)과, 제 2 신호용 내부 전극(30) 및 제 2 접지용 내부 전극(50)을 갖고 있다. 각 절연체층(10 내지 12)은 제 1 및 제 2 측면(L1a, L1b)과 평행한 방향으로 신장하고 있다. 콘덴서 소체(L1)에서는 제 1 측면(L1a)과 제 2 측면(L1b)이 대향하는 방향은 복수의 절연체층(10 내지 12)의 적층방향이 된다.
각 절연체층(10 내지 12)은 예를 들면 유전체 세라믹을 포함하는 세라믹 그린시트의 소결체로 구성된다. 실제의 적층형 관통 콘덴서 어레이(CA1)에서는 각 절연체층(10 내지 12)은 절연체층(10 내지 12)의 사이의 경계를 시인할 수 없을 정도로 일체화되어 있다. 각 내부 전극(20, 30, 40, 50)은 도전성 페이스트의 소결체로 구성된다.
제 1 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)은 복수의 절연체층(10 내지 12)중의 1층인 절연체층(11)을 사이에 개재하여 대향하는 부분을 각각 포함하도록 배치되어 있다. 제 2 신호용 내부 전극(30) 및 제 1 접지용 내부 전극(40)은 복수의 절연체층(10 내지 12)중의 1층인 절연체층(11)을 사이에 개재하여 대향하는 부분을 각각 포함하도록 배치되어 있다. 제 1 및 제 2 신호용 내부 전극(20, 30)은 복수의 절연체층(10 내지 12)중의 1층인 절연체층(11)을 사이에 개재하여 대향하는 부분을 각각 포함하도록 배치되어 있다.
제 1 신호용 내부 전극(20)은 도 2에 도시되는 바와 같이, 제 1 접지용 내부 전극(40)과 동일면 내에 배치되어 있다. 즉, 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 복수의 절연체층(10 내지 12)중 동일한 절연체층(11) 상에 배치되어 있다. 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 소정의 간격을 갖는 상태에서, 제 3 측면(L1c)과 제 2 측면(L1d)이 대향하는 방향으로 병치되어 있다. 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 전기적으로 절연되어 있다.
제 2 신호용 내부 전극(30)은 도 2에 도시되는 바와 같이, 제 2 접지용 내부 전극(50)과 동일면 내에 배치되어 있다. 즉, 제 2 신호용 내부 전극(20)과 제 2 접지용 내부 전극(50)은 복수의 절연체층(10 내지 12)중 동일한 절연체층(12) 상에 배치되어 있다. 제 2 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)은 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)이 그 위에 배치되어 있는 절연체층(11)과는 다른 절연체층(12) 상에 배치되어 있다. 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)은 소정의 간격을 갖는 상태에서, 제 3 측면(L1c)과 제 4 측면(L1d)이 대향하는 방향으로 병치되어 있다. 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)은 전기적으로 절연되어 있다.
제 1 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)이 사이에 개재하는 절연체층, 제 2 신호용 내부 전극(30) 및 제 1 접지용 내부 전극(40)이 사이에 개재하는 절연체층, 제 1 및 제 2 신호용 내부 전극(20, 30)이 사이에 개재하는 절연체층은 어느 것이나 절연체층(11)으로서, 같은 절연체층이다.
제 1 신호용 내부 전극(20)은 4변이 각각 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)과 평행한 사변형상의 주전극부(21)와, 주전극부(21)로부터 제 5 측면(L1e)을 향하도록 신장하는 인출부(22)와, 주전극부(21)로부터 제 6 측면(L1f)을 향하도록 신장하는 인출부(23)를 포함하고 있다. 제 1 신호용 내부 전극(20)은 제 5 측면(L1e)으로부터 제 6 측면(L1f)에 걸쳐 콘덴서 소체(L1)를 관통하고 있다.
주전극부(21)는 상기한 바와 같이 제 1 접지용 내부 전극(40)으로부터 소정의 간격을 갖고 있는 데다가, 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(22)는 제 5 측면(L1e)까지 끌려나오고, 제 1 신호용 단자 전극(1A)에 전기적 또한 물리적으로 접속되어 있다. 인출부(23)는 제 6 측면(L1f)까지 끌려나오고, 제 1 신호용 단자 전극(1B)에 전기적 또한 물리적으로 접속되어 있다. 이들에 의해, 제 1 신호용 내부 전극(20)은 제 1 신호용 단자 전극(1A, 1B)에 전기적으로 접속되게 된다.
제 1 접지용 내부 전극(40)은 4변이 각각 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)과 평행한 사변형상의 주전극부(41)와, 주전극부(41)로부터 제 4 측면(L1d)을 향하도록 신장하는 인출부(42)를 포함하고 있다.
주전극부(41)는 상기한 바와 같이 제 1 신호용 내부 전극(20)으로부터 소정의 간격을 갖고 있는 데다가, 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(42)는 제 4 측 면(L1d)까지 끌려나오고, 제 1 접지용 단자 전극(3)에 전기적 또한 물리적으로 접속되어 있다. 이로써, 제 1 접지용 내부 전극(40)은 제 1 접지용 단자 전극(3)에 전기적으로 접속되게 된다.
제 2 신호용 내부 전극(30)은 4변이 각각 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)과 평행한 사변형상의 주전극부(31)와, 주전극부(31)로부터 제 5 측면(L1e)을 향하도록 신장하는 인출부(32)와, 주전극부(31)로부터 제 6 측면(L1f)을 향하도록 신장하는 인출부(33)를 포함하고 있다. 제 2 신호용 내부 전극(30)은 제 5 측면(L1e)으로부터 제 6 측면(L1f)에 걸쳐 콘덴서 소체(L1)를 관통하고 있다.
주전극부(31)는 상기한 바와 같이 제 2 접지용 내부 전극(50)으로부터 소정의 간격을 갖고 있는 데다가, 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(32)는 제 5 측면(L1e)까지 끌려나오고, 제 2 신호용 단자 전극(2A)에 전기적 또한 물리적으로 접속되어 있다. 인출부(33)는 제 6 측면(L1f)까지 끌려나오고, 제 2 신호용 단자 전극(2B))에 전기적 또한 물리적으로 접속되어 있다. 이들에 의해, 제 2 신호용 내부 전극(30)은 제 2 신호용 단자 전극(2A, 2B)에 전기적으로 접속되게 된다.
제 2 접지용 내부 전극(50)은 4변이 각각 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)과 평행한 사변형상의 주전극부(51)와, 주전극부(51)로부터 제 3 측면(L1c)을 향하도록 신장하는 인출부(52)를 포함하고 있다.
주전극부(51)는 상기한 바와 같이 제 2 신호용 내부 전극(30)으로부터 소정 의 간격을 갖고 있는 데다가, 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(52)는 제 3 측면(L1c)까지 끌려나오고, 제 2 접지용 단자 전극(4)에 전기적 또한 물리적으로 접속되어 있다. 이로써, 제 2 접지용 내부 전극(50)은 제 2 접지용 단자 전극(4)에 전기적으로 접속되게 된다.
도 3을 참조하여, 콘덴서 소체(L1)가 갖는 내부 전극(20, 30, 40, 50)이 각각 서로 대향하는 부분을 갖는 것을 설명한다. 도 3은 콘덴서 소체(L1)가 갖는 내부 전극(20, 30, 40, 50)이 각각, 대향하는 부분을 갖는 것을 설명하기 위한 도면이다.
도 3에 도시되는 바와 같이, 제 1 신호용 내부 전극(20)의 주전극부(21)와 제 2 접지용 내부 전극(50)의 주전극부(51)는 절연체층(11)을 사이에 개재하여 대향하는 부분을 포함한다. 제 1 신호용 내부 전극(20)과 제 2 접지용 내부 전극(50)이 서로 대향하는 부분에 의해서, 제 1 콘덴서(C1)가 형성된다.
도 3에 도시되는 바와 같이, 제 2 신호용 내부 전극(30)의 주전극부(31)와 제 1 접지용 내부 전극(40)의 주전극부(41)는 절연체층(11)을 사이에 개재하여 대향하는 부분을 포함한다. 제 2 신호용 내부 전극(30)과 제 1 접지용 내부 전극(40)이 서로 대향하는 부분에 의해서, 제 2 콘덴서(C2)가 형성된다.
도 3에 도시되는 바와 같이, 제 1 신호용 내부 전극(20)의 주전극부(21)와 제 2 신호용 내부 전극(30)의 주전극부(31)는 절연체층(11)을 사이에 개재하여 대향하는 부분을 각각 포함한다. 제 1 및 제 2 신호용 내부 전극(20, 30)이 서로 대향하는 부분에 의해서, 제 3 콘덴서(C3)가 형성된다.
이렇게 하여, 적층형 관통 콘덴서 어레이(CA1)에는 도 4에 도시되는 바와 같이, 3개의 콘덴서(C1, C2, C3)가 형성된다. 도 4는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 등가 회로도이다.
도 5에, 적층형 관통 콘덴서 어레이(CA1)를 회로에 접속한 예를 도시한다. 도 5에 도시하는 예에서는 주배선(71, 72)으로부터 분기된 배선(73, 74)에 대하여 적층형 관통 콘덴서 어레이(CA1)를 접속하고 있다. 구체적으로는 제 1 신호용 단자 전극(1A, 1B)이 배선(73)에 접속되고, 제 2 신호용 단자 전극(2A, 2B)이 배선(74)에 접속된다. 제 1 및 제 2 접지용 단자 전극(3, 4)은 각각 접지된다.
주배선(71, 72)에는 각각, 전류(I1, I2)가 흐르고 있다. 분기한 배선(73, 74)에는 각각, 전류(I12, I22)가 흐르고 있다. 분기 후의 주배선(71, 72)에는 각각, 전류(I11, I21)가 흐르고 있다. 이 경우, 배선(71)과 배선(73)의 합류점에서, 주배선(71)으로부터 배선(73)에 역류하여 흐르는 전류(I13)도 존재한다. 한편, 배선(72)과 배선(74)의 합류점에서, 주배선(72)으로부터 배선(74)에 역류하여 흐르는 전류(I23)도 존재한다. 도 6에, 도 5에 도시되는 바와 같이 적층형 관통 콘덴서 어레이(CA1)를 회로에 접속한 경우의 등가 회로도를 도시한다. 이 접속예는 큰 전류를 흘리는 경우에 적합하다.
도 7에, 적층형 관통 콘덴서 어레이(CA1)를 회로에 접속한 별도의 예를 도시 한다. 도 7에 도시하는 예에서는 분기하지 않는 주배선(71, 72)에 대하여 적층형 관통 콘덴서 어레이(CA1)를 접속하고 있다. 구체적으로는 제 1 신호용 단자 전극(1A, 1B)이 배선(71)에 접속되고, 제 2 신호용 단자 전극(2A, 2B)이 배선(72)에 접속된다. 제 1 및 제 2 접지용 단자 전극(3, 4)은 각각 접지된다. 주배선(71, 72)에는 각각, 전류(I1, I2)가 흐르고 있다. 도 8에, 도 7에 도시되는 바와 같이 적층형 관통 콘덴서 어레이(CA1)를 회로에 접속한 경우의 등가 회로도를 도시한다.
적층형 관통 콘덴서 어레이(CA1)에는 제 1 신호용 내부 전극(20)과 제 2 접지용 내부 전극(50)이 대향함으로써 형성되는 제 1 콘덴서(C1) 및 제 2 신호용 내부 전극(30)과 제 1 접지용 내부 전극(40)이 대향함으로써 형성되는 제 2 콘덴서(C2)에 더하여, 제 1 및 제 2 신호용 내부 전극(20, 30)이 대향함으로써 형성되는 제 3 콘덴서도 갖는다. 신호용 내부 전극(20, 30)과 접지용 내부 전극(40, 50)에 의해서 형성되는 제 1 및 제 2 콘덴서(C1, C2)는 코몬 모드 노이즈를 제거하는 콘덴서로서 기능한다. 그 한편, 제 1 및 제 2 신호용 내부 전극(20, 30)에 의해서 형성되는 제 3 콘덴서(C3)는 디퍼렌셜 모드 노이즈를 제거하는 콘덴서로서 기능한다. 따라서, 적층형 관통 콘덴서 어레이(CA1)에서는 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능해진다.
또한, 제 1 및 제 2 신호용 내부 전극(20, 30)이 모두 관통하고 있기 때문에, 등가 직렬 인덕턴스(ESL)를 저감하는 것이 가능해진다.
또한, 적층형 관통 콘덴서 어레이(CA1)에서는 제 1 및 제 2 신호용 내부 전 극(20, 30)이 절연체층(11)을 끼워 대향하는 부분을 갖는다. 그 때문에, 종래의 콘덴서 어레이와 같이 제 1 및 제 2 신호용 내부 전극이 절연체층을 끼워 대향하지 않는 경우와 비교하여, 전류가 흐르는 경로가 증대한다. 이로써, 적층형 관통 콘덴서 어레이(CA1)에서는 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
특히, 적층형 관통 콘덴서 어레이(CA1)는 2종류의 접지용 내부 전극(40, 50)을 갖고, 각 접지용 내부 전극(40, 50)은 대응하는 신호용 내부 전극(20, 30)과 각각 대향하고 있다. 그 때문에, 적층형 관통 콘덴서 어레이(CA1)에서는 전류가 흐르는 경로가 한층 더 늘어나고, 등가 직렬 인덕턴스를 한층 더 저감하는 것이 가능해진다.
제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 동일한 절연체층(11) 상에 위치한다. 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)은 동일한 절연체층(12) 상에 위치한다. 그 때문에, 예를 들면 각 절연체층(10 내지 12)이 세라믹 그린시트의 소결체로 구성되는 경우, 동일한 세라믹 그린시트 상에 도전성 페이스트로 제 1 신호용 내부 전극(20) 및 제 1 접지용 내부 전극(40)을 형성하는 것, 및, 동일한 세라믹 그린시트 상에 도전성 페이스트로 제 2 신호용 내부 전극(30) 및 제 2 접지용 내부 전극(50)을 형성하는 것이 가능해진다. 즉, 4종류의 내부 전극(20, 30, 40, 50)을 갖는 콘덴서 소체(L1)를 제조하는 데에, 준비하는 도체 패턴이 부착된 세라믹 그린시트는 2종류로 좋다. 그 결과, 효율 좋게 제조하는 것이 가능해진다.
제 1 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)이 사이에 개재하는 절연체층과, 제 2 신호용 내부 전극(30) 및 제 1 접지용 내부 전극(40)이 사이에 개재하는 절연체층과, 제 1 신호용 내부 전극(20) 및 제 2 신호용 내부 전극(30)이 사이에 개재하는 절연체층은 동일한 절연체층(11)이다. 이 경우, 적층형 관통 콘덴서 어레이(CA1)에 포함되는 각 콘덴서(C1, C2, C3)를 구성하는 절연체층(11)은 동일하기 때문에, 콘덴서(C1, C2, C3)의 특성을 용이하게 제어할 수 있다.
제 1 신호용 단자 전극(1A)과 제 2 신호용 단자 전극(2A)이, 콘덴서 소체(L1)의 동일 측면인 제 5 측면(L1e)에 배치되어 있다. 제 1 신호용 단자 전극(1B)과 제 2 신호용 단자 전극(2B))이, 콘덴서 소체(L1)의 동일 측면인 제 6 측면(L1f)에 배치되어 있다. 그 때문에, 제 1 신호용 단자 전극(1A, 1B)과 제 2 신호용 단자 전극(2A, 2B)을 이극성의 랜드 패턴 등에 접속한 경우, 제 1 신호용 내부 전극(20)을 흐르는 전류의 방향과, 제 2 신호용 내부 전극(30)을 흐르는 전류의 방향이, 서로 반대 방향으로 된다. 또한, 제 1 신호용 내부 전극(20)과 제 2 신호용 내부 전극(30)은 절연체층(11)을 사이에 개재하여 대향한다. 그 때문에, 제 1 신호용 내부 전극(20)을 흐르는 전류에 의해서 얻어지는 자계와 제 2 신호용 내부 전극(30)을 흐르는 전류에 의해서 얻어지는 자계가 상쇄되고, 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
다음에, 도 9를 참조하여, 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA1)의 변형예의 구성에 관해서 설명한다. 도 9는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 변형예에 포함되는 콘덴서 소체(L1)의 분해 사시도이다. 도 9에 도시된 변형예에 따른 적층형 관통 콘덴서 어레이는 제 1 및 제 2 접지용 내부 전극이 일체로 형성되어 있는 점에서, 상술한 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA1)와 상위한다.
변형예에 따른 적층형 관통 콘덴서 어레이에 포함되는 콘덴서 소체(L1)는 적층된 복수(본 실시 형태에서는 4층)의 절연체층(10 내지 13)과, 제 1 신호용 내부 전극(20)과, 제 2 신호용 내부 전극(30)과, 일체로 형성된 제 1 및 제 2 접지용 내부 전극(40, 50)을 갖고 있다.
제 1 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)은 절연체층(11, 12)을 사이에 개재하여 대향하는 부분을 각각 포함한다. 제 2 신호용 내부 전극(30) 및 제 1 접지용 내부 전극(40)은 절연체층(12)을 사이에 개재하여 대향하는 부분을 각각 포함한다. 제 1 및 제 2 신호용 내부 전극(20, 30)은 절연체층(11)을 사이에 개재하여 대향하는 부분을 각각 포함한다.
일체로 형성된 제 1 및 제 2 접지용 내부 전극(40, 50)에서는 각 접지용 내부 전극(40, 50)의 주전극부(41, 51)가 일체가 되고, 4변이 각각 제 3 및 제 4 측면(L1c, L1d), 및 제 5 및 제 6 측면(L1e, L1f)과 평행한 사변형상을 나타낸다. 일체로 형성된 제 1 및 제 2 접지용 내부 전극(40, 50)은 제 3 측면(L1c)으로부터 제 4 측면(L1d)에 걸쳐 콘덴서 소체(L1)를 관통하고 있다.
(제 2 실시 형태)
도 10 및 도 11을 참조하여, 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA2)의 구성에 관해서 설명한다. 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA2)는 각 신호용 단자 전극의 수의 점에서, 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA1)와 상위한다. 도 10은 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이의 사시도이다. 도 11은 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도이다.
적층형 관통 콘덴서 어레이(CA2)는 도 10에 도시하는 바와 같이, 콘덴서 소체(L2)와, 콘덴서 소체(L2)의 외측 표면에 형성된 제 1 및 제 2 신호용 단자 전극(1A 내지 1D, 2A 내지 2D) 및 제 1 및 제 2 접지용 단자 전극(3, 4)을 구비한다.
콘덴서 소체(L2)는 서로 대향하고 또 대략 직방체의 주면에 대응하는 제 1 및 제 2 측면(L2A, L2b)과, 서로 대향하고 또 제 1 및 제 2 측면(L2A, L2b)의 단변 방향을 따라서 신장하는 제 3 및 제 4 측면(L2c, L2d)과, 서로 대향하고 또 제 1 및 제 2 측면(L2A, L2b)의 장변 방향을 따라서 신장하는 제 5 및 제 6 측면(L2e, L2f)을 포함하고 있다.
콘덴서 소체(L2)의 제 5 측면(L2e)에는 제 1 신호용 단자 전극(1A, 1B) 및 제 2 신호용 단자 전극(2A, 2B)이 형성되어 있다. 제 1 신호용 단자 전극(1A, 1B) 및 제 2 신호용 단자 전극(2A, 2B)은 제 3 측면(L2c)으로부터 제 4 측면(L2d)을 향하는 방향에서, 제 2 신호용 단자 전극(2A), 제 1 신호용 단자 전극(1A), 제 2 신호용 단자 전극(2B), 제 1 신호용 단자 전극(1B)의 순으로 위치하고 있다.
콘덴서 소체(L2)의 제 6 측면(L2f)에는 제 1 신호용 단자 전극(1C, 1D) 및 제 2 신호용 단자 전극(2C, 2D)이 형성되어 있다. 제 1 신호용 단자 전극(1C, 1D) 및 제 2 신호용 단자 전극(2C, 2D)은 제 3 측면(L2c)으로부터 제 4 측면(L2d)을 향하는 방향에서, 제 2 신호용 단자 전극(2C), 제 1 신호용 단자 전극(1C), 제 2 신 호용 단자 전극(2D), 제 1 신호용 단자 전극(1D)의 순으로 위치하고 있다.
제 1 신호용 단자 전극(1A, 1C)은 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서 서로 대향한다. 제 1 신호용 단자 전극(1B, 1D)은 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서 서로 대향한다. 제 2 신호용 단자 전극(2A, 2C)은 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서 서로 대향한다. 제 2 신호용 단자 전극(2B, 2D)은 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서 서로 대향한다.
제 1 및 제 2 신호용 단자 전극(1C, 1D, 2C, 2D)은 제 1 및 제 2 신호용 단자 전극(1A, 1B, 2A, 2B), 및 제 1 및 제 2 접지용 단자 전극(3, 4)과 동일하게, 예를 들면, 도전성 금속분말 및 글라스 플릿을 포함하는 도전성 페이스트를 콘덴서 소체(L2)의 외측 표면에 부여하여, 소결함으로써 형성된다. 필요에 따라서, 소결된 전극의 위에 도금 층이 형성되는 경우도 있다.
콘덴서 소체(L2)는 도 2에 도시되는 바와 같이, 적층된 복수(본 실시 형태에서는 3층)의 절연체층(10 내지 12)과, 제 1 신호용 내부 전극(20) 및 제 1 접지용 내부 전극(40)과, 제 2 신호용 내부 전극(30) 및 제 2 접지용 내부 전극(50)을 갖고 있다.
제 1 신호용 내부 전극(20)은 4변이 각각 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)과 평행한 대략 사변형상의 주전극부(21)와, 주전극부(21)로부터 제 5 측면(L2e)을 향하도록 신장하는 인출부(22, 23)와, 주전극부(21)로부터 제 6 측면(L2f)을 향하도록 신장하는 인출부(24, 25)를 포함하고 있다. 제 1 신호용 내부 전극(20)은 제 5 측면(L2e)으로부터 제 6 측면(L2f)에 걸쳐 콘덴서 소체(L2)를 관통하고 있다.
주전극부(21)의 제 4 측면(L2d)에 평행한 변의 일부에는 제 3 측면(L2c)측을 향하여 움푹 패는 오목부(26)가 형성되어 있다. 인출부(22)는 제 5 측면(L2e)까지 끌려나오고, 제 1 신호용 단자 전극(1A)에 전기적 또한 물리적으로 접속되어 있다. 인출부(23)는 제 5 측면(L2e)까지 끌려나오고, 제 1 신호용 단자 전극(1B)에 전기적 또한 물리적으로 접속되어 있다. 인출부(24)는 제 6 측면(L2f)까지 끌려나오고, 제 1 신호용 단자 전극(1C)에 전기적 또한 물리적으로 접속되어 있다. 인출부(25)는 제 6 측면(L2f)까지 끌려나오고, 제 1 신호용 단자 전극(1D)에 전기적 또한 물리적으로 접속되어 있다. 이들에 의해, 제 1 신호용 내부 전극(20)은 제 1 신호용 단자 전극(1A 내지 1D)에 전기적으로 접속되게 된다.
제 1 접지용 내부 전극(40)은 4변이 각각 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)과 평행한 사변형상의 주전극부(41)와, 주전극부(41)로부터 제 4 측면(L2d)을 향하도록 신장하는 인출부(42)를 포함하고 있다.
주전극부(41)는 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(42)는 주전극부(41)와 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서의 폭이 같다. 따라서, 주전극부(41)와 인출부(42)는 일체로 되어 사변형상을 나타낸다. 인출부(42)는 제 4 측면(L2d)까지 끌려나오고, 제 1 접지용 단자 전극(3)에 전기적 또한 물리적으로 접속되어 있다. 이로써, 제 1 접지용 내부 전극(40)은 제 1 접지용 단자 전극(3)에 전기적으로 접속되게 된다.
제 2 신호용 내부 전극(30)은 4변이 각각 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)과 평행한 대략 사변형상의 주전극부(31)와, 주전극부(31)로부터 제 5 측면(L2e)을 향하도록 신장하는 인출부(32, 33)와, 주전극부(31)로부터 제 6 측면(L2f)을 향하도록 신장하는 인출부(34, 35)를 포함하고 있다. 제 2 신호용 내부 전극(30)은 제 5 측면(L2e)으로부터 제 6 측면(L2f)에 걸쳐 콘덴서 소체(L2)를 관통하고 있다.
주전극부(31)의 제 3 측면(L2c)에 평행한 변의 일부에는 제 4 측면(L2d)측을 향하여 움푹 패는 오목부(36)가 형성되어 있다. 인출부(32)는 제 5 측면(L2e)까지 끌려나오고, 제 2 신호용 단자 전극(2A)에 전기적 또한 물리적으로 접속되어 있다. 인출부(33)는 제 5 측면(L2e)까지 끌려나오고, 제 2 신호용 단자 전극(2B))에 전기적 또한 물리적으로 접속되어 있다. 인출부(34)는 제 6 측면(L2f)까지 끌려나오고, 제 2 신호용 단자 전극(2C)에 전기적 또한 물리적으로 접속되어 있다. 인출부(35)는 제 6 측면(L2f)까지 끌려나오고, 제 2 신호용 단자 전극(2D)에 전기적 또한 물리적으로 접속되어 있다. 이들에 의해, 제 2 신호용 내부 전극(30)은 제 2 신호용 단자 전극(2A 내지 2D)에 전기적으로 접속되게 된다.
제 2 접지용 내부 전극(50)은 4변이 각각 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)과 평행한 사변형상의 주전극부(51)와, 주전극부(51)로부터 제 4 측면(L2d)을 향하도록 신장하는 인출부(52)를 포함하고 있다.
주전극부(51)는 제 3 및 제 4 측면(L2c, L2d), 및 제 5 및 제 6 측면(L2e, L2f)의 어느 것으로부터도 소정의 간격을 갖는다. 인출부(52)는 주전극부(51)와 제 5 및 제 6 측면(L2e, L2f)의 대향 방향에서의 폭이 같다. 따라서, 주전극부(51)와 인출부(52)는 일체가 되어 사변형상을 나타낸다. 인출부(52)는 제 3 측면(L2c)까지 끌려나오고, 제 2 접지용 단자 전극(4)에 전기적 또한 물리적으로 접속되어 있다. 이로써, 제 2 접지용 내부 전극(50)은 제 2 접지용 단자 전극(4)에 전기적으로 접속되게 된다.
제 1 접지용 내부 전극(40)은 주전극부(41)가 제 1 신호용 내부 전극(20)의 제 4 측면(L2d)측의 근처에 형성된 오목부(26)의 내측에 위치하도록 배치된다. 제 2 접지용 내부 전극(50)은 주전극부(51)가 제 2 신호용 내부 전극(30)의 제 3 측면(L2c)측의 근처에 형성된 오목부(36)의 내측에 위치하도록 배치된다.
도 12를 참조하여, 콘덴서 소체(L2)가 갖는 내부 전극(20, 30, 40, 50)이 각각 서로 대향하는 부분을 갖는 것을 설명한다. 도 12는 콘덴서 소체(L2)가 갖는 내부 전극(20, 30, 40, 50)이 각각, 대향하는 부분을 갖는 것을 설명하기 위한 도면이다.
도 12에 도시되는 바와 같이, 제 1 신호용 내부 전극(20)과 제 2 접지용 내부 전극(50)이 서로 대향하는 부분에 의해서, 제 1 콘덴서(C1)가 형성된다. 제 2 신호용 내부 전극(30)과 제 1 접지용 내부 전극(40)이 서로 대향하는 부분에 의해서, 제 2 콘덴서(C2)가 형성된다. 제 1 및 제 2 신호용 내부 전극(20, 30)이 서로 대향하는 부분에 의해서, 제 3 콘덴서(C3)가 형성된다. 이렇게 하여, 적층형 관통 콘덴서 어레이(CA2)에는 도 12에 도시되는 바와 같이, 3개의 콘덴서(C1, C2, C3)가 형성된다.
이상과 같이, 본 제 2 실시 형태에 따르면, 상술한 제 1 실시 형태와 동일하게, 적층형 관통 콘덴서 어레이(CA2)에 있어서, 각 신호용 내부 전극(20, 30)과 대응하는 접지용 내부 전극(40, 50)이 대향함으로써 형성되는 제 1 및 제 2 콘덴서 (C1, C2)에 더하여, 신호용 내부 전극(20, 30)이 대향함으로써 형성되는 제 3 콘덴서도 갖는다. 제 1 및 제 2 콘덴서(C1, C2)는 코몬 모드 노이즈를 제거하는 콘덴서로서 기능한다. 그 한편, 제 3 콘덴서(C3)는 디퍼렌셜 모드 노이즈를 제거하는 콘덴서로서 기능한다. 따라서, 적층형 관통 콘덴서 어레이(CA2)에서는 코몬 모드 노이즈 및 디퍼렌셜 모드 노이즈의 쌍방을 제거하는 것이 가능해진다.
또한, 제 1 및 제 2 신호용 내부 전극(20, 30)이 어느 것이나 관통하고 있기 때문에, 등가 직렬 인덕턴스(ESL)를 저감하는 것이 가능해진다.
또한, 적층형 관통 콘덴서 어레이(CA2)에서는 제 1 및 제 2 신호용 내부 전극(20, 30)이 절연체층(11)을 끼워 대향하는 부분을 갖는다. 그 때문에, 종래와 비교하여, 전류가 흐르는 경로가 증대한다. 이로써, 적층형 관통 콘덴서 어레이(CA2)에서는 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
특히, 적층형 관통 콘덴서 어레이(CA2)는 2종류의 접지용 내부 전극(40, 50)을 갖고, 각 접지용 내부 전극(40, 50)은 대응하는 신호용 내부 전극(20, 30)과 각각 대향하고 있다. 그 때문에, 적층형 관통 콘덴서 어레이(CA2)에서는 전류가 흐르는 경로가 한층 더 늘어나고, 등가 직렬 인덕턴스를 한층 더 저감하는 것이 가능해진다.
제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 동일한 2개의 절 연체층(10, 11)의 사이에 위치한다. 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)은 동일한 2개의 절연체층(11, 12)의 사이에 위치한다. 그 때문에, 효율 좋게 제조하는 것이 가능해진다.
제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)은 동일한 절연체층(11) 상에 위치한다. 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)은 동일한 절연체층(12) 상에 위치한다. 그 때문에, 상술한 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이(CA1)와 마찬가지로 효율 좋게 제조하는 것이 가능해진다.
제 1 신호용 내부 전극(20) 및 제 2 접지용 내부 전극(50)이 사이에 개재하는 절연체층과, 제 2 신호용 내부 전극(30) 및 제 1 접지용 내부 전극(40)이 사이에 개재하는 절연체층과, 제 1 신호용 내부 전극(20) 및 제 2 신호용 내부 전극(30)이 사이에 개재하는 절연체층은 같은 절연체층(11)이다. 이 경우, 적층형 관통 콘덴서 어레이(CA2)에 포함되는 각 콘덴서(C1, C2, C3)의 특성을 용이하게 제어할 수 있다.
제 1 신호용 단자 전극(1A, 1B)과 제 2 신호용 단자 전극(2A, 2B)이, 콘덴서 소체(L2)의 동일 측면인 제 5 측면(L2e)에 배치되어 있다. 제 1 신호용 단자 전극(1C, 1D)과 제 2 신호용 단자 전극(2C, 2D)이, 콘덴서 소체(L2)의 동일 측면인 제 6 측면(L2f)에 배치되어 있다. 그 때문에, 제 1 신호용 단자 전극(1A, 1B)과제 2 신호용 단자 전극(2A, 2B)을 이극성의 랜드 패턴 등에 접속한 경우, 제 1 신호용 내부 전극(20)을 흐르는 전류의 방향과, 제 2 신호용 내부 전극(30)을 흐르는 전류의 방향이, 서로 반대 방향으로 된다. 또한, 제 1 신호용 내부 전극(20)과 제 2 신호용 내부 전극(30)은 절연체층(11)을 사이에 개재하여 대향한다. 그 때문에, 등가 직렬 인덕턴스를 저감하는 것이 가능해진다.
제 1 및 제 2 신호용 단자 전극(1A 내지 1D, 2A 내지 2D)은 각각, 4개이다. 또한, 각 신호용 내부 전극(20, 30)이 포함하는 인출부(22 내지 25, 32 내 지 35)는 4개이다. 이로써, 신호용 내부 전극(20, 30)을 유출입하는 전류의 경로가 늘어나기 때문에, 적층형 관통 콘덴서 어레이(CA2)에서는 등가 직렬 인덕턴스가 보다 한층 저감된다.
이상, 본 발명의 적합한 실시 형태에 관해서 설명하였지만, 본 발명은 반드시 상술한 실시 형태 및 변형예에 한정되지 않으며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
상술한 실시 형태에서는 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)이 동일한 절연체층 상에 배치되어 있지만, 이것에 한정되지 않는다. 예를 들면, 제 1 신호용 내부 전극(20)과 제 1 접지용 내부 전극(40)이 다른 절연체층 상, 즉 절연체층(10 내지 12)의 적층방향에서의 다른 위치에 배치되어 있어도 좋다. 또한, 상술한 실시 형태에서는 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)이 동일한 절연체층(12) 상에 배치되어 있지만, 이것에 한정되지 않는다. 예를 들면, 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)이 다른 절연체층 상, 즉 절연체층(10 내지 12)의 적층방향에서의 다른 위치에 배치되어 있어도 좋다.
절연체층(10 내지 12)의 적층 수, 및, 내부 전극(20, 30, 40, 50)이 배치되 게 되는 층의 수는 상술한 실시 형태에 기재된 수에 한정되지 않는다. 또한, 내부 전극(20, 30, 40, 50)의 형상은 상기 실시 형태 및 변형예에 기재된 형상에 한정되지 않는다.
또한, 제 1 신호용 내부 전극(20)과 제 2 접지용 내부 전극(50)의 사이에 개재되는 절연체층의 수는 상술한 실시 형태에 기재된 수에 한정되지 않고, 예를 들면 2개 이상이어도 좋다. 또한, 제 2 신호용 내부 전극(30)과 제 2 접지용 내부 전극(50)의 사이에 개재되는 절연체층의 수는 상술한 실시 형태에 기재된 수에 한정되지 않고, 예를 들면 2개 이상이어도 좋다. 또한, 제 1 및 제 2 신호용 내부 전극(20, 30)의 사이에 개재되는 절연체층의 수는 상술한 실시 형태에 기재된 수에 한정되지 않고, 예를 들면 2개 이상이어도 좋다.
신호용 단자 전극(1A 내지 1D, 2A 내지 2D), 및 접지용 단자 전극(3, 4)은 상술한 실시 형태에 기재된 수에 한정되지 않는다. 예를 들면, 제 1 및 제 2 신호용 단자 전극은 각각 2개 이상이면 좋다.
상술한 실시 형태에서는 제 1 및 제 2 신호용 단자 전극이 콘덴서 소체의 동일 측면에 배치되어 있지만, 단자 전극(1A 내지 1D, 2A 내지 2D, 3, 4)의 배치는 상술한 실시 형태에 기재된 배치에 한정되지 않고, 콘덴서 소체의 외측 표면에 배치되어 있으면 좋다. 따라서, 예를 들면 제 1 및 제 2 신호용 단자 전극은 반드시 동일 측면에 배치되어 있지 않아도 좋다.
그러므로, 본 발명은 많은 방법들로 변경될 수 있음이 명백할 것이다. 그러한 변경들은 본 발명의 사상 및 범위를 벗어나지 말아야 하고, 본 기술 분야의 당 업자에게 명백한 모든 그러한 변경들은 다음의 청구항들의 범위 내에 포함되도록 의도된다.
도 1은 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 사시도.
도 2는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도.
도 3은 콘덴서 소체가 갖는 내부 전극이 각각, 대향하는 부분을 갖는 것을 설명하기 위한 도면.
도 4는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 등가 회로도.
도 5는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이를 회로에 접속한 예를 도시하는 도면.
도 6은 적층형 관통 콘덴서 어레이를 도 5와 같이 회로에 접속한 경우의 등가 회로도.
도 7은 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이를 회로에 접속한 예를 도시하는 도면.
도 8은 적층형 관통 콘덴서 어레이를 도 7과 같이 회로에 접속한 경우의 등가 회로도.
도 9는 제 1 실시 형태에 따른 적층형 관통 콘덴서 어레이의 변형예에 포함되는 콘덴서 소체의 분해 사시도.
도 10은 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이의 사시도.
도 11은 제 2 실시 형태에 따른 적층형 관통 콘덴서 어레이에 포함되는 콘덴서 소체의 분해 사시도.
도 12는 콘덴서 소체가 갖는 내부 전극이 각각, 대향하는 부분을 갖는 것을 설명하기 위한 도면.

Claims (5)

  1. 삭제
  2. 적층형 관통 콘덴서 어레이에 있어서,
    콘덴서 소체와,
    상기 콘덴서 소체의 외측 표면에 배치된 적어도 2개의 제 1 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 2개의 제 2 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 1 접지용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 2 접지용 단자 전극을 구비하고,
    상기 콘덴서 소체는 적층된 복수의 절연체층과, 제 1 및 제 2 신호용 내부 전극과, 제 1 및 제 2 접지용 내부 전극을 갖고,
    상기 제 1 신호용 내부 전극은 상기 적어도 2개의 제 1 신호용 단자 전극에 접속되고,
    상기 제 2 신호용 내부 전극은 상기 적어도 2개의 제 2 신호용 단자 전극에 접속되고,
    상기 제 1 접지용 내부 전극은 상기 적어도 1개의 제 1 접지용 단자 전극에 접속되고,
    상기 제 2 접지용 내부 전극은 상기 적어도 1개의 제 2 접지용 단자 전극에 접속되고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향(對向)하는 부분을 각각 포함하고,
    상기 제 2 신호용 내부 전극 및 상기 제 1 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 신호용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 제 1 신호용 내부 전극 및 상기 제 1 접지용 내부 전극은 상기 복수의 절연체층 중 동일한 절연체층 상에 배치되고,
    상기 제 2 신호용 내부 전극 및 상기 제 2 접지용 내부 전극은 상기 복수의 절연체층 중 동일한 절연체층 상에 배치되고,
    상기 제 1 신호용 내부 전극 및 상기 제 1 접지용 내부 전극이 그 위에 배치되는 상기 동일한 절연체층과, 상기 제 2 신호용 내부 전극 및 상기 제 2 접지용 내부 전극이 그 위에 배치되는 상기 동일한 절연체층은 다른 절연체층인 것을 특징으로 하는, 적층형 관통 콘덴서 어레이.
  3. 적층형 관통 콘덴서 어레이에 있어서,
    콘덴서 소체와,
    상기 콘덴서 소체의 외측 표면에 배치된 적어도 2개의 제 1 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 2개의 제 2 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 1 접지용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 2 접지용 단자 전극을 구비하고,
    상기 콘덴서 소체는 적층된 복수의 절연체층과, 제 1 및 제 2 신호용 내부 전극과, 제 1 및 제 2 접지용 내부 전극을 갖고,
    상기 제 1 신호용 내부 전극은 상기 적어도 2개의 제 1 신호용 단자 전극에 접속되고,
    상기 제 2 신호용 내부 전극은 상기 적어도 2개의 제 2 신호용 단자 전극에 접속되고,
    상기 제 1 접지용 내부 전극은 상기 적어도 1개의 제 1 접지용 단자 전극에 접속되고,
    상기 제 2 접지용 내부 전극은 상기 적어도 1개의 제 2 접지용 단자 전극에 접속되고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향(對向)하는 부분을 각각 포함하고,
    상기 제 2 신호용 내부 전극 및 상기 제 1 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 신호용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 접지용 내부 전극이 사이에 개재하는 상기 적어도 1층의 절연체층과, 상기 제 2 신호용 내부 전극 및 상기 제 1 접지용 내부 전극이 사이에 개재하는 상기 적어도 1층의 절연체층과, 상기 제 1 신호용 내부 전극 및 상기 제 2 신호용 내부 전극이 사이에 개재하는 상기 적어도 1층의 절연체층은, 동일한 절연체층인 것을 특징으로 하는, 적층형 관통 콘덴서 어레이.
  4. 적층형 관통 콘덴서 어레이에 있어서,
    콘덴서 소체와,
    상기 콘덴서 소체의 외측 표면에 배치된 적어도 2개의 제 1 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 2개의 제 2 신호용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 1 접지용 단자 전극과,
    상기 콘덴서 소체의 상기 외측 표면에 배치된 적어도 1개의 제 2 접지용 단자 전극을 구비하고,
    상기 콘덴서 소체는 적층된 복수의 절연체층과, 제 1 및 제 2 신호용 내부 전극과, 제 1 및 제 2 접지용 내부 전극을 갖고,
    상기 제 1 신호용 내부 전극은 상기 적어도 2개의 제 1 신호용 단자 전극에 접속되고,
    상기 제 2 신호용 내부 전극은 상기 적어도 2개의 제 2 신호용 단자 전극에 접속되고,
    상기 제 1 접지용 내부 전극은 상기 적어도 1개의 제 1 접지용 단자 전극에 접속되고,
    상기 제 2 접지용 내부 전극은 상기 적어도 1개의 제 2 접지용 단자 전극에 접속되고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향(對向)하는 부분을 각각 포함하고,
    상기 제 2 신호용 내부 전극 및 상기 제 1 접지용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 제 1 신호용 내부 전극 및 상기 제 2 신호용 내부 전극은 상기 복수의 절연체층 중 적어도 1층의 절연체층을 사이에 개재하여 대향하는 부분을 각각 포함하고,
    상기 적어도 2개의 제 1 신호용 단자 전극 중의 한쪽과 상기 적어도 2개의 제 2 신호용 단자 전극 중의 한쪽이 상기 콘덴서 소체의 상기 외측 표면 중 동일 측면에 배치되고,
    상기 적어도 2개의 제 1 신호용 단자 전극 중의 다른 쪽과 상기 적어도 2개의 제 2 신호용 단자 전극 중의 다른 쪽이 상기 콘덴서 소체의 상기 외측 표면 중 동일 측면에 배치되는 것을 특징으로 하는, 적층형 관통 콘덴서 어레이.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 신호용 단자 전극은 각각 3개 이상이고,
    상기 제 1 신호용 내부 전극은 상기 3개 이상의 제 1 신호용 단자 전극에 접속되고,
    상기 제 2 신호용 내부 전극은 상기 3개 이상의 제 2 신호용 단자 전극에 접속되는 것을 특징으로 하는, 적층형 관통 콘덴서 어레이.
KR1020070084190A 2006-08-21 2007-08-21 적층형 관통 콘덴서 어레이 KR100910934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006224547A JP4293561B2 (ja) 2006-08-21 2006-08-21 積層型貫通コンデンサアレイの実装構造
JPJP-P-2006-00224547 2006-08-21

Publications (2)

Publication Number Publication Date
KR20080017288A KR20080017288A (ko) 2008-02-26
KR100910934B1 true KR100910934B1 (ko) 2009-08-06

Family

ID=39101162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084190A KR100910934B1 (ko) 2006-08-21 2007-08-21 적층형 관통 콘덴서 어레이

Country Status (4)

Country Link
US (2) US7619871B2 (ko)
JP (1) JP4293561B2 (ko)
KR (1) KR100910934B1 (ko)
CN (1) CN101131895B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492690B2 (ja) * 2007-12-07 2010-06-30 Tdk株式会社 貫通コンデンサの実装構造
JP5042892B2 (ja) * 2008-03-14 2012-10-03 Tdk株式会社 貫通コンデンサ
JP5029662B2 (ja) * 2009-08-25 2012-09-19 Tdk株式会社 コンデンサアレイの実装方法
US9672986B2 (en) * 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
JP6363444B2 (ja) * 2014-09-17 2018-07-25 京セラ株式会社 積層型コンデンサ
CN104485189A (zh) * 2014-12-09 2015-04-01 深圳顺络电子股份有限公司 一种贴片式压敏电阻器模组
US10998132B1 (en) * 2019-10-16 2021-05-04 Infineon Technologies Ag Capacitor and electronics module assembly with low-inductance connection features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012490A (ja) * 1996-06-20 1998-01-16 Murata Mfg Co Ltd 貫通型積層コンデンサアレイ
KR20060055384A (ko) * 2004-11-18 2006-05-23 티디케이가부시기가이샤 적층형 콘덴서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156905A (ja) 1989-11-14 1991-07-04 Mitsubishi Electric Corp 積層形コンデンサを用いた電子部品
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3470566B2 (ja) 1997-09-19 2003-11-25 株式会社村田製作所 積層型電子部品
JP3833145B2 (ja) * 2002-06-11 2006-10-11 Tdk株式会社 積層貫通型コンデンサ
JP2006013383A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4837275B2 (ja) 2004-11-18 2011-12-14 Tdk株式会社 積層型コンデンサの実装構造
JP4230469B2 (ja) 2005-03-31 2009-02-25 Tdk株式会社 積層コンデンサ
JP4637674B2 (ja) * 2005-07-26 2011-02-23 京セラ株式会社 積層コンデンサ
JP4276649B2 (ja) * 2005-09-27 2009-06-10 Tdk株式会社 貫通型積層コンデンサアレイ及び貫通型積層コンデンサアレイの実装構造
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4462194B2 (ja) * 2006-01-17 2010-05-12 Tdk株式会社 積層型貫通コンデンサアレイ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012490A (ja) * 1996-06-20 1998-01-16 Murata Mfg Co Ltd 貫通型積層コンデンサアレイ
KR20060055384A (ko) * 2004-11-18 2006-05-23 티디케이가부시기가이샤 적층형 콘덴서

Also Published As

Publication number Publication date
KR20080017288A (ko) 2008-02-26
JP4293561B2 (ja) 2009-07-08
CN101131895B (zh) 2011-01-05
US20080043401A1 (en) 2008-02-21
US20090161289A1 (en) 2009-06-25
CN101131895A (zh) 2008-02-27
US7619871B2 (en) 2009-11-17
JP2008047833A (ja) 2008-02-28
US7724497B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
KR100910934B1 (ko) 적층형 관통 콘덴서 어레이
KR100870631B1 (ko) 노이즈 필터 및 노이즈 필터의 실장 구조
KR100936902B1 (ko) 적층형 관통 콘덴서 어레이
TWI413140B (zh) Laminated capacitor and laminated capacitor installation structure
US10340070B2 (en) Multilayer common mode filter
US8233262B2 (en) Multilayer capacitor array mounting structure
KR100962421B1 (ko) 관통형 적층 콘덴서
KR101046542B1 (ko) 관통형 적층 콘덴서 어레이
KR101309499B1 (ko) 관통형 적층 콘덴서
JP5870674B2 (ja) 積層コンデンサアレイ
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
KR101339693B1 (ko) 관통형 적층 콘덴서
US7652869B2 (en) Multilayer capacitor
JP5708245B2 (ja) 貫通型積層コンデンサ
US8310806B2 (en) Multilayer capacitor having high ESR
CN108023152B (zh) 定向耦合器
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
JP2009033044A (ja) 貫通型積層コンデンサ
KR101026646B1 (ko) 관통형 적층 콘덴서 어레이
JP2018098701A (ja) 平衡不平衡変換器
JP6662234B2 (ja) 積層コンデンサ
JP2019165143A (ja) 積層コンデンサ、電子部品装置及び積層コンデンサの実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 10