TWI413140B - Laminated capacitor and laminated capacitor installation structure - Google Patents
Laminated capacitor and laminated capacitor installation structure Download PDFInfo
- Publication number
- TWI413140B TWI413140B TW098103724A TW98103724A TWI413140B TW I413140 B TWI413140 B TW I413140B TW 098103724 A TW098103724 A TW 098103724A TW 98103724 A TW98103724 A TW 98103724A TW I413140 B TWI413140 B TW I413140B
- Authority
- TW
- Taiwan
- Prior art keywords
- lead conductor
- conductor
- internal electrode
- electrode
- width
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000009434 installation Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 215
- 239000000758 substrate Substances 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 29
- 239000002131 composite material Substances 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 235000000365 Oenanthe javanica Nutrition 0.000 description 2
- 240000008881 Oenanthe javanica Species 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本發明係關於一種積層電容器及積層電容器之安裝構造。
先前,具有一種積層電容器,其包含由電介質層與內部電極交替積層所形成之積層體、及形成於積層體之側面且相互電絕緣之外部電極與端子導體。
作為上述積層電容器,例如有日本專利特開2003-168621號公報中所記載之積層電容器。該積層電容器具有4種內部電極。其中之2種內部電極具有形成靜電容量之電極部、及連接於該電極部與端子導體之引出導體。另外,其他的2種內部電極具有連接於端子電極之引出導體、及連接於外部電極之引出導體。
上述積層電容器例如被用作IC(Integrated Circuit,積體電路)中之去藕電容器。在IC向著高速化‧低電壓化而發展之當今,要求實現積層電容器中之ESR(Equivalent Seris Resistance,等價串聯電阻)之提高與ESL(Equivalent Seris Inductance,等價串聯電感)之降低該兩個方面。
於上述日本專利特開2003-168621號公報中記載之積層電容器中,由於後者之2種內部電極之引出導體與內部電極等寬,因此從提高ESR之觀點出發,仍有改善之餘地。然而,若單純地縮小引出導體之寬度,則在藉由滾筒研磨等來研磨積層體時,引出導體不會露出於積層體之表面、所謂的容易產生開路不良。若產生開路不良,則無法獲得內部電極與外部電極之導通,從而影響產品之良率。
本發明係為解決上述問題而完成,其目的在於提供一種可實現ESR之提高及ESL之降低、且可抑制產生開路不良之積層電容器、以及積層電容器之安裝構造。
為解決上述問題,本發明之積層電容器具備:積層體,其係由複數個內部電極介在於電介質層之間而積層所得;第1外部電極與第2外部電極,其等分別形成於積層體之一端面及另一端面上;及第1端子導體與第2端子導體,其等以互相對向之方式分別形成於積層體之與各個端面交叉之側面上;積層體含有:靜電容量部,其係由連接於第1極性之第1內部電極、與連接於第2極性之第2內部電極夾持至少一層電介質層而交替配置所形成;及ESR控制部,其係含有配置於靜電容量部之積層方向之一側並連接於第1極性之第3內部電極、與配置於靜電容量部之積層方向之另一側並連接於第2極性之第4內部電極所構成;於靜電容量部中,第1內部電極經由第1引出導體而僅連接於第1端子導體;第2內部電極經由第2引出導體而僅連接於第2端子導體;於ESR控制部中,第3內部電極經由第3引出導體而連接於第1端子導體,並且經由第4引出導體而連接於第1外部電極;第4內部電極經由第5引出導體而連接於第2端子導體,並且經由第6引出導體而連接於第2外部電極;第3引出導體至第6引出導體之寬度較第1內部電極及第2內部電極之寬度更窄,且較第1引出導體及第2引出導體之寬度更寬。
於該積層電容器中,在靜電容量部中,內部電極僅連接於端子導體,在ESR控制部中,內部電極分別連接於端子導體及外部電極。因此,並聯連接有內部電極之端子導體係與外部電極串聯連接,故而與先前將內部電極並聯連接於外部電極之情形相比,可實現較高ESR。另外,由於ESR控制部中之第3引出導體至第6引出導體之寬度較靜電容量部中之第1內部電極及第2內部電極之寬度更窄,故而導體之剖面積受到擠壓,從而可謀求ESR之進一步提高。
另外,於該積層電容器中,將在靜電容量部中所連接之極性不同之第1內部電極及第2內部電極交替配置,並且連接第1內部電極與第1端子導體之第1引出導體、及連接第2內部電極與第2端子導體之第2引出導體成為朝著積層體之互相對向之側面而反向延伸。因此,在第1內部電極之容量形成區域與第2內部電極之容量形成區域上,所流動之電流之方向變為相反,因電流而產生之磁場之一部分被相互抵消,故而能降低ESL。
進而,於該積層電容器中,由於ESR控制部中之第3引出導體至第6引出導體之寬度較靜電容量部中之第1引出導體及第2引出導體之寬度更寬,因而在藉由滾筒研磨等來研磨積層體時,第3引出導體至第6引出導體容易露出於積層體之端面及側面。又,ESR控制部係以於積層方向上夾持靜電容量部之方式而配置,從而第3引出導體至第6引出導體接近於積層體之脊線(ridge line)部分。積層體之脊線部分係比其它部分更早進行研磨之部分。因此,接近於積層體脊線部分之第3引出導體至第6引出導體會更確實地露出於積層體之端面及側面。根據以上所述,該積層電容器可有效抑制開路不良。
又,較好的是,第4引出導體之寬度較第3引出導體之寬度更窄,第6引出導體之寬度較第5引出導體之寬度更窄。於該情形時,導體之剖面積受到進一步擠壓,從而可謀求ESR之進一步提高。
又,較好的是,ESR控制部之內部電極和與該內部電極相鄰接之靜電容量部之內部電極間的距離,較靜電容量部中相鄰接之內部電極間的距離更長。由於ESR控制部之電阻變大而擔心由漣波所引起之發熱。時,第4引出導體從靠近第2端子導體之位置露出於積層體之一端面;從積層體之積層方向觀察時,第6引出導體從靠近第1端子導體之位置露出於積層體之另一端面。於該情形時,由於使第4引出導體及第6引出導體更接近於積層體之脊線部分,故而可更確實地抑制開路不良。
又,本發明之積層電容器之安裝構造係將上述積層電容器安裝於基板上所形成者,其特徵在於:僅將第1外部電極及第2外部電極接合於基板。
根據該積層電容器之安裝構造,並聯連接有內部電極之端子導體係與外部電極串聯連接,因此與先前將內部電極並聯連接於外部電極之情形相比,可實現較高ESR。另外,在第1內部電極上之容量形成區域與第2內部電極上之容量形成區域中,所流動之電流之方向變為相反,因電流而產生之磁場之一部分被相互抵消,因此能降低ESL。
根據本發明之積層電容器及積層電容器之安裝構造,可實現ESR之提高及ESL之降低,且可抑制開路不良之產生。
以下,一邊參照附圖,一邊對本發明之積層電容器及積層電容器之安裝構造之較佳實施形態加以詳細說明。
圖1係表示本發明的積層電容器之安裝構造之一實施形態之立體圖。又,圖2係表示圖1所示之積層電容器之層構成之示圖,圖3係圖1中之III-III線之剖面圖。
如圖1~圖3所示,積層電容器1具備:大致長方體形狀之積層體2、形成於積層體2之端面上之外部電極3(3A、3B)、及形成於積層體2之側面上之端子導體4(4A、4B)。
如圖2所示,積層體2係藉由在電介質層6上形成有不同圖案之內部電極7而構成之複數個複合層5、及積層於該複合層5之最表面層且作為保護層而發揮功能之電介質層6所形成。電介質層6係由包含電介質陶瓷之陶瓷胚片之燒結體所構成,內部電極7係由導電膏之燒結體所構成。再者,於實際之積層電容器1中,被一體化成電介質層6、6間之邊界無法辨別之程度。
外部電極3及端子導體4係藉由燒製包含導電性金屬粉末及玻璃粉之導電膏而形成。外部電極3係在積層電容器1安裝時連接於特定極性之電極。又,端子導體4係將積層體2中屬於後述之靜電容量部11之內部電極7彼此進行並聯連接之導體,其係並未直接連接於安裝基板之所謂NC(No Contact,非接觸)導體。
外部電極(第1外部電極)3A係在積層電容器1之基板安裝時例如連接於+極性(第1極性)之電極,其係以覆蓋積層體2之長度方向之一端面2a之方式而形成。外部電極(第2外部電極)3B係在積層電容器1之基板安裝時例如連接於-極性(第2極性)之電極,其係以覆蓋積層體2之長度方向之另一端面2b之方式而形成。
在積層體2之一端面2a與另一端面2b正交之側面中,端子導體(第1端子導體)4A形成於沿著積層方向之一方之側面2c上,端子導體(第2端子導體)4B形成於與側面2c相對向之另一方之側面2d上。端子導體4A、4B具有在側面2c、2d上朝著上述積層方向以帶狀而延伸、且朝著積層體2之積層方向之端面而伸出之墊片部分。外部電極3A、3B及端子導體4A、4B分開特定之間隔而成為隔開之狀態,且相互電絕緣。
用於積層電容器1之安裝之基板100具有陽極焊盤圖案101A與陰極焊盤圖案101B。陽極焊盤圖案101A及陰極焊盤圖案101B例如沿著外部電極3A及外部電極3B之寬度方向形成為帶狀,並連接於特定之電路配線。於積層電容器1之安裝構造中,外部電極3A接合於陽極焊盤圖案101A,外部電極3B接合於陰極焊盤圖案101B。另外,端子導體4A及端子導體4B不與陽極焊盤圖案101A及陰極焊盤圖案101B中之任一者相接合。即,於積層電容器1之安裝構造中,僅外部電極3A及外部電極3B成為相對於基板100而接合之狀態。
接著,對積層體2之構成進行更詳細說明。
如圖2及圖3所示,積層體2具有主要賦予積層電容器之靜電容量之靜電容量部11、與控制積層電容器1之ESR之ESR控制部12。
如圖4所示,靜電容量部11係將內部電極圖案不同之2個複合層5A、5B交替積層複數層而形成。如圖4(a)所示,複合層5A之內部電極(第1內部電極)7A具有形成於中央部分之主電極部13A、與從主電極部13A之一邊引出之引出導體(第1引出導體)14A。
主電極部13A形成為例如長邊方向之寬度為W1、短邊方向之寬度為T1之大致長方體形狀。另外,引出導體14A形成為例如寬度為L1之帶狀。引出導體14A之端部露出於積層體2之側面2c,並連接於端子導體4A。
如圖4(b)所示,複合層5B之內部電極(第2內部電極)7B具有形成於中央部分之主電極部13B、與從主電極部13B之一邊引出之引出導體(第2引出導體)14B。主電極部13B形成為例如長邊方向之寬度為W2、短邊方向之寬度為T2之大致長方體形狀。於本實施形態中,主電極部13A與主電極部13B形成相同形狀,W1=W2、T1=T2。
引出導體14B形成為例如寬度為L2之帶狀。引出導體14B之端部與引出導體14A相反地露出於積層體2之側面2d,並連接於端子導體4B。於本實施形態中,引出導體14A與引出導體14B形成相同形狀,L1=L2。
在靜電容量部11上,從積層方向觀察,內部電極7A之主電極部13A與內部電極7B之主電極部13B相互重疊之部分成為容量形成區域。本實施形態中,主電極部13A之整個面與主電極部13B之整個面相互重疊,從而容量形成區域得以充分確保。
另一方面,從積層方向觀察,ESR控制部12係以夾持靜電容量部11之方式而配置。如圖5所示,ESR控制部12藉係由內部電極圖案不同之2個複合層5C、5D所形成。如圖5(a)所示,複合層5C之內部電極(第3內部電極)7C具有朝著連接端子導體4A、4B之方向而延伸之引出導體(第3引出導體)14C、與朝著連接外部電極3A、3B之方向而延伸之引出導體(第4引出導體)14D。
引出導體14C形成為例如寬度為L3之帶狀。引出導體14C之一端部露出於積層體2之側面2c,並連接於端子導體4A。另外,引出導體14C之另一端部並不露出於積層體2之側面2d,而是位於和側面2d相距僅特定距離之內側。
引出導體14D形成為例如寬度為L4之帶狀,並位於較連接外部電極3A、3B間之中心線M更靠近端子導體4B之位置。引出導體14D之一端部從較中心線M更靠近端子導體4B之位置露出於積層體2之一端面2a,並連接於外部電極3A。又,引出導體14D之另一端部連接於引出導體14C之另一端部。
根據如此之複合層5C之構成,靜電容量部11之內部電極7A經由引出導體14A而連接於端子導體4A,進而經由該端子導體4A與引出導體14C、14D而連接於外部電極3A。因此,內部電極7A在安裝時具有+極性。
在此,引出導體14C之寬度L3及引出導體14D之寬度L4在與靜電容量部11之內部電極7A之長邊寬度W1及短邊寬度T1的關係方面,滿足L3、L4<W1、T1。即,引出導體14C之寬度L3及引出導體14D之寬度L4較內部電極7A之長邊寬度W1及短邊寬度T1中之任一者均更狹窄。
又,引出導體14C之寬度L3及引出導體14D之寬度L4在與內部電極7A之引出導體14A之寬度L1的關係方面,滿足L3、L4>L1。進而,在引出導體14C之寬度L3與引出導體14D之寬度L4的關係方面,滿足L4<L3。藉此,在從內部電極7A到外部電極3A為止所連接之導體部分中,形成有剖面積受到擠壓之擠壓部分。
如圖5(b)所示,複合層5D之內部電極(第4內部電極)7D具有朝著連接端子導體4A、4B之方向而延伸之引出導體(第5引出導體)14E、與朝著連接外部電極3A、3B之方向而延伸之引出導體(第6引出導體)14F。
引出導體14E形成為例如寬度為L5之帶狀。引出導體14E之一端部露出於積層體2之側面2d,並連接於端子導體4B。另外,引出導體14E之另一端部並不露出於積層體2之側面2c,而是位於和側面2c相距僅特定距離之內側。
引出導體14F形成為例如寬度為L6之帶狀,並位於較連接外部電極3A、3B間之中心線M更靠近端子導體4A之位置。引出導體14F之一端部從較中心線M更靠近端子導體4A之位置露出於積層體2之另一端面2b,並連接於外部電極3B。另外,引出導體14F之另一端部連接於引出導體14E之另一端部。
根據如此之複合層5D之構成,靜電容量部11之內部電極7B經由引出導體14B而連接於端子導體4B,進而經由該端子導體4B與引出導體14E、14F而連接於外部電極3B。因此,內部電極7B在安裝時具有-極性。
引出導體14E之寬度L5及引出導體14F之寬度L6在靜電容量部11之內部電極7B之長邊寬度W2及短邊寬度T2的關係主面,滿足L5、L6<W2、T2。即,引出導體14E之寬度L5及引出導體14F之寬度L6較內部電極7B之長邊寬度W2及短邊寬度T2中之任一者均更狹窄。
又,引出導體14E之寬度L5及引出導體14F之寬度L6在與內部電極7B之引出導體14B之寬度L2的關係方面,滿足L5、L6>L2。進而,在引出導體14E之寬度L5與引出導體14F之寬度L6的關係方面,滿足L6<L5。藉此,在從內部電極7B到外部電極3B為止所連接之導體部分中,形成有剖面積受到擠壓之擠壓部分。
進而,如圖3所示,ESR控制部12之內部電極7和與該內部電極7相鄰接之靜電容量部11之內部電極7之間的距離S1,較靜電容量部11中相鄰接之內部電極7、7間的距離S2更長。S1與S2之比可適當設定於例如10~100:1之範圍內。
在具有如上所述之構成之積層電容器1中,於靜電容量部11中內部電極7僅連接於端子導體4,於ESR控制部12中內部電極7分別連接於端子導體4及外部電極3。因此,並聯連接有內部電極7之端子導體4係與外部電極3串聯連接,故而與先前之將內部電極7並聯連接於外部電極3之情形相比,可實現高ESR。
另外,在積層電容器1中,ESR控制部12中之內部電極7C之引出導體14C、14D之寬度L3、L4及內部電極7D之引出導體14E、14F之寬度L5、L6,較靜電容量部11中之內部電極7A之寬度W1、T1及內部電極7B之寬度W2、T2中之任一者均更狹窄。而且,引出導體14D之寬度L4較引出導體14C之寬度L3更狹窄,引出導體14F之寬度L6較引出導體14E之寬度L5更狹窄。藉此,連接內部電極7與外部電極3之導體部分之剖面積受到擠壓,從而可謀求ESR之進一步提高。
又,在積層電容器1中,於靜電容量部11上所連接之極性不同之內部電極7A及內部電極7B交替配置,連接內部電極7A與端子導體4A之引出導體14A與連接內部電極7B與端子導體4B之引出導體14B係朝著積層體2之互相對向之側面2c、2d而反向延伸。因此,如圖2所示,在內部電極7A之容量形成區域、與內部電極7B之容量形成區域中,所流動之電流之方向變為相反,因電流而產生之磁場之一部分被相互抵消。藉此,能降低ESL。
另一方面,在積層電容器1中,ESR控制部12中之各個引出導體14C~14F之寬度L3~L6較靜電容量部11中之各個引出導體14A、14B之寬度L1、L2更寬。因此,在藉由滾筒研磨等而進行積層體2之研磨時,可使引出導體14C~14F之端部容易露出於積層體2之端面2a、2b及側面2c、2d。
另外,ESR控制部12係以在積層方向上夾持靜電容量部11之方式而配置,故而各個引出導體14C~14F接近於積層體2之脊線部分。積層體2之脊線部分係比其它部分更早進行研磨之部分。因此,接近於積層體2脊線部分之引出導體14C~14F會更確實地露出於積層體2之端面2a、2b及側面2c、2d。根據以上所述,積層電容器1可有效抑制開路不良,從而提高產品之良率。
進而,在積層電容器1中,ESR控制部12之內部電極7和與該內部電極7相鄰接之靜電容量部11之內部電極7之間的距離S1,較靜電容量部11中相鄰接之內部電極7、7之間的距離S2長出10倍~100倍左右。在引出導體14C~14F之寬度變窄後,結果ESR控制部12之電阻變大,從而擔心由漣波所引起之發熱。因此,藉由充分取得與靜電容量部11之內部電極7之間隔而可提高散熱性。又,由於使引出導體14C至引出導體14F更接近於積層體2之脊線部分,故而可更確實地抑制開路不良。
另外,在積層電容器1中,從積層體2之積層方向觀察,引出導體14D從靠近端子導體4B之位置露出於積層體2之一端面2a;從積層體2之積層方向觀察,引出導體14F從靠近端子導體4A之位置露出於積層體2之另一端面2b。藉此,由於使引出導體14D及引出導體14F接近於積層體2之角部,故而可謀求對開路不良之進一步抑制。
本發明並不限於上述實施形態。例如,在安裝時連接於外部電極及內部電極之極性亦可與上述實施形態相反。而且,內部電極7、7之間的距離S1與距離S2之差未必要設置,引出導體14D及引出導體14F亦未必要靠近端子導體4B及端子導體4A。
另外,在上述實施形態中,ESR控制部12之內部電極7C及內部電極7D係僅藉由引出導體14C至引出導體14F所構成,但亦可如圖6所示之內部電極7G及內部電極7H般,例如除了引出導體之外,還具有主電極部。
於圖6(a)所示之例中,複合層5G中之內部電極7G具有與內部電極7A中之主電極部13A之外部電極3B側之大致一半部分相對向的主電極部13G、連接主電極部13G與端子導體4A之引出導體14G、及連接主電極部13G與外部電極3A之引出導體14H。引出導體14G形成為寬度為L3之帶狀,引出導體14H形成為寬度為L4之帶狀。
於圖6(b)所示之例中,複合層5H中之內部電極7H具有:與內部電極7B中之主電極部13B之外部電極3A側之大致一半部分相對向的主電極部13H、連接主電極部13H與端子導體4B之引出導體14I、及連接主電極部13H與外部電極3B之引出導體14J。引出導體14I形成為寬度為L5之帶狀,引出導體14J形成為寬度為L6之帶狀。
如上所述,藉由將主電極部13G、13H設置於ESR控制部12之內部電極7G、7H中,從而在靜電容量部11之內部電極7A、7B之主電極部13A、13B之間形成有容量形成區域,由此可進一步充分確保積層電容器1之靜電容量。
1...積層電容器
2...積層體
2a、2b...端面
2c、2d...側面
3(3A、3B)...外部電極
4(4A、4B)...端子導體
5(5A~5D)...複合層
6...電介質層
7(7A~7D、7G、7H)...內部電極
11...靜電容量部
12...ESR控制部
13A~13H...主電極部
14A~14J...引出導體
100...基板
101A...陽極焊盤圖案
101B...陰極焊盤圖案
M...中心線
S1、S2...距離
W1、W2、T1、T2、L1~L6...寬度
圖1係表示本發明的積層電容器之安裝構造之一實施形態之立體圖;
圖2係表示圖1所示之積層電容器之層構成之示圖;
圖3係圖1中之III-III線之剖面圖;
圖4(a)、(b)係表示靜電容量部之複合層之示圖;
圖5(a)、(b)係表示ESR控制部之複合層之示圖;及
圖6(a)、(b)係表示變形例之ESR控制部之複合層之示圖。
5(5A~5D)...複合層
6...電介質層
7(7A~7D)...內部電極
12...SR控制部
13A、13B...主電極部
14A~14F...引出導體
Claims (5)
- 一種積層電容器,其特徵在於:具備:積層體,其係由複數個內部電極介在於電介質層之間而積層所得;第1外部電極與第2外部電極,其等分別形成於上述積層體之一端面及另一端面上;及1端子導體與第2端子導體,其等以互相對向之方式分別形成於上述積層體之與上述各個端面交叉之側面上;上述積層體含有:靜電容量部,其係由連接於第1極性之第1內部電極、與連接於第2極性之第2內部電極夾持至少一層上述電介質層而交替配置所形成;及ESR控制部,其係含有配置於上述靜電容量部之積層方向之一側並連接於上述第1極性之第3內部電極、與配置於上述靜電容量部之積層方向之另一側並連接於上述第2極性之第4內部電極所構成;於上述靜電容量部中,上述第1內部電極經由第1引出導體而僅連接於上述第1端子導體;上述第2內部電極經由第2引出導體而僅連接於上述第2端子導體;於上述ESR控制部中,上述第3內部電極經由第3引出導體而連接於上述第1端子導體,並且經由第4引出導體而連接於上述第1外部電極;上述第4內部電極經由第5引出導體而連接於上述第2端子導體,並且經由第6引出導體而連接於上述第2外部電極;上述第3引出導體至上述第6引出導體之寬度較上述第1內部電極及上述第2內部電極之寬度窄,且較上述第1引出導體及上述第2引出導體之寬度寬。
- 如請求項1之積層電容器,其中上述第4引出導體之寬度較上述第3引出導體之寬度窄,上述第6引出導體之寬度較上述第5引出導體之寬度窄。
- 如請求項1或2之積層電容器,其中上述ESR控制部之內部電極和與該內部電極相鄰接之上述靜電容量部之內部電極間的距離,較上述靜電容量部中相鄰接之內部電極間的距離長。
- 如請求項1至3中任一項之積層電容器,其中從上述積層體之積層方向觀察,上述第4引出導體從靠近上述第2端子導體之位置露出於上述積層體之上述一端面;從上述積層體之積層方向進行觀察,上述第6引出導體從靠近上述第1端子導體之位置露出於上述積層體之上述另一端面。
- 一種積層電容器之安裝構造,其特徵在於:其係將如請求項1至4中任一項之積層電容器安裝於基板上所形成者,僅將上述第1外部電極與上述第2外部電極接合於上述基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066329A JP4450084B2 (ja) | 2008-03-14 | 2008-03-14 | 積層コンデンサ及び積層コンデンサの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200949875A TW200949875A (en) | 2009-12-01 |
TWI413140B true TWI413140B (zh) | 2013-10-21 |
Family
ID=40807173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098103724A TWI413140B (zh) | 2008-03-14 | 2009-02-05 | Laminated capacitor and laminated capacitor installation structure |
Country Status (6)
Country | Link |
---|---|
US (1) | US7907386B2 (zh) |
EP (1) | EP2101337B1 (zh) |
JP (1) | JP4450084B2 (zh) |
KR (1) | KR101052437B1 (zh) |
CN (1) | CN101533712B (zh) |
TW (1) | TWI413140B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791896B1 (en) * | 2007-06-20 | 2010-09-07 | Teradata Us, Inc. | Providing an embedded capacitor in a circuit board |
JP5131264B2 (ja) * | 2009-12-22 | 2013-01-30 | Tdk株式会社 | 積層コンデンサ |
JP5131263B2 (ja) * | 2009-12-22 | 2013-01-30 | Tdk株式会社 | 積層コンデンサ |
JP5636687B2 (ja) * | 2010-02-19 | 2014-12-10 | Tdk株式会社 | 積層コンデンサ |
JP5589429B2 (ja) * | 2010-02-19 | 2014-09-17 | Tdk株式会社 | 積層コンデンサ |
JP5353757B2 (ja) * | 2010-02-19 | 2013-11-27 | Tdk株式会社 | 積層コンデンサ |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
KR101462758B1 (ko) * | 2013-01-29 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
KR101504017B1 (ko) * | 2013-07-11 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101499724B1 (ko) | 2013-11-08 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
JP2017117865A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社村田製作所 | コンデンサ及びコンデンサ内蔵基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101106019A (zh) * | 2006-07-12 | 2008-01-16 | Tdk株式会社 | 叠层电容器阵列 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
JP3746989B2 (ja) | 2001-12-03 | 2006-02-22 | Tdk株式会社 | 積層コンデンサ |
JP4187184B2 (ja) * | 2002-02-28 | 2008-11-26 | Tdk株式会社 | 電子部品 |
JP3833145B2 (ja) | 2002-06-11 | 2006-10-11 | Tdk株式会社 | 積層貫通型コンデンサ |
KR100678496B1 (ko) * | 2002-09-10 | 2007-02-06 | 티디케이가부시기가이샤 | 적층 콘덴서 |
TWI229878B (en) | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
JP4086812B2 (ja) * | 2004-05-31 | 2008-05-14 | Tdk株式会社 | 積層コンデンサ |
KR100877485B1 (ko) | 2005-09-27 | 2009-01-12 | 티디케이가부시기가이샤 | 관통형 적층 콘덴서 어레이 |
US7428135B2 (en) * | 2006-06-26 | 2008-09-23 | Tdk Corporation | Multilayer capacitor |
JP4354475B2 (ja) * | 2006-09-28 | 2009-10-28 | Tdk株式会社 | 積層コンデンサ |
KR100887124B1 (ko) * | 2007-08-06 | 2009-03-04 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
-
2008
- 2008-03-14 JP JP2008066329A patent/JP4450084B2/ja active Active
-
2009
- 2009-01-28 EP EP09001163.6A patent/EP2101337B1/en active Active
- 2009-01-29 US US12/362,041 patent/US7907386B2/en active Active
- 2009-02-05 TW TW098103724A patent/TWI413140B/zh active
- 2009-03-11 KR KR1020090020585A patent/KR101052437B1/ko active IP Right Grant
- 2009-03-13 CN CN2009101270401A patent/CN101533712B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101106019A (zh) * | 2006-07-12 | 2008-01-16 | Tdk株式会社 | 叠层电容器阵列 |
Also Published As
Publication number | Publication date |
---|---|
JP4450084B2 (ja) | 2010-04-14 |
EP2101337A1 (en) | 2009-09-16 |
US20090231779A1 (en) | 2009-09-17 |
CN101533712B (zh) | 2011-09-14 |
TW200949875A (en) | 2009-12-01 |
CN101533712A (zh) | 2009-09-16 |
JP2009224498A (ja) | 2009-10-01 |
US7907386B2 (en) | 2011-03-15 |
EP2101337B1 (en) | 2013-11-27 |
KR20090098698A (ko) | 2009-09-17 |
KR101052437B1 (ko) | 2011-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413140B (zh) | Laminated capacitor and laminated capacitor installation structure | |
JP4378371B2 (ja) | 積層コンデンサ | |
JP4645637B2 (ja) | 積層コンデンサ | |
KR101010875B1 (ko) | 적층 콘덴서 | |
JP6107080B2 (ja) | 積層コンデンサ | |
US8493710B2 (en) | Multilayer capacitor with improved adhesiveness between the layers | |
CN108364785B (zh) | 层叠电容器及电子部件装置 | |
KR101309499B1 (ko) | 관통형 적층 콘덴서 | |
CN100570773C (zh) | 层叠电容器 | |
JP5870674B2 (ja) | 積層コンデンサアレイ | |
US8310806B2 (en) | Multilayer capacitor having high ESR | |
JP5170066B2 (ja) | 積層コンデンサ | |
KR100910934B1 (ko) | 적층형 관통 콘덴서 어레이 | |
JP6459717B2 (ja) | 積層セラミックコンデンサ | |
JP5170065B2 (ja) | 積層コンデンサ | |
JP2016136562A (ja) | 積層コンデンサ | |
JP2024051994A (ja) | 電子部品 | |
JP2009065059A (ja) | 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造 | |
JP2020061430A (ja) | 積層コンデンサ | |
JP2009070972A (ja) | コンデンサの実装基板への接続構造 | |
KR20190121231A (ko) | 적층형 커패시터 | |
JP2019046876A (ja) | 積層コンデンサ | |
JP2019046877A (ja) | 電子部品装置 | |
JP2015103553A (ja) | 電子部品 |