CN101106019A - 叠层电容器阵列 - Google Patents

叠层电容器阵列 Download PDF

Info

Publication number
CN101106019A
CN101106019A CNA2007101362423A CN200710136242A CN101106019A CN 101106019 A CN101106019 A CN 101106019A CN A2007101362423 A CNA2007101362423 A CN A2007101362423A CN 200710136242 A CN200710136242 A CN 200710136242A CN 101106019 A CN101106019 A CN 101106019A
Authority
CN
China
Prior art keywords
internal electrode
conductor
laminated body
outer connecting
introduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101362423A
Other languages
English (en)
Other versions
CN101106019B (zh
Inventor
青木崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101106019A publication Critical patent/CN101106019A/zh
Application granted granted Critical
Publication of CN101106019B publication Critical patent/CN101106019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明涉及一种叠层电容器阵列，具有叠层体、和形成在该叠层体上的第1～第4端子导体及第1和第2外部连接导体。叠层体包括，具有多个第1和第2内部电极的第1电极组，和具有第3和第4内部电极的第2电极组。各第1内部电极与第1外部连接导体连接；各第2内部电极与第2外部连接导体连接；第3内部电极与第3端子导体连接；第4内部电极与第4端子导体连接。多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极与第1端子导体连接。多个第2内部电极中，1个以上且比该第2内部电极的总数少1个的数量以下的第2内部电极与第2端子导体连接。

Description

叠层电容器阵列
技术领域
本发明涉及一种叠层电容器阵列。
背景技术
随着电子设备的小型化、薄型化，希望装载在其上的电容器集成化。因此，近年来对在1个芯片内含有多个电容器的电容器阵列进行了研究。例如，已知有如下叠层电容器阵列，具有将并列设置有多个内部电极的内部电极层和电介体层交替叠层的叠层体，和形成在该叠层体上的多个端子导体(参照例如，日本特开平11-26291号公报)。
另一方面，在用于向装载在数字电子设备中的中央处理装置(CPU)供给的电源中低电压化在发展，而负载电流增大。因而，相对于负载电流的剧烈变化而将电源电压的变动抑制在容许值以内是相当困难的，因此，将称为去耦电容器(decoupling capacitor)的叠层电容器与电源连接。从而，在负载电流瞬时变动时，从该叠层电容器向CPU供给电流，而抑制电源电压的变动。
近年来，随着CPU的动作频率进一步高频化，负载电流成为迅速增大，在去耦电容器所使用的叠层电容器中，要求大容量化并且使等效串联电阻(ESR)增大。
发明内容
但是，在日本特开平11-26291号公报所记载的叠层电容器阵列中，并没有对等效串联电阻进行研究。
本发明正是为了消除上述问题而完成的，目的在于提供一种可以控制等效串联电阻的叠层电容器阵列。
而且，对于一般的叠层电容器阵列，全部的内部电极通过引出导体连接于对应的端子导体。因此，成为仅存在内部电极数量的连接于端子导体的引出导体，使得等效串联电阻减小。在为了实现叠层电容器阵列的大容量化而使电介体层和内部电极的叠层数增多时，引出导体数也增多。连接于端子导体的引出导体的电阻成分成为相对于端子导体并联连接，因此，随着连接于端子导体的引出导体的数量增多，叠层电容器阵列的等效串联电阻进一步减小。在例如，日本特开平11-26291号公报记载的叠层电容器阵列中，全部的内部电极与端子导体直接连接，因此，在用于应对大容量化的叠层数增加，静电容量增大时，等效串联电阻减小。如上所述，叠层电容器阵列的大容量化与等效串联电阻增大为相反的要求。
因而，本发明人对于能够满足大容量化和需要使等效串联电阻增大的要求的叠层电容器阵列进行了专心研究。其结果是，本发明人发现如下新的事实，即使电介体层和内部电极的叠层数相同，如果能够利用形成在叠层体表面的外部连接导体连接内部电极，且改变引出导体的数量，就能够将等效串联电阻调整到所希望的值。另外，本发明人还发现如下新的事实，如果能够利用形成在叠层体表面的外部连接导体连接内部电极，且改变在叠层体叠层方向上的引出导体的位置，则能够将等效串联电阻调整到所希望的值。尤其是，如果使引出导体的数量少于内部电极的数量，则能够对等效串联电阻在使其增大的方向上进行调整。
在相关研究的基础上，本发明的叠层电容器阵列，其特征在于，具有，叠层有多个电介体层的叠层体，和形成在叠层体上的多个外部导体；多个外部导体包括，相互电绝缘的第1～第4端子导体，以及第1和第2外部连接导体；叠层体包括，具有多个第1内部电极和多个第2内部电极的第1电极组，和具有第3内部电极和第4内部电极的第2电极组；第1电极组和第2电极组，在叠层体内，在与多个电介体层的叠层方向相垂直的方向上并列设置；多个第1内部电极中的至少1个第1内部电极，和多个第2内部电极中的至少1个第2内部电极，定位成在之间夹持至少1层电介体层而相互相向；第3和第4内部电极，定位成在之间夹持至少1层电介体层而相互相向；各第1内部电极通过引出导体而电连接于第1外部连接导体，各第2内部电极通过引出导体而电连接于第2外部连接导体，第3内部电极通过引出导体而电连接于第3端子导体，第4内部电极通过引出电极而电连接于第4端子导体；多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极，通过引出导体与第1端子导体电连接；多个第2内部电极中，1个以上且比该第2内部电极的总数少1个的数量以下的第2内部电极，通过引出导体与第2端子导体电连接。
根据上述叠层电容器阵列，仅使第1和第2内部电极的一部分通过引出导体与端子导体连接。如上，通过引出导体与端子导体连接的第1和第2内部电极，并不是全部，而仅为一部分，由此，可以控制由多个第1和第2内部电极及多个电介体层形成的电容器的等效串联电阻。
优选多个第1和第2内部电极定位成，在各个之间夹着至少1层电介体层。在此情况下，可以使由多个第1和第2内部电极及多个电介体层形成的电容器的静电容量增大。
还优选为，多个外部导体还包括，第3外部连接导体和第4外部连接导体；第2电极组具有多个第3和第4内部电极；各第3内部电极通过引出导体与第3外部连接导体电连接；各第4内部电极通过引出导体与第4外部连接导体电连接；多个第3内部电极中，1个以上且比该第3内部电极的总数少1个的数量以下的第3内部电极，通过引出导体与第3端子导体电连接；多个第4内部电极中，1个以上且比该第4内部电极的总数少1个的数量以下的第4内部电极，通过引出导体与第4端子导体电连接；
在此情况下，仅多个第3和第4内部电极的一部分通过引出导体与端子导体连接。如上，通过引出导体与端子导体连接的第3和第4内部电极，并不是全部，而仅为一部分，由此，可以控制由多个第3和第4内部电极及多个电介体层形成的电容器的等效串联电阻。在此情况下，特别优选多个第3和第4内部电极定位成，在各个之间夹着至少1层电介体层而相互相向。由此，可以使由多个第3和第4内部电极及多个电介体层形成的电容器的静电容量增大。
也可以，由多个第1和第2内部电极及多个电介体层形成第1电容器；由第3和第4内部电极及多个电介体层形成第2电容器；第1电容器的等效串联电阻和第2电容器的等效串联电阻不同。
根据本发明，可以提供一种能够对等效串联电阻进行控制的叠层电容器阵列。
由下面所给出的详细说明和仅以示例方式给出的附图可以更清楚地理解本发明，并且，这些不能被认为用于限定本发明。
根据下面给出的详细说明，本发明的进一步的适用范围变得清楚。但是，应该理解，表示本发明的优选实施方式的这些详细说明和具体实例，是仅以示例方式给出的，因为根据该详细说明，在本发明的精神和范围内做出的各种变化和修改，对于本领域技术人员而言是显而易见的。
附图说明
图1为第1实施方式的叠层电容器阵列的立体图。
图2为第1实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图3为第2实施方式的叠层电容器阵列的立体图。
图4为第2实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图5为第3实施方式的叠层电容器阵列的立体图。
图6为第3实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图7为第4实施方式的叠层电容器阵列的立体图。
图8为第4实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图9为第5实施方式的叠层电容器阵列的立体图。
图10为第5实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图11为第6实施方式的叠层电容器阵列的立体图。
图12为第6实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图13为第7实施方式的叠层电容器阵列的立体图。
图14为第7实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图15为第8实施方式的叠层电容器阵列的立体图。
图16为第8实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图17为第9实施方式的叠层电容器阵列的立体图。
图18为第9实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
图19为第2实施方式的叠层电容器阵列的变形例中包含的叠层体的分解立体图。
图20为第6实施方式的叠层电容器阵列的变形例中包含的叠层体的分解立体图。
图21为第7实施方式的叠层电容器阵列的变形例中包含的叠层体的分解立体图。
具体实施方式
下面，参照附图，对优选的实施方式进行详细说明。而且，在说明书中，对相同要素或具有相同功能的要素使用相同符号，并省略重复说明。另外，说明中，使用“左”和“右”等词语时，它们与各图的左右方向相对应。
第1实施方式
参照图1和图2，对第1实施方式的叠层电容器阵列CA1的结构进行说明。图1为第1实施方式的叠层电容器阵列的立体图。图2为第1实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第1实施方式的叠层电容器阵列CA1，如图1所示，具有呈大致长方体形状的叠层体L1，和形成在叠层体L1的侧面上的多个外部导体1～8。通过将含有导电性金属粉末和玻璃粉(glass frit)的导电性膏附着在叠层体的外表面上并烧结，而形成外部导体1～8。根据需要，也可以在烧结后的外部导体上形成电镀层。上述多个外部导体1～8，在叠层体L1的表面上相互电绝缘而形成。
多个外部导体包括，第1～第4端子导体1～4、第1～第4外部连接导体5～8。第1和第3端子导体1、3以及第1和第3外部连接导体5、7均位于与后述叠层体L1的叠层方向平行的侧面中的第1侧面L1a上，即，位于沿着与叠层体L1的叠层方向垂直的侧面的长度方向延伸的侧面的第1侧面L1a上。从图1的左侧向右侧，以第1端子导体1、第1外部连接导体5、第3外部连接导体7、第3端子导体3的顺序形成第1和第3端子导体1、3以及第1和第3外部连接导体5、7。
第2和第4端子导体2、4，以及第2和第4外部连接导体6、8均位于与后述叠层体L1的叠层方向平行的侧面中的第2侧面L1b上，即，位于是沿着与叠层体L1的叠层方向垂直的侧面的长度方向延伸的侧面且与第1侧面L1a相对的第2侧面L1b上。从图1的左侧向右侧，以第2端子导体2、第2外部连接导体6、第4外部连接导体8、第4端子导体4的顺序形成第2和第4端子导体2、4，以及第2和第4外部连接导体6、8。
如图2所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L1。各电介体层11～19由例如包含电介体陶瓷的陶瓷生片(green sheet)的烧结体构成。在此，以下将叠层体L1中的电介体层11～19的叠层方向简称为“叠层方向”。而且，在实际的叠层电容器阵列CA1中，将其一体化至不能目视识别电介体层11～19之间的界线的程度。
在叠层体L1中，包含第1和第2电极组E1、E2。第1电极组E1具有多层(在本实施方式中为各4层)第1和第2内部电极21～24、41～44。第2电极组E2具有多层(在本实施方式中为各4层)第3和第4内部电极61～64、81～84。第1电极组E1和第2电极组E2在叠层体L1内，并列设置在与电介体层11～19的叠层方向垂直的方向上。各内部电极21～24、41～44、61～64、81～84由例如导电性膏的烧结体构成。
多个第1和第2内部电极21～24、41～44，在其各个之间夹持一层电介体层12～18而相互相对。多个第3和第4内部电极61～64、81～84，在其各个之间夹持一层电介体层12～18而相互相对。在叠层方向上观看，多个第1内部电极21～24不具有与第3和第4内部电极61～64、81～84的任何一者相对的区域。在叠层方向上观看，多个第2内部电极41～44不具有与第3和第4内部电极61～64、81～84的任何一者相对的区域。另一方面，在叠层方向上观看，多个第3内部电极61～64不具有与第1和第2内部电极21～24、41～44的任何一者相对的区域。在叠层方向上观看，多个第4内部电极81～84不具有与第1和第2内部电极21～24、41～44的任何一者相对的区域。
在叠层电容器阵列CA1中，第1和第3内部电极21～24、61～64分别在叠层方向上位于同层。从而，第1和第3内部电极21、61位于电介体层11和电介体层12之间。第1和第3内部电极22、62位于电介体层13和电介体层14之间。第1和第3内部电极23、63位于电介体层15和电介体层16之间。第1和第3内部电极24、64位于电介体层17和电介体层18之间。
另外，在叠层电容器阵列CA1中，第2和第4内部电极41～44、81～84分别在叠层方向上位于同层。从而，第2和第4内部电极41、81位于电介体层12和电介体层13之间。第2和第4内部电极42、82位于电介体层14和电介体层15之间。第2和第4内部电极43、83位于电介体层16和电介体层17之间。第2和第4内部电极44、84位于电介体层18和电介体层19之间。
第1和第3内部电极21～24、61～64分别呈矩形形状。矩形形状的第1和第3内部电极21～24、61～64按该顺序从图2的左侧向右侧进行定位。对第1和第3内部电极21～24、61～64定位成使其相互不接触。
第2和第4内部电极41～44、81～84分别呈矩形形状。矩形形状的第2和第4内部电极41～44、81～84按该顺序从图2的左侧向右侧进行定位。对第2和第4内部电极41～44、81～84定位成使其相互不接触。
在第1内部电极21上，形成有为引出至叠层体L1的第1侧面L1a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L1的第1侧面L1a而延伸的引出导体31b、32～34。
引出导体31a、31b与第1内部电极21一体形成，从第1内部电极21延伸，并接近叠层体L1的第1侧面L1a。引出导体32与第1内部电极22一体形成，从第1内部电极22延伸，并接近叠层体L1的第1侧面L1a。引出导体33与第1内部电极23一体形成，从第1内部电极23延伸，并接近叠层体L1的第1侧面L1a。引出导体34与第1内部电极24一体形成，从第1内部电极24延伸，并接近叠层体L1的第1侧面L1a。
第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。由此，第1内部电极21～24成为通过第1外部连接导体5相互电连接。
4个第1内部电极21～24中，1个以上且比该第1内部电极的总数4少1个的数量以下的第1内部电极21，即，1个第1内部电极21，通过引出导体31a与第1端子导体1电连接。由于第1内部电极21～24通过第1外部连接导体5相互电连接，因此第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。由此，第1内部电极21～24成为并联连接。
在第2内部电极44上，形成有为引出至叠层体L1的第2侧面L1b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L1的第2侧面L1b而延伸的引出导体51～53、54b。
引出导体51与第2内部电极41一体形成，从第2内部电极41延伸，并接近叠层体L1的第2侧面L1b。引出导体52与第2内部电极42一体形成，从第2内部电极42延伸，并接近叠层体L1的第2侧面L1b。引出导体53与第2内部电极43一体形成，从第2内部电极43延伸，并接近叠层体L1的第2侧面L1b。引出导体54a、54b与第2内部电极44一体形成，从第2内部电极44延伸，并接近叠层体L1的第2侧面L1b。
第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。由此，第2内部电极41～44成为通过第2外部连接导体6相互电连接。
4个第2内部电极41～44中，1个以上且比该第2内部电极的总数4少1个的数量以下的第2内部电极44，即，1个第2内部电极44，通过引出导体54a与第2端子导体2电连接。由于第2内部电极41～44通过第2外部连接导体6相互电连接，因此第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。由此，第2内部电极41～44成为并联连接。
在第3内部电极61上，形成有为引出至叠层体L1的第1侧面L1a而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L1的第1侧面L1a而延伸的引出导体71b、72～74。
引出导体71a、71b与第3内部电极61一体形成，从第3内部电极61延伸，并接近叠层体L1的第1侧面L1a。引出导体72与第3内部电极62一体形成，从第3内部电极62延伸，并接近叠层体L1的第1侧面L1a。引出导体73与第3内部电极63一体形成，从第3内部电极63延伸，并接近叠层体L1的第1侧面L1a。引出导体74与第3内部电极64一体形成，从第3内部电极64延伸，并接近叠层体L1的第1侧面L1a。
第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。由此，第3内部电极61～64成为通过第3外部连接导体7相互电连接。
4个第3内部电极61～64中，1个以上且比该第3内部电极的总数4少1个的数量以下的第3内部电极61，即，1个第3内部电极61，通过引出导体71a与第3端子导体3电连接。由于第3内部电极61～64通过第3外部连接导体7相互电连接，因此第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。由此，第3内部电极61～64成为相互并联连接。
在第4内部电极84上，形成有为引出至叠层体L1的第2侧面L1b而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L1的第2侧面L1b而延伸的引出导体91～93、94b。
引出导体91与第4内部电极81一体形成，从第4内部电极81延伸，并接近叠层体L1的第2侧面L1b。引出导体92与第4内部电极82一体形成，从第4内部电极42延伸，并接近叠层体L1的第2侧面L1b。引出导体93与第4内部电极83一体形成，从第4内部电极83延伸，并接近叠层体L1的第2侧面L1b。引出导体94a、94b与第4内部电极84一体形成，从第4内部电极84延伸，并接近叠层体L1的第2侧面L1b。
第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。由此，第4内部电极81～84成为通过第4外部连接导体9相互电连接。
4个第4内部电极81～84中，1个以上且比该第4内部电极的总数4少1个的数量以下的第4内部电极84，即，1个第4内部电极84，通过引出导体94a与第4端子导体4电连接。由于第4内部电极81～84通过第4外部连接导体8相互电连接，因此第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体8电连接。由此，第4内部电极81～84成为并联连接。
如上所述，在叠层电容器阵列CA1中，利用多个第1和第2内部电极21～24、41～44和多个电介体层12～18，更具体的说，是利用多个第1和第2内部电极21～24、41～44，和在该多个第1和第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18，形成第1电容器C1。另外，在叠层电容器阵列CA1中，利用多个第3和第4内部电极61～64、81～84和多个电介体层12～18，更具体地说，是利用多个第3和第4内部电极61～64、81～84，和在该多个第3和第4内部电极61～64、81～84之间分别夹有的电介体层12～18，形成第2电容器C2。
在叠层电容器阵列CA1的第1电容器C1中，使通过引出导体31a与第1端子导体1直接连接的第1内部电极21的数量为1个，使其少于第1内部电极21～24的总数(在本实施方式中为4个)。另外，使通过引出导体54a与第2端子导体2直接连接的第2内部电极44的数量为1个，使其少于第2内部电极41～44的总数(在本实施方式中为4个)。另外，着眼于第1端子导体1，第1外部连接导体5的电阻成分成为相对于第1端子导体1串联连接。另外，着眼于第2端子导体2，第2外部连接导体6的电阻成分成为相对于第2端子导体2串联连接。由此，第1电容器C1，与包含在将全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中的现有的电容器相比，等效串联电阻变大。另外，通过使等效串联电阻变大，可以防止在共振频率上的阻抗急剧下降，可以实现宽频带化。
而且，在叠层电容器阵列CA1的第2电容器C2中，使通过引出导体71a与第3端子导体3直接连接的第3内部电极61的数量为1个，使其少于第3内部电极61～64的总数(在本实施方式中为4个)。另外，使通过引出导体94a与第4端子导体4直接连接的第4内部电极84的数量为1个，使其少于第4内部电极81～84的总数(在本实施方式中为4个)。另外，着眼于第3端子导体3，第3外部连接导体7的电阻成分成为相对于第3端子导体3串联连接。另外，着眼于第4端子导体4，第4外部连接导体8的电阻成分成为相对于第4端子导体4串联连接。由此，第2电容器C2，与包含在将全部的内部电极通过引出导体与对应的端子导体连接的叠层电容器阵列中的现有的电容器相比，等效串联电阻变大。另外，通过使等效串联电阻变大，可以防止在共振频率上的阻抗急剧下降，可以实现宽频带化。
如上所述，在叠层电容器阵列CA1中，对于包含在该叠层电容器阵列CA1中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA1中，可以控制等效串联电阻。
另外，在第1电容器C1中，调整通过引出导体31a与第1端子导体1电连接的第1内部电极21的数量、以及通过引出导体54a与第2端子导体2电连接的第2内部电极44的数量的至少一者的数量，由此，可将等效串联电阻设定为所希望的值。在第2电容器C2中，对通过引出导体71a与第3端子导体3电连接的第3内部电极61的数量、以及通过引出导体94a与第4端子导体4电连接的第4内部电极84的数量的至少一者的数量进行调整，由此，可将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA1中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在第1叠层电容器C1中，对通过引出导体31a与第1端子导体1电连接的第1内部电极21在叠层体L1的叠层方向上的位置、以及通过引出导体54a与第2端子导体2电连接的第2内部电极44在叠层体L1的叠层方向上的位置的至少一者进行调整，由此，可将等效串联电阻设定为所希望的值。在第2叠层电容器C2中，对通过引出导体71a与第3端子导体3电连接的第3内部电极61在叠层体L1的叠层方向上的位置、以及通过引出导体94a与第4端子导体4电连接的第4内部电极84在叠层体L1的叠层方向上的位置的至少一者进行调整，由此，可将等效串联电阻设定为所希望的值。
另外，在叠层电容器阵列CA1中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相互相向。因此，可以使由第1和第2内部电极21～24、41～44和电介体层12～18形成的第1电容器C1的静电容量增大。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相互相向。因此，可以使由第3和第4内部电极61～64、81～84和电介体层12～18形成的第2电容器C2的静电容量增大。由此，在形成于叠层电容器阵列CA1中的电容器C1、C2中，可以在使静电容量增大同时，控制等效串联电阻使其增大。
第2实施方式
参照图3和图4，对第2实施方式的叠层电容器阵列CA2的结构进行说明。第2实施方式的叠层电容器阵列CA2与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的配置。图3为第2实施方式的叠层电容器阵列的立体图。图4为第2实施方式的叠层电容器中包含的叠层体的分解立体图。
第2实施方式的叠层电容器阵列CA2，如图3所示，具有呈大致长方体形状的叠层体L2，和形成在叠层体L2的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5～8。
第1和第4端子导体1、4，以及第1和第4外部连接导体5、8均位于平行于叠层体L2的叠层方向的侧面中的第1侧面L2a上。从图3的左侧向右侧，以第1端子导体1、第1外部连接导体5、第4外部连接导体8、第4端子导体4的顺序形成第1和第4端子导体1、4以及第1和第4外部连接导体5、8。
第2和第3端子导体2、3，以及第2和第3外部连接导体6、7均位于平行于叠层体L2的叠层方向的侧面中的与第1侧面L2a相对的第2侧面L2b上。从图3的左侧向右侧，以第2端子导体2、第2外部连接导体6、第3外部连接导体7、第3端子导体3的顺序形成第2和第3端子导体2、3以及第2和第3外部连接导体6、7。
如图4所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L2。在叠层体L2中，包括具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L2内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA2包括：利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA2中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L2的第1侧面L2a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L2的第1侧面L2a而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L2的第2侧面L2b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L2的第2侧面L2b而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L2第2侧面L2b而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L2的第2侧面L2b而延伸的引出导体71b、72～74。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，而且第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L2第1侧面L2a而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L2的第1侧面L2a而延伸的引出导体91～93、94b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅是第4内部电极84，而且第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA2的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA2的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8和第4内部电极84电连接。由此，第2电容器C2，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA2中，对于包含在该叠层电容器阵列CA2中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA2中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA2中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA2中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18而互相相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18而相互相向。由此，在形成于叠层电容器阵列CA2中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第3实施方式
参照图5和图6，对第3实施方式的叠层电容器阵列CA3的结构进行说明。第3实施方式的叠层电容器阵列CA3与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的配置。图5为第3实施方式的叠层电容器阵列的立体图。图6为第3实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第3实施方式的叠层电容器阵列CA3，如图5所示，具有呈大致长方体形状的叠层体L3，和形成在叠层体L3的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5～8。
第1和第3端子导体1、3，以及第1和第3外部连接导体5、7均位于平行于叠层体L3的叠层方向的侧面中的第1侧面L3a上。从图5的左侧向右侧，以第1外部连接导体5、第1端子导体1、第3端子导体3、第3外部连接导体7的顺序形成第1和第3端子导体1、3以和第1和第3外部连接导体5、7。
第2和第4端子导体2、4，以及第2和第4外部连接导体6、8均位于平行于叠层体L3的叠层方向的侧面中的与第1侧面L3a相对的第2侧面L3b上。从图5的左侧向右侧，以第2外部连接导体6、第2端子导体2、第4端子导体4、第4外部连接导体8的顺序形成有第2和第4端子导体2、4以及第2和第4外部连接导体6、8。
如图6所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L3。在叠层体L3中，包括具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L3内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA3包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA3中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L3的第1侧面L3a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L3的第1侧面L3a而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，而且第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L3的第2侧面L3b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L3的第2侧面L3b而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，而且第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L3的第1侧面L3a而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L3的第1侧面L3a而延伸的引出导体71b、72～74。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L3第2侧面L3b而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L3的第2侧面L3b而延伸的引出导体91～93、94b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅第4内部电极84而且第4内部电极81～83，它们都通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA3的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA3的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8和第4内部电极84电连接。由此，第2电容器C2，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容部相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA3中，对于包含在该叠层电容器阵列CA3中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体相连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA3中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA3中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA3中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并互相相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相互相向。由此，在形成于叠层电容器阵列CA3中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第4实施方式
参照图7和图8，对第4实施方式的叠层电容器阵列CA4的结构进行说明。第4实施方式的叠层电容器阵列CA4与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的配置。图7为第4实施方式的叠层电容器阵列的立体图。图8为第4实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第4实施方式的叠层电容器阵列CA4，如图7所示，具有呈大致长方体形状的叠层体L4，和形成在叠层体L4的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5～8。
第1和第3端子导体1、3，以及第2和第4外部连接导体6、8均位于平行于叠层体L4的叠层方向的侧面中的第1侧面L4a上。从图7的左侧向右侧，以第2外部连接导体6、第1端子导体1、第3端子导体3、第4外部连接导体8的顺序形成有第1和第3端子导体1、3以及第2和第4外部连接导体6、8。
第2和第4端子导体2、4，以及第1和第3外部连接导体5、7，均位于平行于叠层体L4的叠层方向的侧面中的与第1侧面L4a相对的第2侧面L4b上。从图7的左侧向右侧，以第1外部连接导体5、第2端子导体2、第4端子导体4、第3外部连接导体7的顺序形成有第2和第4端子导体2、4以及第1和第3外部连接导体5、7。
如图8所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L4。在叠层体L4中，包括：具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L4内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA4包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA4中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L4的第1侧面L4a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L4的第2侧面L4b而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L4的第2侧面L4b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L4的第1侧面L4a而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L4第1侧面L4a而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L4的第2侧面L4b而延伸的引出导体71b、72～74。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L4第2侧面L4b而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L4的第1侧面L4a而延伸的引出导体91～93、94b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅是第4内部电极84，第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA4的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA4的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8和第4内部电极84电连接。由此，第2电容器C2，与全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容部相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA4中，对于包含在该叠层电容器阵列CA4中的第1和第2电容器C1、C2两者，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA4中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA4中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA4中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA4中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第5实施方式
参照图9和图10，对第5实施方式的叠层电容器阵列CA5的结构进行说明。第5实施方式的叠层电容器阵列CA5与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的配置。图9为第5实施方式的叠层电容器阵列的立体图。图10为第5实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第5实施方式的叠层电容器阵列CA5，如图9所示，具有呈大致长方体形状的叠层体L5，和形成在叠层体L5的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5～8。
第1和第3端子导体1、3以及第2和第4外部连接导体6、8，均位于平行于叠层体L5的叠层方向的侧面中的第1侧面L5a上。从图9的左侧向右侧，以第1端子导体1、第2外部连接导体6、第3端子导体3、第4外部连接导体8的顺序形成第1和第3端子导体1、3以及第2和第4外部连接导体6、8。
第2和第4端子导体2、4以及第1和第3外部连接导体5、7均位于平行于叠层体L5的叠层方向的侧面中的与第1侧面L5a相对的第2侧面L5b上。从图9的左侧向右侧，以第1外部连接导体5、第2端子导体2、第3外部连接导体7、第4端子导体4的顺序形成第2和第4端子导体2、4以及第1和第3外部连接导体5、7。
如图10所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L5。在叠层体L5中，包括具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组、和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L5内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA5包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA5中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L5的第1侧面L5a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L5的第2侧面L5b而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L5的第2侧面L5b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L5的第1侧面L5a而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L5第1侧面L5a而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L5的第2侧面L5b而延伸的引出导体71b、72～74。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L5第2侧面L5b而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L5的第1侧面L5a而延伸的引出导体91～93、94b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅是第4内部电极84，第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA5的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA5的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8和第4内部电极84电连接。由此，第2电容器C2，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA5中，对于包含在该叠层电容器阵列CA5中的第1和第2电容器C1、C2两者，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA5中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA5中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA5中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA5中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第6实施方式
参照图11和图12，对第6实施方式的叠层电容器阵列CA6的结构进行说明。第6实施方式的叠层电容器阵列CA6与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的配置。图11为第6实施方式的叠层电容器阵列的立体图。图12为第6实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第6实施方式的叠层电容器阵列CA6，如图11所示，具有呈大致长方体形状的叠层体L6，和形成在叠层体L6的侧面上的多个作为外部导体的第1～第4端子导体1、2、3A、3B、4A、4B及第1和第2外部连接导体5、6。
第1和第4端子导体1、4A、4B，以及第1外部连接导体5均位于平行于叠层体L6的叠层方向的侧面中的第1侧面L6a上。从图11的左侧向右侧，以第1端子导体1、第1外部连接导体5、第4端子导体4A、第4端子导体4B的顺序形成第1和第4端子导体1、4A、4B以及第1外部连接导体5。
第2和第3端子导体2、3A、3B以及第2外部连接导体6均位于平行于叠层体L6的叠层方向的侧面中的与第1侧面L6a相对的第2侧面L6b上。从图11的左侧向右侧，以第2端子导体2、第2外部连接导体6、第3端子导体3A、第3端子导体3B的顺序，形成第2和第3端子导体2、3A、3B以及第2外部连接导体6。
如图12所示，通过将多层(在本实施方式中为9层)电介体层11～19层叠，而构成叠层体L6。在叠层体L6中，包括：具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3和第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L6内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA6包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA6中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L6的第1侧面L6a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L6的第1侧面L6a而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L6的第2侧面L6b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L6的第2侧面L6b而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61～64上，形成有为引出至叠层体L6第2侧面L6b而延伸的引出导体71a～74a、71b～74b。
第3内部电极61～64分别通过对应的引出导体71a～74a与第3端子导体3A电连接。第3内部电极61～64分别通过对应的引出导体71b～74b与第3端子导体3B电连接。
在第4内部电极81～84上，形成有为引出至叠层体L6第1侧面L6a而延伸的引出导体91a～94a、91b～94b。
第4内部电极81～84分别通过对应的引出导体91a～94a与第4端子导体4A电连接。第4内部电极81～84分别通过对应的引出导体91b～94b与第4端子导体4B电连接。
在叠层电容器阵列CA6的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA6中，在包含于该叠层电容器阵列CA6中的第1电容器C1中，与全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，使等效串联电阻增大，另一方面，在第2电容器C2中，全部的内部电极通过引出导体与对应的端子导体直接连接。因此，叠层电容器阵列CA6包括，等效串联电阻大的第1电容器C1和未将等效串联电阻设定为增大的第2叠层电容器C2。
如上所述，在叠层电容器阵列CA6中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA6中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA6中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA6中的电容器C1中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第7实施方式
参照图13和图14，对第7实施方式的叠层电容器阵列CA7的结构进行说明。第7实施方式的叠层电容器阵列CA7与第2实施方式的叠层电容器阵列CA2的不同之处在于，第1电容器的等效串联电阻的大小。图13为第7实施方式的叠层电容器阵列的立体图。图14为第7实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第7实施方式的叠层电容器阵列CA7，如图13所示，具有呈大致长方体形状的叠层体L7，和形成在叠层体L7的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5～8。
第1和第4端子导体1、4以及第1和第4外部连接导体5、8均位于平行于叠层体L7的叠层方向的侧面中的第1侧面L7a上。从图13的左侧向右侧，以第1端子导体1、第1外部连接导体5、第4外部连接导体8、第4端子导体4的顺序形成第1和第4端子导体1、4以及第1和第4外部连接导体5、8。
第2和第3端子导体2、3以及第2和第3外部连接导体6、7均位于平行于叠层体L7的叠层方向的侧面中的与第1侧面L7a相对的第2侧面L7b上。从图1 3的左侧向右侧，以第2端子导体2、第2外部连接导体6、第3外部连接导体7、第3端子导体3的顺序，形成第2和第3端子导体2、3以及第2和第3外部连接导体6、7。
如图14所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L7。在叠层体L7中，包括：具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L7内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA7包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84，和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
即，多个第1和第2内部电极21～24、41～44分别具有在之间夹着电介体层12～18并在叠层方向上相向的区域。多个第3和第4内部电极61～64、81～84分别在之间夹着电介体层12～18并在叠层方向上相向的区域。但是，第1内部电极21的面积比层叠在同层中的第3内部电极61的面积小。第2内部电极44的面积比层叠在同层中的第4内部电极84的面积小。由此，第1和第2内部电极21、41在叠层方向上相向的区域，比第3和第4内部电极61、81在叠层方向上相向的区域小。第1和第2内部电极24、44在叠层方向上相向的区域，比第3和第4内部电极64、84在叠层方向上相向的区域小。
在叠层电容器阵列CA7中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L7的第1侧面L7a而延伸的引出导体31a。在各第1内部电极21～24上，形成有为引出至叠层体L7的第1侧面L7a而延伸的引出导体31b、32～34。
第1内部电极21通过引出导体31a与第1端子导体1电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L7的第2侧面L7b而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L7的第2侧面L7b而延伸的引出导体51～53、54b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L7第2侧面L7b而延伸的引出导体71a。在各第3内部电极61～64上，形成有为引出至叠层体L7的第2侧面L7b而延伸的引出导体71b、72～74。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L7第1侧面L7a而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L7的第1侧面L7a而延伸的引出导体91～93、94b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅是第4内部电极84，第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA7的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA7的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8和第4内部电极84电连接。由此，第2电容器C2，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容部相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA7中，对于包含在该叠层电容器阵列CA7中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA7中，可以控制等效串联电阻。
另外，在叠层电容器阵列CA7中，第1内部电极21的面积比叠层在同层上的第3内部电极61的面积小。第2内部电极44的面积比叠层在同层上的第4内部电极84的面积小。因此，第1叠层电容器C1的等效串联电阻与第2叠层电容器C2的等效串联电阻相比增大。由此，在叠层电容器阵列CA7中，可以包含等效串联电阻不同的电容器。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA7中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA7中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA7中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第8实施方式
参照图15和图16，对第8实施方式的叠层电容器阵列CA8的结构进行说明。第8实施方式的叠层电容器阵列CA8与第1实施方式的叠层电容器阵列CA1的不同之处在于，形成在叠层体上的外部导体的数量及其配置。图15为第8实施方式的叠层电容器阵列的立体图。图16为第8实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第8实施方式的叠层电容器阵列CA8，如图15所示，具有成大致长方体形状的叠层体L8，和形成在叠层体L8的侧面上的多个作为外部导体的第1～第4端子导体1A、1B、2A、2B、3、4及第1～第4外部连接导体5～8。
第1和第3端子导体1A、3A以及第2和第3外部连接导体6、7均位于平行于叠层体L8的叠层方向的侧面中的第1侧面L8a上。从图15的左侧向右侧，以第1端子导体1A、第2外部连接导体6、第3外部连接导体7、第3端子导体3A的顺序形成第1和第3端子导体1A、3A及第2和第3外部连接导体6、7。
第1和第3端子导体1B、3B以及第1和第4外部连接导体5、8均位于平行于叠层体L8的叠层方向的侧面中的与第1侧面L8a相对的第2侧面L8b上。从图15的左侧向右侧，以第1端子导体1B、第1外部连接导体5、第4外部连接导体8、第3端子导体3B的顺序形成第1和第3端子导体1B、3B以及第1和第4外部连接导体5、8。
第2端子导体2位于与叠层体L8的叠层方向平行的侧面中的第3侧面L8c，即，沿着垂直于叠层体L8的叠层方向的侧面的短边方向延伸的侧面的第3侧面L8c上。第4端子导体4位于与叠层体L8的叠层方向平行的侧面中的第4侧面L8d，即，沿着垂直于叠层体L8的叠层方向的侧面的短边方向延伸的侧面且与第3侧面L8c相向的第4侧面L8d上。
如图16所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L8。在叠层体L8中，包括：具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L8内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA8包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA8中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L8的第1侧面L8a而延伸的引出导体31a。在第1内部电极21上，还形成有为引出至叠层体L8的第2侧面L8b而延伸的引出导体31b、31c。在各第1内部电极22～24上，形成有为引出至叠层体L8的第2侧面L8b而延伸的引出导体32～34。
分别从第1内部电极21延伸出引出导体31a，以接近叠层体L8的第1侧面L8a，延伸出引出导体31b、31c，以接近叠层体L8的第2侧面L8b。从第1内部电极22延伸出引出导体32，以接近叠层体L8的第2侧面L8b。从第1内部电极23延伸出引出导体33，以接近叠层体L8的第2侧面L8b。从第1内部电极24延伸出引出导体34，以接近叠层体L8的第2侧面L8b。
第1内部电极21通过引出导体31a与第1端子导体1A电连接。第1内部电极21通过引出导体31b与第1端子导体1B电连接。第1内部电极21～24分别通过引出导体31c、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1A、1B电连接。
在第2内部电极44上，形成有为引出至叠层体L8的第3侧面L8c而延伸的引出导体54a。在各第2内部电极41～44上，形成有为引出至叠层体L8的第1侧面L8a而延伸的引出导体51～53、54b。
从第2内部电极41延伸出引出导体51，以接近叠层体L8的第1侧面L8a。从第2内部电极42延伸出引出导体52，以接近叠层体L8的第1侧面L8a。从第2内部电极43延伸出引出导体53，以接近叠层体L8的第1侧面L8a。分别从第2内部电极44延伸出引出导体54a，以接近叠层体L8的第3侧面L8c，延伸出引出导体54b，以接近叠层体L8的第1侧面L8a。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51～53、54b与第2外部连接导体6电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L8的第1侧面L8a而延伸的引出导体71a、71c。在第3内部电极61上，还形成有为引出至叠层体L8的第2侧面L8b而延伸的引出导体71b。在各第3内部电极62～64上，形成有为引出至叠层体L8的第2侧面L8b而延伸的引出导体72～74。
分别从第3内部电极61延伸出引出导体71a、71c，以接近叠层体L8的第1侧面L8a，延伸出引出导体71b，以接近叠层体L8的第2侧面L8b。从第3内部电极62延伸出引出导体72，以接近叠层体L8的第1侧面L8a。从第3内部电极63延伸出引出导体73，以接近叠层体L8的第1侧面L8a。从第3内部电极64延伸出引出导体74，以接近叠层体L8的第1侧面L8a。
第3内部电极61通过引出导体71a与第3端子导体3A电连接。第3内部电极61通过引出导体71b与第3端子导体3B电连接。第3内部电极61～64分别通过引出导体71c、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3A、3B电连接。
在第4内部电极84上，形成有为引出至叠层体L8的第4侧面L8d而延伸的引出导体94a。在各第4内部电极81～84上，形成有为引出至叠层体L8的第2侧面L8b而延伸的引出导体91～93、94b。
从第4内部电极81延伸出引出导体91，以接近叠层体L8的第2侧面L8b。从第4内部电极82延伸出引出导体92，以接近叠层体L8的第2侧面L8b。从第4内部电极83延伸出引出导体93，以接近叠层体L8的第2侧面L8b。分别从第4内部电极84延伸出引出导体94a，以接近叠层体L8的第4侧面L8d，延伸出引出导体94b，以接近叠层体L8的第2侧面L8b。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91～93、94b与第4外部连接导体8电连接。其结果是，不仅是第4内部电极84，第4内部电极81～83也通过第4外部连接导体8成为与第4端子导体4电连接。
在叠层电容器阵列CA8的第1电容器C1中，使第1端子导体1A、1B和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA8的第2电容器C2中，使第3端子导体3A、3B和第3内部电极62～64通过第3外部连接导体7及第3内部电极61电连接。另外，在第2叠层电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8及第4内部电极84电连接。由此，第2电容器C2与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA8中，对于包含在该叠层电容器阵列CA8中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA8中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA8中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA8中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA8中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
第9实施方式
参照图17和图18，对第9实施方式的叠层电容器阵列CA9的结构进行说明。第9实施方式的叠层电容器阵列CA9与第8实施方式的叠层电容器阵列CA8的不同之处在于，形成在叠层体上的外部导体的构成及其配置。图17为第9实施方式的叠层电容器阵列的立体图。图18为第9实施方式的叠层电容器阵列中包含的叠层体的分解立体图。
第9实施方式的叠层电容器阵列CA9，如图17所示，具有：成大致长方体形状的叠层体L9，和形成在叠层体L9的侧面上的多个作为外部导体的第1～第4端子导体1～4及第1～第4外部连接导体5、6A、6B、7、8A、8B。
第1和第3端子导体1、3以及第1和第3外部连接导体5、7均位于平行于叠层体L9的叠层方向的侧面中的第1侧面L9a上。从图17的左侧向右侧，以第1端子导体1、第1外部连接导体5、第3外部连接导体7、第3端子导体3的顺序形成第1和第3端子导体1、3及第1和第3外部连接导体5、7
第2和第4端子导体2、4以及第2和第4外部连接导体6B、8B均位于平行于叠层体L9的叠层方向的侧面中的与第1侧面L9a平行的第2侧面L9b上。从图17的左侧向右侧，以第2端子导体2、第2外部连接导体6B、第4外部连接导体8B、第4端子导体4的顺序形成第2和第4端子导体2、4及第2和第4外部连接导体6B、8B。
第2外部连接导体6A位于与叠层体L9的叠层方向平行的侧面中的第3侧面L9c上。第4外部连接导体8A位于与叠层体L9的叠层方向平行的侧面中的与第3侧面L9c相向的第4侧面L9d上。
如图18所示，通过将多层(在本实施方式中为9层)电介体层11～19叠层，而构成叠层体L9。在叠层体L9中，包括具有多层(在本实施方式中为各4层)第1及第2内部电极21～24、41～44的第1电极组，和具有多层(在本实施方式中为各4层)第3及第4内部电极61～64、81～84的第2电极组。第1电极组和第2电极组在叠层体L9内，在与电介体层11～19的叠层方向垂直的方向上并列设置。
叠层电容器阵列CA9包括，利用多个第1及第2内部电极21～24、41～44和在该多个第1及第2内部电极21～24、41～44之间分别逐层夹有的电介体层12～18而形成的第1电容器C1；以及，利用多个第3及第4内部电极61～64、81～84和在该多个第3及第4内部电极61～64、81～84之间分别夹有的电介体层12～18而形成的第2电容器C2。
在叠层电容器阵列CA9中，第1和第3内部电极21、61，第1和第3内部电极22、62，第1和第3内部电极23、63，以及第1和第3内部电极24、64，分别在叠层方向上位于同层。另外，第2和第4内部电极41、81，第2和第4内部电极42、82，第2和第4内部电极43、83，以及第2和第4内部电极44、84，也分别在叠层方向上位于同层。
在第1内部电极21上，形成有为引出至叠层体L9的第1侧面L9a而延伸的引出导体31a、31b。在各第1内部电极22～24上，形成有为引出至叠层体L9的第1侧面L9a而延伸的引出导体32～34。
分别从第1内部电极21延伸出引出导体31a、31b，以接近叠层体L9的第1侧面L9a。从第1内部电极22延伸出引出导体32，以接近叠层体L9的第1侧面L9a。从第1内部电极23延伸出引出导体33，以接近叠层体L9的第1侧面L9a。从第1内部电极24延伸出引出导体34，以接近叠层体L9的第1侧面L9a。
第1内部电极21通过引出导体31a与第1端子导体1A电连接。第1内部电极21～24分别通过引出导体31b、32～34与第1外部连接导体5电连接。其结果是，不仅是第1内部电极21，第1内部电极22～24也通过第1外部连接导体5成为与第1端子导体1电连接。
在第2内部电极44上，形成有为引出至叠层体L9的第2侧面L9b而延伸的引出导体54a、54c。在第2内部电极44上，还形成有为引出至叠层体L9的第3侧面L9c而延伸的引出导体54b。在各第2内部电极41～43上，形成有为引出至叠层体L9的第3侧面L9c而延伸的引出导体51a～53a。在各第2内部电极41～43上，还形成有为引出至叠层体L9的第2侧面L9b而延伸的引出导体51b～53b。
从第2内部电极41延伸出引出导体51a，以接近叠层体L9的第3侧面L9c，延伸出引出导体51b，以接近叠层体L9的第2侧面L9b。从第2内部电极42延伸出引出导体52a，以接近叠层体L9的第3侧面L9c，延伸出引出导体52b，以接近叠层体L9的第2侧面L9b。从第2内部电极43延伸出引出导体53a，以接近叠层体L9的第3侧面L9c，延伸出引出导体53b，以接近叠层体L9的第2侧面L9b。分别从第2内部电极44延伸出引出导体54a，以接近叠层体L9的第2侧面L9b，延伸出引出导体54b，以接近叠层体L9的第3侧面L9c，延伸出引出导体54c，以接近叠层体L9的第2侧面L9b。
第2内部电极44通过引出导体54a与第2端子导体2电连接。第2内部电极41～44分别通过引出导体51a～53a、54b与第2外部连接导体6A电连接。而且，第2内部电极41～44分别通过引出导体5 1b～53b、54c与第2外部连接导体6B电连接。其结果是，不仅是第2内部电极44，第2内部电极41～43也通过第2外部连接导体6A、6B成为与第2端子导体2电连接。
在第3内部电极61上，形成有为引出至叠层体L9的第1侧面L9a而延伸的引出导体71a、71b。在各第3内部电极62～64上，形成有为引出至叠层体L9的第1侧面L9a而延伸的引出导体72～74。
分别从第3内部电极61延伸出引出导体71a、71b，以接近叠层体L9的第1侧面L9a。从第3内部电极62延伸出引出导体72，以接近叠层体L9的第1侧面L9a。从第3内部电极63延伸出引出导体73，以接近叠层体L9的第1侧面L9a。从第3内部电极64延伸出引出导体74，以接近叠层体L9的第1侧面L9a。
第3内部电极61通过引出导体71a与第3端子导体3电连接。第3内部电极61～64分别通过引出导体71b、72～74与第3外部连接导体7电连接。其结果是，不仅是第3内部电极61，第3内部电极62～64也通过第3外部连接导体7成为与第3端子导体3电连接。
在第4内部电极84上，形成有为引出至叠层体L9的第2侧面L9b而延伸的引出导体94a、94c。在第4内部电极84上，还形成有为引出至叠层体L9的第4侧面L9d而延伸的引出导体94b。在各第4内部电极81～83上，形成有为引出至叠层体L9的第4侧面L9d而延伸的引出导体91a～93a。在各第4内部电极81～83上，还形成有为引出至叠层体L9的第2侧面L9b而延伸的引出导体91b～93b。
分别从第4内部电极81延伸出引出导体91a，以接近叠层体L9的第4侧面L9d，延伸出引出导体91b，以接近叠层体L9的第2侧面L9b。分别从第4内部电极82延伸出引出导体92a，以接近叠层体L9的第4侧面L9d，延伸出引出导体92b，以接近叠层体L9的第2侧面L9b。分别从第4内部电极83延伸出引出导体93a，以接近叠层体L9的第4侧面L9d，延伸出引出导体93b，以接近叠层体L9的第2侧面L9b。分别从第4内部电极84延伸出引出导体94a、94c，以接近叠层体L9的第2侧面L9b，延伸出引出导体94b，以接近叠层体L9的第4侧面L9d。
第4内部电极84通过引出导体94a与第4端子导体4电连接。第4内部电极81～84分别通过引出导体91a～93a、94b与第4外部连接导体8A电连接。第4内部电极81～84还分别通过引出导体91b～93b、94c与第4外部连接导体8B电连接。其结果是，不仅是第4内部电极84，第4内部电极81～83也通过第4外部连接导体8A、8B成为与第4端子导体4电连接。
在叠层电容器阵列CA9的第1电容器C1中，使第1端子导体1和第1内部电极22～24通过第1外部连接导体5和第1内部电极21电连接。另外，在第1电容器C1中，使第2端子导体2和第2内部电极41～43通过第2外部连接导体6A、6B和第2内部电极44电连接。由此，第1电容器C1，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
在叠层电容器阵列CA9的第2电容器C2中，使第3端子导体3和第3内部电极62～64通过第3外部连接导体7和第3内部电极61电连接。另外，在第2电容器C2中，使第4端子导体4和第4内部电极81～83通过第4外部连接导体8A、8B和第4内部电极84电连接。由此，第2电容器C2，与将全部的内部电极通过引出导体与对应的端子导体直接连接的现有的叠层电容器阵列的电容器相比，等效串联电阻变大。
如上所述，在叠层电容器阵列CA9中，对于包含在该叠层电容器阵列CA9中的第1和第2电容器C1、C2两者，与将全部的内部电极通过引出导体与对应的端子导体连接的现有的电容器相比，可以实现使等效串联电阻增大。
如上所述，在叠层电容器阵列CA9中，可以控制等效串联电阻。
另外，在第1电容器C1中，通过对第1内部电极21和第2内部电极44的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。在第2电容器C2中，通过对第3内部电极61和第4内部电极84的至少一者的数量或在叠层方向上的位置进行调整，可以将等效串联电阻设定为所希望的值。因此，在叠层电容器阵列CA9中，可以容易且精度良好地进行等效串联电阻的控制。
另外，在叠层电容器阵列CA9中，多个第1和第2内部电极21～24、41～44定位成，在各个之间夹有一层电介体层12～18并相向。另一方面，多个第3和第4内部电极61～64、81～84定位成，在各个之间夹有一层电介体层12～18并相向。由此，在形成于叠层电容器阵列CA9中的电容器C1、C2中，可以在使静电容量增大的同时，控制等效串联电阻使其增大。
以上，对本发明的优选的实施方式进行了详细说明，但是，本发明并不限定于上述实施方式。例如，包含在叠层电容器阵列中的电容器的数量并不局限于上述实施方式中所记载的数量，例如也可以是3个以上。另外，电介体层11～19的叠层数量和第1～第4内部电极21～24、41～44、61～64、81～84各个的叠层数量并不局限于上述实施方式中所记载的数量。因此，可以分别含有2层以上第1和第2内部电极，可以分别含有1层以上第3和第4内部电极。
另外，多个第1内部电极21～24中至少1个第1内部电极，和多个第2内部电极41～44中至少1个第2内部电极，可以定位成，在之间夹着至少1层电介体层并相向。另一方面，多个第3内部电极61～64中至少1个第3内部电极，和多个第4内部电极81～84中至少1个第4内部电极，可以定位成，在之间夹着至少1层电介体层并相向。因此，例如，也可以如图19、20、21所示，将第3内部电极61和第3内部电极62定位成，在之间夹着电介体层12并相向，将第4内部电极83和第4内部电极84定位成，在之间夹着电介体层18而相向。图19表示第2实施方式的变形例，图20表示第6实施方式的变形例，图21表示第7实施方式的变形例。在上述情况下，多个第1和第2内部电极21～24、41～44在各个之间夹着一层电介体层12～18并相向。多个第3和第4内部电极62～64、81～83在各个之间夹着一层电介体层13～17并相向。
另外，第1和第3内部电极21～24、61～64也可以不位于同层。第2和第4内部电极41～44、81～84也可以不位于同层。第1～第4内部电极22～24、41～43、62～64、81～83的形状并不局限于上述实施方式中记载的形状，也可以与对应的外部连接导体电连接。第1～第4内部电极21、44、61、84的形状并不局限于上述实施方式中记载的形状，也可以与对应的端子导体和外部连接导体电连接。
另外，端子导体1、1A、1B、2、3、3A、3B、4的数量，不局限于上述实施方式中记载的数量。另外，外部连接导体5、6、6A、6B、7、8、8A、8B的数量也不局限于上述实施方式中记载的数量。第1～第4端子导体1、1A、1B、2、3、3A、3B、4也可以是分别不同的数量。第1～第4外部连接导体5、6、6A、6B、7、8、8A、8B也可以是分别不同的数量。
另外，通过引出导体与端子导体1、1A、1B、2、3、3A、3B、4直接连接的内部电极的数量和在叠层方向上的位置也不局限于上述实施方式中记载的数量和位置。
另外，在包含于叠层电容器阵列中的每个电容器中，内部电极的叠层数量也可以不同。第1和第3内部电极21～24、61～64在叠层方向上可以不位于同层。第2和第4内部电极41～44、81～84在叠层方向上可以不位于同层。
从上面已经描述的发明可知，很明显本发明可以以各种方式进行改变。这些改变并不能被看作脱离本发明的精神和范围，所有对本领域内普通技术人员而言显而易见的这些修改都被认为包含在下述的权利要求的范围内。

Claims (4)

1.一种叠层电容器阵列，其特征在于：
具有：层叠有多个电介体层的叠层体，和形成在所述叠层体上的多个外部导体；
所述多个外部导体包括，相互电绝缘的第1～第4端子导体、以及第1和第2外部连接导体；
所述叠层体包括：具有多个第1内部电极和多个第2内部电极的第1电极组，和具有第3内部电极和第4内部电极的第2电极组；
所述第1电极组和所述第2电极组，在所述叠层体内，在与所述多个电介体层的叠层方向垂直的方向上并列配置；
所述多个第1内部电极中至少1个第1内部电极和所述多个第2内部电极中至少1个第2内部电极，定位成在之间夹着至少1层所述电介体层而相互相对；
所述第3和第4内部电极，定位成在之间夹着至少1层所述电介体层而相互相对；
所述各第1内部电极通过引出导体而与所述第1外部连接导体电连接；
所述各第2内部电极通过引出导体而与所述第2外部连接导体电连接；
所述第3内部电极通过引出导体而与所述第3端子导体电连接；
所述第4内部电极通过引出导体而与所述第4端子导体电连接；
所述多个第1内部电极中，1个以上且比该第1内部电极的总数少1个的数量以下的第1内部电极，通过引出导体与所述第1端子导体电连接；
所述多个第2内部电极中，1个以上且比该第2内部电极的总数少1个的数量以下的第2内部电极，通过引出导体与所述第2端子导体电连接。
2.如权利要求1所述的叠层电容器阵列，其特征在于：
所述多个第1和第2内部电极定位成，在各个之间夹着至少一层所述电介体层而相互相同。
3.如权利要求1所述的叠层电容器阵列，其特征在于：
所述多个外部导体还包括，第3外部连接导体和第4外部连接导体；
所述第2电极组具有多个所述第3和第4内部电极；
所述各第3内部电极通过引出导体与所述第3外部连接导体电连接；
所述各第4内部电极通过引出导体与所述第4外部连接导体电连接；
所述多个第3内部电极中，1个以上且比该第3内部电极的总数少1个的数量以下的第3内部电极，通过引出导体与所述第3端子导体电连接；
所述多个第4内部电极中，1个以上且比该第4内部电极的总数少1个的数量以下的第4内部电极，通过引出导体与所述第4端子导体电连接。
4.如权利要求1所述的叠层电容器阵列，其特征在于：
由所述多个第1和第2内部电极及所述多个电介体层形成第1电容器；
由所述第3和第4内部电极及所述多个电介体层形成第2电容器；
所述第1电容器的等效串联电阻和所述第2电容器的等效串联电阻不同。
CN2007101362423A 2006-07-12 2007-07-12 叠层电容器阵列 Active CN101106019B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006191833A JP4293560B2 (ja) 2006-07-12 2006-07-12 積層コンデンサアレイ
JP2006-191833 2006-07-12
JP2006191833 2006-07-12

Publications (2)

Publication Number Publication Date
CN101106019A true CN101106019A (zh) 2008-01-16
CN101106019B CN101106019B (zh) 2010-06-09

Family

ID=38949023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101362423A Active CN101106019B (zh) 2006-07-12 2007-07-12 叠层电容器阵列

Country Status (4)

Country Link
US (1) US7411776B2 (zh)
JP (1) JP4293560B2 (zh)
KR (1) KR100899300B1 (zh)
CN (1) CN101106019B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510464B (zh) * 2008-02-13 2011-11-02 Tdk株式会社 层叠电容器阵列
CN102623180A (zh) * 2011-01-28 2012-08-01 株式会社村田制作所 电子部件以及基板模块
TWI413140B (zh) * 2008-03-14 2013-10-21 Tdk Corp Laminated capacitor and laminated capacitor installation structure
CN104206029A (zh) * 2012-03-29 2014-12-10 利盟国际有限公司 用于使用z向印刷电路板器件表面安装集成电路的球栅阵列系统
CN104810149A (zh) * 2014-01-27 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
US9875851B2 (en) 2012-05-08 2018-01-23 Epcos Ag Ceramic multi-layered capacitor

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268276B2 (ja) * 2006-05-22 2013-08-21 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
US8310804B2 (en) * 2007-05-22 2012-11-13 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
EP2205913B1 (en) 2007-11-05 2020-12-30 LG Electronics Inc. Refrigerator and control method thereof
JP4428446B2 (ja) * 2007-12-28 2010-03-10 Ｔｄｋ株式会社 積層コンデンサ
JP4502006B2 (ja) * 2007-12-28 2010-07-14 Ｔｄｋ株式会社 貫通型積層コンデンサアレイ
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
JP5077180B2 (ja) * 2008-10-10 2012-11-21 Ｔｄｋ株式会社 積層コンデンサ
JP5093044B2 (ja) * 2008-10-20 2012-12-05 Ｔｄｋ株式会社 積層コンデンサ
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
JP5409443B2 (ja) * 2010-03-03 2014-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP5353911B2 (ja) * 2011-01-28 2013-11-27 株式会社村田製作所 電子部品及び基板モジュール
WO2012108122A1 (ja) * 2011-02-08 2012-08-16 株式会社村田製作所 コンデンサアレイ、及び、コンデンサアレイの実装方法
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US9837209B2 (en) * 2012-11-21 2017-12-05 Qualcomm Incorporated Capacitor structure for wideband resonance suppression in power delivery networks
KR101514514B1 (ko) * 2013-04-22 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101994713B1 (ko) 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2707844B2 (ja) 1991-01-16 1998-02-04 株式会社村田製作所 ノイズフィルタ
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
JPH1126291A (ja) 1997-07-01 1999-01-29 Taiyo Yuden Co Ltd チップ型コンデンサアレイ
JPH1167507A (ja) 1997-08-26 1999-03-09 Taiyo Yuden Co Ltd チップ型ｃｒ複合アレイ
US6266229B1 (en) * 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP4513138B2 (ja) * 1999-05-19 2010-07-28 株式会社村田製作所 積層コンデンサ
JP3489728B2 (ja) * 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
JP2004502315A (ja) * 2000-07-06 2004-01-22 ファイカンプ　ホールディング　ビー　ヴェー セラミック多層キャパシタアレイ
JP3788329B2 (ja) * 2001-11-29 2006-06-21 株式会社村田製作所 コンデンサアレイ
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
JP3907599B2 (ja) 2003-03-07 2007-04-18 Ｔｄｋ株式会社 積層コンデンサ
JP4086812B2 (ja) 2004-05-31 2008-05-14 Ｔｄｋ株式会社 積層コンデンサ
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510464B (zh) * 2008-02-13 2011-11-02 Tdk株式会社 层叠电容器阵列
TWI413140B (zh) * 2008-03-14 2013-10-21 Tdk Corp Laminated capacitor and laminated capacitor installation structure
CN102623180A (zh) * 2011-01-28 2012-08-01 株式会社村田制作所 电子部件以及基板模块
CN102623180B (zh) * 2011-01-28 2015-07-29 株式会社村田制作所 电子部件以及基板模块
CN104206029A (zh) * 2012-03-29 2014-12-10 利盟国际有限公司 用于使用z向印刷电路板器件表面安装集成电路的球栅阵列系统
CN104206029B (zh) * 2012-03-29 2017-03-08 利盟国际有限公司 用于使用z向印刷电路板器件表面安装集成电路的球栅阵列系统
US9875851B2 (en) 2012-05-08 2018-01-23 Epcos Ag Ceramic multi-layered capacitor
CN104810149A (zh) * 2014-01-27 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN104810149B (zh) * 2014-01-27 2018-07-27 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Also Published As

Publication number Publication date
US20080013250A1 (en) 2008-01-17
JP4293560B2 (ja) 2009-07-08
US7411776B2 (en) 2008-08-12
CN101106019B (zh) 2010-06-09
JP2008021797A (ja) 2008-01-31
KR20080006497A (ko) 2008-01-16
KR100899300B1 (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
CN101106019B (zh) 叠层电容器阵列
JP6121375B2 (ja) 積層セラミック電子部品
TWI739987B (zh) 積層陶瓷電子零件
US8488296B2 (en) Multilayer capacitor
US8659872B2 (en) Multilayer capacitor that includes a capacitor element body and at least four terminal units
CN101345134B (zh) 层叠电容器
CN108400014B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104900405A (zh) 多层陶瓷电子组件和具有该多层陶瓷电子组件的组装板
CN101465204B (zh) 叠层电容器阵列
CN101106017B (zh) 贯通型叠层电容器
JP2020027930A (ja) 積層型キャパシタ
JP4577325B2 (ja) 貫通型積層コンデンサ
KR20170110467A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US11776746B2 (en) Multilayer capacitor
JPH07272975A (ja) 複合コンデンサ
CN101458993B (zh) 层叠电容器阵列
JP2021097202A (ja) 積層型キャパシタ及びその実装基板
US11594376B2 (en) Electronic component and board having the same mounted thereon
CN111326344B (zh) 层叠陶瓷电子部件和电路板
CN114694968A (zh) 多层电容器和其上安装有该多层电容器的板
JP4412386B2 (ja) 貫通型積層コンデンサ
KR102694709B1 (ko) 적층형 커패시터 및 그 실장 기판
CN108695061A (zh) 多层电子组件
JPH07201635A (ja) セラミックコンデンサ
KR20160058509A (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant