CN102623180A - 电子部件以及基板模块 - Google Patents

电子部件以及基板模块 Download PDF

Info

Publication number
CN102623180A
CN102623180A CN2012100155573A CN201210015557A CN102623180A CN 102623180 A CN102623180 A CN 102623180A CN 2012100155573 A CN2012100155573 A CN 2012100155573A CN 201210015557 A CN201210015557 A CN 201210015557A CN 102623180 A CN102623180 A CN 102623180A
Authority
CN
China
Prior art keywords
outer electrode
conductor
electronic unit
duplexer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100155573A
Other languages
English (en)
Other versions
CN102623180B (zh
Inventor
黑田誉一
川口庆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102623180A publication Critical patent/CN102623180A/zh
Application granted granted Critical
Publication of CN102623180B publication Critical patent/CN102623180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种电子部件以及基板模块，可实现低ESL化的同时能够抑制在安装于电路基板时产生短路。层叠体(11)中内置有用于形成电容器的电容导体(18、19)以及内部导体(32)。外部电极(12a、12b)分别经由引出导体(20、21)与电容导体(18、19)连接。内部导体(32)与电容导体(18、19)相对置。外部电极(13、14)经由引出导体(22、23)与电容导体(18)连接。外部电极(15、16)经由引出导体(24、25)与电容导体(19)连接。

Description

电子部件以及基板模块
技术领域
本发明涉及电子部件以及基板模块，更进一步而言，涉及内置有电容器的电子部件以及基板模块。
背景技术
作为现有的电子部件，例如已知有专利文献1中记载的层叠电容器。图22是专利文献1中记载的层叠电容器500的正面图。
层叠电容器500具备：层叠体502、内部导体504、506、引出电极508、510以及外部电极512、514。层叠体502由多个电介质层层叠而构成。图22中，层叠体502的下侧的面为安装面。内部导体504、506与电介质层一并进行层叠，通过夹持电介质层相互地对置，形成静电电容。引出电极508、510分别与内部导体504、506连接，并引出至安装面。外部电极512、514分别与引出电极508、510连接。以上那样的层叠电容器500中，通过使引出电极508、510间的距离与从内部导体504、506至安装面为止的距离保持规定的关系，以实现等效串联电感的降低。
但是，在专利文献1记载的层叠电容器500中，外部电极512、514接近，所以，将其安装于电路基板时，存在有外部电极512与外部电极514通过焊锡而连接的危险性。即，在层叠电容器500中有产生短路的危险性。
专利文献1：JP特开2004-140183号公报
发明内容
在此，本发明的目的在于提供一种能够实现低ESL化并能够抑制在安装至电路基板时产生短路的电子部件以及基板模块。
本发明的一方式所涉及的电子部件的特征在于具备：长方体状的层叠体，其由多个电介质层层叠而形成；第一电容导体，其设置在所述电介质层上；第一引出导体，其与所述第一电容导体连接，并且引出至所述层叠体的第一端面；第三引出导体，其与所述第一电容导体连接，并且引出至所述层叠体的第一侧面；第二电容导体，其设置在所述电介质层上；第二引出导体，其与所述第二电容导体连接，并且引出至所述层叠体的第二端面；第四引出导体，其与所述第二电容导体连接，且引出至所述第一侧面；第三电容导体，其设置在所述电介质层上，并且隔着所述电介质层与所述第一电容导体以及所述第二电容导体对置；第一外部电极，其跨所述第一端面及所述层叠体的底面而设置，并且与所述第一引出导体连接；第二外部电极，其跨所述第二端面及所述层叠体的底面而设置，并且与所述第二引出导体连接；第三外部电极，其设置在所述第一侧面上，并且与所述第三引出导体连接；和第四外部电极，其设置在所述第一侧面上，并且与所述第四引出导体连接。
本发明的一方式所涉及的基板模块的特征在于，具备：电路基板，其包含第一焊盘以及第二焊盘；以及安装于所述电路基板的所述电子部件，其中，所述第一外部电极与所述第一焊盘连接，所述第二外部电极与所述第二焊盘连接。
发明效果
根据本发明，能够实现低ESL化，并且能够抑制在安装于电路基板时产生短路。
附图说明
图1是第一实施方式所涉及的电子部件的外观立体图。
图2是图1的电子部件的层叠体的分解立体图。
图3是图1的电子部件的内部平面图。
图4(a)是基板模块的剖面构造图，图4(b)是从z轴方向的正方向侧俯视基板模块时的图。
图5是图4的基板模块的等效电路图。
图6是比较例所涉及的电子部件的外观立体图。
图7是比较例所涉及的电子部件的层叠体的分解立体图。
图8是表示第一样品以及第二样品的插入损失(S21)的曲线图。
图9是表示第三样品以及第四样品的插入损失(S21)的曲线图。
图10是表示第五样品以及第六样品的插入损失(S21)的曲线图。
图11是表示第七样品以及第八样品的插入损失(S21)的曲线图。
图12是第二实施方式所涉及的电子部件的外观立体图。
图13是基板模块的剖面构造图。
图14是基板模块的剖面构造图。
图15是基板模块的剖面构造图。
图16是第三实施方式所涉及的电子部件的内部平面图。
图17是第四实施方式所涉及的电子部件的内部平面图。
图18是第五实施方式所涉及的电子部件的内部平面图。
图19是第六实施方式所涉及的电子部件的内部平面图。
图20是第七实施方式所涉及的电子部件的内部平面图。
图21是第八实施方式所涉及的电子部件的外观立体图。
图22是专利文献1中记载的层叠电容器的正面图。
符号说明
S1  上面
S2  下面
S3、S4  端面
S5、S6  侧面
10、10a～10g  电子部件
11  层叠体
12a、12b、13～16  外部电极
17a～17g  陶瓷层
18a～18c、19a～19c  电容导体
20a～20c、21a～21c、22a～22c、23a～23c、24a～24c、25a～25c、72a～72c、73a～73c、74a～74c、75a～75c  引出导体
30a～30c、31a～31c、32a、32b  内部导体
40、40a～40c  基板模块
51  电路基板
52  基板本体
54  信号导体
55  接地电极
56  通孔导体
60a～60d  焊锡
具体实施方式
以下，参照附图，对本发明的实施方式所涉及的电子部件以及基板模块进行说明。
(第一实施方式)
(电子部件的构成)
首先，参照附图，对第一实施方式所涉及的电子部件的构成进行说明。图1是第一实施方式所涉及的电子部件10的外观立体图。图2是图1的电子部件10的层叠体11的分解立体图。图3是图1的电子部件的内部平面图。以下，将层叠体11的层叠方向定义为z轴方向。将从z轴方向俯视层叠体11时，层叠体11的长边所进行延伸的方向定义为x轴方向。将从z轴方向俯视层叠体11时，层叠体11的短边所进行延伸的方向定义为y轴方向。
电子部件10例如是片状电容器(chip capacitor)，如图1至图3所示，其具备层叠体11、外部电极12(12a、12b)、13～16以及内部导体30(30a～30c)、31(31a～31c)、32(32a、32b)(图1中未图示)。
层叠体11形成为长方体状。不过，层叠体11是通过实施倒棱而在角部以及棱线部形成呈圆形的形状。以下，在层叠体11，将z轴方向的正方向侧的面设为上面S1，将z轴方向的负方向侧的面设为下面S2。另外，将x轴方向的负方向侧的面设为端面S3，将x轴方向的正方向侧的面设为端面S4。另外，将y轴方向的正方向侧的面设为侧面S5，将y轴方向的负方向侧的面设为侧面S6。
如图2所示，层叠体11由多个陶瓷层17(17a～17g)从z轴方向的正方向侧向负方向侧按照其顺序进行排列地层叠而构成。陶瓷层17形成为长方形状，由电介质陶瓷来制作。以下，将陶瓷层17的z轴方向的正方向侧的主面称为表面，将陶瓷层17的z轴方向的负方向侧的主面称为背面。
层叠体11的上面S1由设置于z轴方向的最靠正方向侧的陶瓷层17a的表面而构成。层叠体11的下面S2由设置于z轴方向的最靠负方向侧的陶瓷层17g的背面而构成。另外，端面S3是通过陶瓷层17a～17g的x轴方向的负方向侧的短边相互叠合连接而构成。端面S4是通过陶瓷层17a～17g的x轴方向的正方向侧的短边相互叠合连接而构成。侧面S5是通过陶瓷层17a～17g的y轴方向的正方向侧的长边相互叠合连接而构成。侧面S6是通过陶瓷层17a～17g的y轴方向的负方向侧的长边相互叠合连接而构成。
如图2及图3所示，内部导体30a～30c、31a～31c分别设置于陶瓷层17b、17d、17f的表面上，并内置于层叠体11中。另外，如图2以及图3所示，内部导体32a、32b分别设置于陶瓷层17c、17e的表面上，并内置于层叠体11中。即，内部导体30、31与内部导体32在z轴方向上交替地层叠。
内部导体30(30a～30c)具有电容导体18(18a～18c)以及引出导体20(20a～20c)、22(22a～22c)、23(23a～23c)。电容导体18形成为长方形状，按照不与陶瓷层17的外边缘接触的方式而设置于陶瓷层17表面上。电容导体18设置于陶瓷层17的x轴方向的负方向侧的半边区域内。
引出导体20与电容导体18连接，并且通过引出至层叠体11的端面S3而从端面S3露出。更详细而言，引出导体20从电容导体18的x轴方向的负方向侧的长边朝x轴方向的负方向侧而引出。由此，引出导体20引出至陶瓷层17的x轴方向的负方向侧的短边。引出导体20的y轴方向的幅宽与电容导体18的y轴方向的幅宽一致。
引出导体22与电容导体18连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。更详细而言，引出导体22从电容导体18的y轴方向的正方向侧的短边中的x轴方向的正方向侧的端部朝y轴方向的正方向侧而延伸。由此，引出导体22引出至比陶瓷层17的y轴方向的正方向侧的长边中点更靠向x轴方向的负方向侧的位置。另外，引出导体22不与引出导体20接触。
引出导体23与电容导体18连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。更详细而言，引出导体23从电容导体18的y轴方向的负方向侧的短边中的x轴方向的正方向侧的端部朝y轴方向的负方向侧而延伸。由此，引出导体23引出至比陶瓷层17的y轴方向的负方向侧的长边的中点更靠向x轴方向的负方向侧的位置。另外，引出导体23不与引出导体20接触。
内部导体31(31a～31c)具有电容导体19(19a～19c)以及引出导体21(21a～21c)、24(24a～24c)、25(25a～25c)。电容导体19形成为长方形状，按照与陶瓷层17的外边缘不接触的方式而分别设置在陶瓷层17的表面上。电容导体19设置于陶瓷层17的x轴方向的正方向侧的半边区域内。电容导体18、19设置在相同陶瓷层17的表面上且相互对置。
引出导体21与电容导体19连接，并且通过引出至层叠体11的端面S4而从端面S4露出。更详细而言，引出导体21从电容导体19的x轴方向的正方向侧的长边朝x轴方向的正方向侧而引出。由此，引出导体21引出至陶瓷层17的x轴方向的正方向侧的短边。引出导体21的y轴方向的幅宽与电容导体19的y轴方向的幅宽一致。
引出导体24与电容导体19连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。更详细而言，引出导体24从电容导体19的y轴方向的正方向侧的短边中的x轴方向的负方向侧的端部朝y轴方向的正方向侧而延伸。由此，引出导体24引出至比陶瓷层17的y轴方向的正方向侧的长边的中点更靠向x轴方向的正方向侧的位置。即，引出导体24在从z轴方向进行俯视时，处于比引出导体22更靠向x轴方向的正方向侧的位置。另外，引出导体24不与引出导体21接触。
引出导体25与电容导体19连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。更详细而言，引出导体25从电容导体19的y轴方向的负方向侧的短边中的x轴方向的负方向侧的端部朝y轴方向的负方向侧而延伸。由此，引出导体25引出至比陶瓷层17的y轴方向的负方向侧的长边的中点更靠向x轴方向的正方向侧的位置。即，在从z轴方向俯视时，引出导体25处于比引出导体23更靠向x轴方向的正方向侧的位置。另外，引出导体25不与引出导体21接触。
内部导体32(32a、32b)形成为长方形状，其是按照不与陶瓷层17的外边缘接触的方式而设置在陶瓷层17的表面上的电容导体。内部导体32设置在与设置电容导体18、19的陶瓷层17不同的陶瓷层17的表面，并隔着陶瓷层17与电容导体18、19对置。其结果，分别在电容导体18与内部导体32之间以及电容导体19与内部导体32之间产生电容。电容导体18与内部导体32之间产生的电容和电容导体19与内部导体32之间产生的电容进行串联连接。
外部电极12a、12b分别跨端面S3、S4、层叠体11的上面S1、下面S2以及侧面S5、S6而设置，并且分别与引出导体20a～20c、21a～21c连接。更详细而言，外部电极12a按照对引出导体20a～20c从端面S3露出的部分进行覆盖的方式，覆盖层叠体11的端面S3的整个面。并且，外部电极12a由端面S3向上面S1、下面S2以及侧面S5、S6进行翻折。外部电极12b按照对引出导体21a～21c从端面S4露出的部分进行覆盖的方式，覆盖层叠体11的端面S4的整个面。并且，外部电极12b由端面S4向上面S1、下面S2以及侧面S5、S6进行翻折。
外部电极13、14分别设置于侧面S5、S6，并且与引出导体22a～22c、23a～23c连接。更详细而言，外部电极13按照对引出导体22a～22c从侧面S5露出的部分进行覆盖的方式，在层叠体11的侧面S5上形成沿z轴方向而延伸的带状。外部电极14按照对引出导体23a～23c从侧面S6露出的部分进行覆盖的方式，在层叠体11的侧面S6形成沿z轴方向而延伸的带状。此时，外部电极14与外部电极13对置。
外部电极15、16分别设置于侧面S5、S6，并且与引出导体24a～24c、25a～25c连接。更详细而言，外部电极15按照对引出导体24a～24c从侧面S5露出的部分进行覆盖的方式，在层叠体11的侧面S5上形成沿z轴方向而延伸的带状。另外，引出导体24处于比引出导体22更靠向x轴方向的正方向侧的位置，所以，外部电极15比外部电极13处于更靠向x轴方向的正方向侧的位置。外部电极16按照对引出导体25a～25c从侧面S6露出的部分进行覆盖的方式，在层叠体11的侧面S6上形成沿z轴方向而延伸的带状。此时，外部电极16与外部电极15对置。另外，引出导体25处于比引出导体23更靠向x轴方向的正方向侧的位置，所以，外部电极16处于比外部电极14更靠向x轴方向的正方向侧的位置。
另外，在电子部件10中，如图1所示，在侧面S5、S6，分别在端面S3与外部电极13、14之间不设置用于保持与外部电极13、14不同电位的外部电极。另外，如图1所示，在侧面S5、S6，外部电极12a从端面S3进行翻折。由此，在端面S3与外部电极13、14之间分别设置外部电极12a。不过，外部电极12a分别经由内部导体30与外部电极13、14进行电连接。由此，外部电极12a的电位与外部电极13、14的电位相等。
另外，电子部件10中，如图1所示，在侧面S5、S6中，分别在端面S4与外部电极15、16之间不设置用于保持与外部电极15、16不同电位的外部电极。另外，如图1所示，在侧面S5、S6上，外部电极12b从端面S4起进行翻折。由此，在端面S4与外部电极15、16之间分别设置外部电极12b。不过，外部电极12b分别经由内部导体31与外部电极15、16电连接。由此，外部电极12b的电位与外部电极15、16的电位相等。
并且，在侧面S5上，在外部电极13与外部电极15之间不设置用于保持与外部电极13、15的电位不同的电位的外部电极。相同地，在侧面S6上，在外部电极14与外部电极16之间，不设置用于保持与外部电极14、16的电位不同的电位的外部电极。即，在外部电极13、15间以及在外部电极14、16间不设置外部电极。由此，外部电极13、15相邻的同时外部电极14、16相邻。
(电子部件的制造方法)
接下来，对电子部件10的制造方法进行说明。另外，关于附图，引用图1至图3。
首先，按照将作为主成分的BaTiO3、CaTiO3、SrTiO3或者CaZrO3，和作为副成分的Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物或者稀土类化合物以规定的比率进行称量并投入至球磨机(ball mill)中，进行湿式调制混合。对所获得的混合物进行干燥后粉碎，对所获得的粉末进行预烧。通过球磨机对所获得的预烧粉末进行湿式粉碎后，进行干燥并粉碎，由此获得电介质陶瓷粉末。
针对该电介质陶瓷粉末，加入有机粘合剂以及有机溶剂，通过球磨机进行混合。将所获得的陶瓷浆通过刀刮(doctor blade)法在载片上形成片状并使之干燥，制作要成为陶瓷层17的陶瓷生片。陶瓷层17的烧成后的厚度优选为0.5μm以上且10μm以下。
接下来，在要成为陶瓷层17的陶瓷生片上，通过丝网印刷法或光刻法等的方法涂敷由导电性材料构成的膏，形成内部导体30～32。由导电性材料构成的膏例如是在金属粉末中加入有机粘合剂以及有机溶剂而得到的。金属粉末例如为Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。内部导体30～32的烧成后的厚度优选为0.3μm以上且2.0μm以下。
接下来，将要成为陶瓷层17的陶瓷生片进行层叠由此获得未烧成的母层叠体。其后，通过等静压机对未烧成的母层叠体进行压接。
接下来，将未烧成的母层叠体切成规定尺寸，获得多个未烧成的层叠体11。其后，在层叠体11的表面实施滚筒抛光加工等的抛光加工。
接下来，对未烧成的层叠体11进行烧成。烧成温度例如优选为900℃以上且1300℃以下。通过以上的工序，完成了层叠体11的准备。
接下来，在层叠体11上形成外部电极12～16。具体而言，通过公知的浸渍法或缝隙工法等，在层叠体11的表面涂敷导电性膏。接下来，通过将导电性膏以700℃以上且900℃以下的温度进行烧制粘接，形成外部电极12～16的基底电极。作为导电性膏的材料，例如可举出Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。基底电极的厚度优选为10μm以上且50μm以下。接下来，在基底电极上进行镀敷，完成形成外部电极12～16。作为镀敷层的材料，例如可举出Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。另外，也可以是：进行多次镀敷，在基底电极上形成多层的镀敷层。通过以上的工序，完成形成电子部件10。
(基板模块的构成)
接下来，参照附图，对具有电子部件10的基板模块40进行说明。图4(a)是基板模块40的剖面构造图，图4(b)是从z轴方向的正方向侧俯视基板模块40时的图。图5是图4的基板模块40的等效电路图。
如图4(a)所示，基板模块40具备电子部件10以及电路基板51。电路基板51包括：基板本体52、信号导体54、接地电极55、通孔导体56以及接地导体G。
基板本体52是由多个陶瓷层以及导体层进行层叠而形成的层叠基板，在其主面以及内部具有电气电路。信号导体54设置在基板本体52的z轴方向的正方向侧的主面上，如图4(b)所示，沿y轴方向延伸。在信号导体54的y轴方向的正方向侧的端部，设置有未图示的输入端口P1，在信号导体54的y轴方向的负方向侧的端部，设置有未图示的输出端口P2。接地电极55设置在电路基板51的z轴方向的正方向侧的主面上，如图4(b)所示，形成为长方形状。
接地导体G设置在基板本体52内，保持接地电位。接地导体G与未图示的接地端口P3连接。通孔导体56设置在基板本体52内，与接地电极55和接地导体G连接。由此，接地电极55也保持接地电位。
电子部件10安装在电路基板51上。更详细而言，外部电极12a通过焊锡60a与信号导体54连接。另外，外部电极12b通过焊锡60b与接地电极55连接。由此，基板模块40成为具有如图5所示的电路构成。即，信号导体54连接输入端口P1和输出端口P2。接下来，电子部件10设置于信号导体54和接地端口P3之间。图5中，电容器C、电阻R以及线圈L示出电子部件10所具有的静电电容、电阻以及电感。基板模块40通过具有图5所示的构成，从输入端口P1输入高频信号，并从输出端口P2输出。并且，在从输入端口P1输入的高频信号中，电子部件10的共振频率的高频信号不从输出端口P2输出，而从接地端口P3输出。另外，基板模块40的电路构成并不限于图5。由此，基板模块40中，电子部件10也可以设置在输入端口P1和输出端口P2之间。
(效果)
根据以上的电子部件10，如以下说明的那样，能够实现低ESL化。图6是比较例所涉及的电子部件110的外观立体图。图7是比较例所涉及的电子部件110的层叠体111的分解立体图。比较例所涉及的电子部件110是去除了电子部件10中的引出导体22～25以及外部电极13～16后的电子部件。在此，对电子部件110中与电子部件10相同构成赋予在电子部件10的构成的参照符号加100后的参照符号。
在比较例的电子部件110中，高频信号从信号导体起经由外部电极112a输入至电子部件110内，经由外部电极112b而向接地电极输出。此时，高频信号按照信号导体、外部电极112a、引出导体120、电容导体118、内部导体132、电容导体119、引出导体121、外部电极112b、接地电极的顺序而流过。即，在比较例的电子部件110中，高频信号仅通过1条路径。
相对于此，在电子部件10中，高频信号从信号导体54起经由外部电极12a输入至电子部件10内，经由外部电极12b向接地电极55输出。此时，高频信号通过以下说明的第一路径以及第二路径。
第一路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、内部导体32、电容导体19、引出导体21、外部电极12b、接地电极55的顺序而流过的路径。
第二路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、引出导体22，23、外部电极13，14、外部电极15，16、引出导体24，25、电容导体19、引出导体21、外部电极12b、接地电极55的顺序而流过的路径。在此，第二路径中，高频信号通过外部电极13，14和外部电极15，16之间的层叠体11内，由此，从外部电极13、14向外部电极15、16通过。
如上所述，在安装了电子部件10的基板模块40中，高频信号通过并联连接的第一路径以及第二路径。在此，电子部件10的第一路径与电子部件110的路径相同。由此，电子部件10具有相对于电子部件110而增加了第二路径的构造。接下来，第一路径的电感值L1与第二路径的电感值L2的合成电感值LT如以下的式(1)所示。
LT＝L1·L2/(L1+L2)…(1)
电子部件110的路径的电感值是L1。由此，电子部件10的第一路径以及第二路径的合成电感值LT比电子部件110的路径的电感值L1要小。即，较之于电子部件110，电子部件10能够实现低ESL化。
另外，在电子部件10中，通过实现低ESL化，共振频率变高，电子部件10的高频频带中的插入损失被降低。
另外，高频信号为了从外部电极13、14向外部电极15、16流过，在侧面S5，外部电极13和外部电极15之间，优选不设置用于保持与外部电极13、15的电位不同电位的外部电极。同样地，在侧面S6，外部电极14和外部电极16之间，优选不设置用于保持与外部电极14、16的电位不同电位的外部电极。
更详细而言，电子部件10中，高频信号需向x轴方向的正方向侧而通过。但是，如果在电子部件10的侧面S5、S6，端面S3与外部电极13、14之间设置有保持与外部电极13、14不同电位的外部电极，则从外部电极13、14向该外部电极流过(即，向x轴方向的负方向侧)高频信号。即，成为向高频信号应通过方向的相反方向而流过高频信号。由此，在高频信号的通过中产生损失。
另外，高频信号为了从外部电极13、14向外部电极15、16流过，外部电极13、14的间隔以及外部电极15、16的间隔优选尽可能地小，例如，优选为50μm以上且200μm以下。
另外，在比较电子部件10与电子部件110的情况下，与1阶共振点的移动幅度相比较，2阶共振点的移动幅度具有变大的倾向，这是由于电子部件10中的第二路径的影响。在电子部件10以及电子部件110中，频率比1阶共振点高的高频信号在接近于电路基板51的部分中集中流过，在下面附近形成相对小的电容，其共振点表现为2阶共振点。在此，电子部件10中，由于高频信号流过第二路径，相对小的电容的ESL尤其降低，进而推测出2阶共振点较大地向高频侧移动。
另外，在比较电子部件10和电子部件110的情况下，电子部件10的2阶共振点的谷底有变浅的倾向。
如此，2阶共振点远离1阶共振点，2阶共振点的谷底变浅的情况下，具有能够防止以1阶共振点和2阶共振点之间的频率进行动作的器件发生误动作的可能性。
另外，电子部件10能够抑制在将其安装于电路基板51时产生短路。更详细而言，在专利文献1中记载的层叠电容器500中，外部电极512、514间接近，所以，在将其安装于电路基板时，外部电极512与外部电极514之间存在通过焊锡而连接的危险性。即，在层叠电容器500中，有产生短路的危险性。
另一方面，在电子部件10中，外部电极12a、12b与专利文献1中记载的层叠电容器500的外部电极512、514相比，不接近。相反，外部电极13与外部电极15接近。相同地，外部电极14与外部电极16接近。但是，外部电极13～16相对于电路基板51不进行焊锡安装。由此，外部电极13与外部电极15之间以及外部电极14与外部电极16之间通过焊锡而连接的可能性低。由此，电子部件10中，能够抑制在安装于电路基板51时短路的产生。
电子部件10中，能够抑制分层(delamination)的产生。更详细而言，电子部件在层叠体的角部易于产生分层。在角部如果引出电极与陶瓷层进行层叠时，引出电极和陶瓷层之间尤其易产生分层。在此，电子部件10中，引出导体20、21不引出至层叠体11的角部。由此，电子部件10中，能够抑制分层的产生。并且，电子部件10中，在层叠体11的角部不露出引出导体20、21，所以能够提高电子部件10的耐湿性。
(实验)
本申请发明者为了进一步明确电子部件10所产生的效果，进行了以下说明的实验。具体而言，制作了图1以及图2所示的电子部件10的样品(以下，第一样品、第三样品、第五样品、第七样品)以及图6以及图7所示的电子部件110(第二样品、第四样品、第六样品、第八样品)。接下来，将各样品安装于图4所示的电路基板上，并利用网络分析器(agilent公司制造8722D(アジレント社製(8722D))，对第一样品至第八样品的ESL、以及输入端口P1和输出端口P2之间的插入损失(S21)进行了测定。首先，对各样品的条件进行说明。
尺寸：1.60mm(L)×0.85mm(W)×1.70mm(T)
内部导体以及外部电极的材料：Cu
陶瓷层的相对介电常数(ε)：27
元件厚(内部导体30、31的间隔)：122μm
外层厚度(从内部导体30a、31a至层叠体11的上面S1的距离以及从内部导体30c、31c至层叠体11的下面S2的距离)：88μm
表1是示出各样品的条件的表。
【表1】
Figure BDA0000131819260000141
以上条件的第一样品至第八样品的ESL为如下所述。另外，在0.5～20GHz的频带对ESL进行了测定。表2是表示第一样品至第八样品的ESL的表。
【表2】
  ESL(pH)
  第一样品   425
  第二样品   489
  第三样品   433
  第四样品   480
  第五样品   437
  第六样品   489
  第七样品   405
  第八样品   459
通过本实验可知：电子部件10比电子部件110能够实现约10％的低ESL化。
图8是表示第一样品以及第二样品的插入损失(S21)的曲线图。图9是表示第三样品以及第四样品的插入损失(S21)的曲线图。图10是表示第五样品以及第六样品的插入损失(S21)的曲线图。图11是表示第七样品以及第八样品的插入损失(S21)的曲线图。纵轴表示插入损失，横轴表示频率。
根据图8至图11可知：第一样品、第三样品、第五样品以及第七样品的1阶共振点f1分别高于第二样品、第四样品、第六样品以及第八样品的1阶共振点f1。表3是表示第一样品至第八样品的1阶共振点f1的表。
【表3】
Figure BDA0000131819260000151
如上所述，根据图8至图11的实验结果可知：电子部件10的高频特性比电子部件110的高频特性优良。具体而言，电子部件10的1阶共振点f1比电子部件110的1阶共振点f1约高5％。
并且，根据图8至图11的实验结果可知：电子部件10的2阶共振点f2高于电子部件110的2阶共振点f2。例如，图11的曲线图中，第八样品的2阶共振点约为8GHz，而第七样品的2阶共振点约为10GHz。并且，电子部件10的2阶共振点f2下的插入损失小于电子部件110的2阶共振点f2下的插入损失。如以上，电子部件10中，能够降低高频频带中的插入损失。
(第二实施方式)
接下来，参照附图，对第二实施方式所涉及的电子部件以及基板模块进行说明。图12是第二实施方式所涉及的电子部件10a的外观立体图。
在电子部件10a中，外部电极13、15从侧面S5起向上面S1以及下面S2进行翻折。另外，外部电极14、16从侧面S6起向上面S1以及下面S2进行翻折。电子部件10a的其他构成与电子部件10相同，故省略其说明。
在以上那样的电子部件10a中，也能够与电子部件10相同地，实现低ESL化的同时能够抑制在安装于电路基板时短路的产生。
接下来，参照附图，对具备有电子部件10a的基板模块40a进行说明。图13是板模块40a的剖面构造图。
电子部件10a安装于电路基板51上。更详细而言，外部电极12a通过焊锡60a与信号导体54连接。另外，外部电极12b通过焊锡60b与接地电极55连接。由此，基板模块40a与基板模块40相同地，具有图5所示的电路构成。
(第一变形例)
接下来，参照附图，对第一变形例所涉及的基板模块进行说明。图14是基板模块40b的剖面构造图。
基板模块40b与基板模块40a的区别在于：外部电极15、16通过焊锡60c与接地电极55连接。其他没有相异点，所以，省略对基板模块40b的构成的进一步说明。
在基板模块40a中，高频信号通过第一路径以及第二路径。另一方面，基板模块40b中，高频信号在第一路径以及第二路径基础上还通过以下说明的第三路径以及第四路径。
第三路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、内部导体32、电容导体19、引出导体24，25、外部电极15，16、接地电极55的顺序流过的路径。第四路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、引出导体22，23、外部电极13，14、外部电极15，16、接地电极55的顺序流过的路径。
如上所述，在基板模块40b中，高频信号除通过第一路径以及第二路径，还通过第三路径以及第四路径。其结果，在基板模块40b中，比基板模块40a能更进一步实现低ESL化的同时提高高频特性。
另外，在基板模块40b中，与外部电极13、14接近的外部电极15、16通过焊锡60c与接地电极55连接。不过，将电子部件10固定于电路基板51主要是通过外部电极12a与信号导体54的连接以及外部电极12b与接地电极55的连接来进行的。由此，外部电极15、16只要与接地电极55电连接即可，无需在接地电极55上进行牢固地固定。因此，焊锡60c的量可较少。由此，通过焊锡60c而使外部电极13、14与外部电极15、16连接的可能性低。即，在基板模块40b中，也能够抑制将电子部件10安装于电路基板51时短路的产生。
(第二变形例)
接下来，参照附图，对第二变形例所涉及的基板模块进行说明。图15是基板模块40c的剖面构造图。
基板模块40c与基板模块40b的相异点在于外部电极13、14通过焊锡60d与信号导体54进行连接。其他不存在相异点，所以，省略对基板模块40c的构成进一步说明。
在基板模块40b中，高频信号通过第一路径至第四路径。另一方面，在基板模块40c中，高频信号除通过第一路径至第四路径外，还通过以下说明的第五路径至第七路径。
第五路径是高频信号按照信号导体54、外部电极13，14、引出导体22，23、电容导体18、内部导体32、电容导体19、引出导体21、外部电极12b、接地电极55的顺序而流过的路径。第六路径是高频信号按照信号导体54、外部电极13，14、引出导体22，23、电容导体18、内部导体32、电容导体19、引出导体24，25、外部电极15、16、接地电极55的顺序而流过的路径。第七路径是高频信号按照信号导体54、外部电极13，14、外部电极15，16、接地电极55的顺序而流过的路径。
如上所述，在基板模块40c中，高频信号除第一路径至第四路径外，还通过第五路径至第七路径。其结果，在基板模块40c中，较之于基板模块40b，能够进一步实现低ESL化的同时提高高频特性。
另外，在基板模块40c中，外部电极13、14通过焊锡60d与信号导体54连接，并且外部电极15、16通过焊锡60c与接地电极55连接。不过，将电子部件10固定于电路基板51主要是通过外部电极12a与信号导体54的连接以及外部电极12b与接地电极55的连接来进行的。由此，外部电极13、14只要与信号导体54电连接即可，无需在信号导体54上进行牢固地固定。同样地，外部电极15、16只要与接地电极55电连接即可，无需在接地电极55上进行牢固地固定。因此，焊锡60c、60d的量可较少。由此，通过焊锡60c、60d而使外部电极13、14与外部电极15、16连接的可能性低。即，在基板模块40c中，也能够抑制将电子部件10安装于电路基板51时产生短路。
(第三实施方式)
以下，参照附图，对第三实施方式所涉及的电子部件10b的构成进行说明。图16是第三实施方式所涉及的电子部件10b的内部平面图。另外，电子部件10b的外观立体图与电子部件10的外观立体图相同，故引用图1。
电子部件10与电子部件10b的相异点在于内部导体30、31的形状。更详细而言，电子部件10b的内部导体30、31(电容导体18、19)比电子部件10的内部导体30、31(电容导体18、19)更接近。由此，与电子部件10相比较，在电子部件10b中，电容导体18、19和内部导体32对置的部分的面积变大。其结果，能够使电子部件10b的电容值变大。
(第四实施方式)
以下，参照附图，对第四实施方式所涉及的电子部件10c的构成进行说明。图17是第四实施方式所涉及的电子部件10c的内部平面图。另外，电子部件10c的外观立体图与电子部件10的外观立体图相同，故引用图1。
电子部件10和电子部件10c的相异点在于：有无引出导体72(72a～72c)、73(73a～73c)、74(74a～74c)、75(75a～75c)。
引出导体72与连接导体20连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。引出导体72与陶瓷层17的x轴方向的负方向侧的短边相接。由此，引出导体72在陶瓷层17的y轴方向的正方向侧的长边以及x轴方向的负方向侧的短边，与外部电极12a连接。
引出导体73与连接导体20连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。引出导体73与陶瓷层17的x轴方向的负方向侧的短边相接。由此，引出导体73在陶瓷层17的y轴方向的负方向侧的长边以及x轴方向的负方向侧的短边与外部电极12a连接。
引出导体74与连接导体21连接，并且通过引出至层叠体11的侧面S5而从侧面S5露出。引出导体74与陶瓷层17的x轴方向的正方向侧的短边相接。由此，引出导体74在陶瓷层17的y轴方向的正方向侧的长边以及x轴方向的正方向侧的短边与外部电极12b连接。
引出导体75与连接导体21连接，并且通过引出至层叠体11的侧面S6而从侧面S6露出。引出导体75与陶瓷层17的x轴方向的正方向侧的短边相接。由此，引出导体75在陶瓷层17的y轴方向的负方向侧的长边以及x轴方向的正方向侧的短边与外部电极12b连接。
电子部件10c中设有引出导体72～75，所以，电子部件10c内的电流路径比电子部件10内的电流路径变多。其结果，在电子部件10c中，能够高效地实现低ESL化。
(第五实施方式)
以下，参照附图，对第五实施方式所涉及的电子部件10d的构成进行说明。图18是第四实施方式所涉及的电子部件10d的内部平面图。另外，电子部件10d的外观立体图与电子部件10的外观立体图相同，故引用图1。
电子部件10c与电子部件10d的相异点在于：引出导体72(72a～72c)、73(73a～73c)、74(74a～74c)、75(75a～75c)的位置。更详细而言，在电子部件10d中，引出导体72～75分别不与陶瓷层17的x轴方向的正方向侧以及负方向侧的短边接触。即，在陶瓷层17的角部未设置引出导体72～75。
以上那样的电子部件10d在层叠体11的角部未设置引出导体72～75，所以，能够抑制分层的产生。
(第六实施方式)
以下，参照附图，对第六实施方式所涉及的电子部件10e的构成进行说明。图19是第六实施方式所涉及的电子部件10e的内部平面图。另外，电子部件10e的外观立体图与电子部件10的外观立体图相同，所以，引用图1。
电子部件10与电子部件10e的相异点在于：引出导体20、21的形状。更详细而言，电子部件10e的引出导体20、21的y轴方向的幅宽比电子部件10的引出导体20、21的y轴方向的幅宽要窄。
根据电子部件10e，由于引出导体20、21的幅宽变窄，所以，内部导体30、31从层叠体11露出的部分的面积变小。其结果，在电子部品10e中，水分难以浸入层叠体11内。
(第七实施方式)
以下，参照附图对第七实施方式所涉及的电子部件10f的构成进行说明。图20是第七实施方式所涉及的电子部件10f的内部平面图。
在电子部件10f中，如图20所示，未设置引出导体23、25，这一点与电子部件10不同。在该情况下，电子部件10f按照侧面S5与电路基板51对置的方式进行安装。
(第八实施方式)
以下，参照附图，对第八实施方式所涉及的电子部件10g进行说明。图21是第八实施方式所涉及的电子部件10g的外观立体图。
如图21所示，外部电极13与外部电极14也可通过设置在上面S1以及下面S2的外部电极而相连。相同地，外部电极15与外部电极16也可通过设置在上面S1以及下面S2的外部电极而相连。另外，电子部件10g的内部构造可以是电子部件10、10a～10f的内部构造中的任意一种。
(其他实施方式)
本发明所涉及的电子部件10、10a～10g以及基板模块40、40a～40c并不限于所述实施方式所示，可在其主旨范围内进行变更。
另外，取代陶瓷层17，也可以使用环氧树脂、聚丙烯等的树脂材料。
产业上的可利用性
如上所述，本发明对电子部件以及基板模块有用，尤其是在能够实现低ESL化的同时能够抑制在安装于电路基板时产生短路这一点上特性优良。

Claims (8)

1.一种电子部件，其特征在于具备：
长方体状的层叠体，其由多个电介质层层叠而形成；
第一电容导体，其设置在所述电介质层上；
第一引出导体，其与所述第一电容导体连接，并且引出至所述层叠体的第一端面；
第三引出导体，其与所述第一电容导体连接，并且引出至所述层叠体的第一侧面；
第二电容导体，其设置在所述电介质层上；
第二引出导体，其与所述第二电容导体连接，并且引出至所述层叠体的第二端面；
第四引出导体，其与所述第二电容导体连接，并且引出至所述第一侧面；
第三电容导体，其设置在所述电介质层上，且隔着所述电介质层与所述第一电容导体以及所述第二电容导体对置；
第一外部电极以及第二外部电极，其分别跨所述第一端面以及所述第二端面和所述层叠体的底面而设置，并且分别与所述第一引出导体以及所述第二引出导体连接；
第三外部电极，其设置在所述第一侧面上，并且与所述第三引出导体连接；和
第四外部电极，其设置在所述第一侧面上，并且与所述第四引出导体连接。
2.根据权利要求1所述的电子部件，其特征在于：
在所述第一侧面，在所述第一端面与所述第三外部电极之间不设置保持与该第三外部电极的电位不同电位的外部电极，
在所述第一侧面，在所述第二端面与所述第四外部电极之间不设置保持与该第四外部电极的电位不同电位的外部电极。
3.根据权利要求1或2所述的电子部件，其特征在于：
在所述第一侧面，在所述第三外部电极与所述第四外部电极之间不设置保持与该第三外部电极的电位以及该第四外部电极的电位不同电位的外部电极。
4.根据权利要求1至3中任意一项所述的电子部件，其特征在于，
还具备：
第五引出导体，其与所述第一电容导体连接，并且引出至所述层叠体的第二侧面；
第六引出导体，其与所述第二电容导体连接，并且引出至所述第二侧面；
第五外部电极，其设置在所述第二侧面上，并且与所述第五引出导体连接；和
第六外部电极，其设置在所述第二侧面上，并且与所述第六引出导体连接，
其中，在所述第二侧面，在所述第一端面与所述第五外部电极之间不设置保持与该第五外部电极的电位不同电位的外部电极，
在所述第二侧面，在所述第二端面与所述第六外部电极之间不设置保持与该第六外部电极的电位不同电位的外部电极。
5.根据权利要求1至4中任意一项所述的电子部件，其特征在于，
所述第一电容导体以及所述第二电容导体设置在相同的所述电介质层上。
6.一种基板模块，其特征在于，具备：
电路基板，其包含第一焊盘以及第二焊盘；以及
安装于所述电路基板的权利要求1至5的任意一项所述的电子部件，
其中，所述第一外部电极与所述第一焊盘连接，
所述第二外部电极与所述第二焊盘连接。
7.根据权利要求6所述的基板模块，其特征在于，
所述第四外部电极与所述第二焊盘连接。
8.根据权利要求7所述的基板模块，其特征在于，
所述第三外部电极与所述第一焊盘连接。
CN201210015557.3A 2011-01-28 2012-01-18 电子部件以及基板模块 Active CN102623180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-016825 2011-01-28
JP2011016825A JP5201223B2 (ja) 2011-01-28 2011-01-28 電子部品及び基板モジュール

Publications (2)

Publication Number Publication Date
CN102623180A true CN102623180A (zh) 2012-08-01
CN102623180B CN102623180B (zh) 2015-07-29

Family

ID=46563036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210015557.3A Active CN102623180B (zh) 2011-01-28 2012-01-18 电子部件以及基板模块

Country Status (3)

Country Link
US (1) US8508911B2 (zh)
JP (1) JP5201223B2 (zh)
CN (1) CN102623180B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887109A (zh) * 2016-09-30 2018-04-06 太阳诱电株式会社 表面安装在电路板的电子部件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
US20150179829A1 (en) 2012-07-12 2015-06-25 Hitachi Chemical Company, Ltd. Composition for forming passivation layer, semiconductor substrate with passivation layer, method of producing semiconductor substrate with passivation layer, photovoltaic cell element, method of producing photovoltaic cell element and photovoltaic cell
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201635A (ja) * 1993-12-28 1995-08-04 Tdk Corp セラミックコンデンサ
JP2000106320A (ja) * 1998-09-29 2000-04-11 Kyocera Corp 積層セラミックコンデンサ
CN1783376A (zh) * 2004-12-03 2006-06-07 三星电机株式会社 多层片状电容器
CN1832072A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 叠层电容器和叠层电容器的等价串联电阻调整方法
CN101106019A (zh) * 2006-07-12 2008-01-16 Tdk株式会社 叠层电容器阵列

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273971A (ja) * 1995-03-29 1996-10-18 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP3514195B2 (ja) 1999-12-27 2004-03-31 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3336954B2 (ja) 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ
JP2000106322A (ja) * 1998-09-29 2000-04-11 Kyocera Corp 積層セラミックコンデンサ
JP2001185440A (ja) 1999-12-24 2001-07-06 Kyocera Corp 積層セラミックコンデンサ
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
JP4864271B2 (ja) 2002-10-17 2012-02-01 株式会社村田製作所 積層コンデンサ
JP2004186540A (ja) * 2002-12-05 2004-07-02 Tdk Corp 積層型電子部品
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
US7433172B2 (en) * 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
DE112007000130B4 (de) * 2006-01-13 2016-06-09 Murata Mfg. Co., Ltd. Mehrschichtkondensator
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
JP5267363B2 (ja) * 2009-07-08 2013-08-21 Ｔｄｋ株式会社 積層型電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201635A (ja) * 1993-12-28 1995-08-04 Tdk Corp セラミックコンデンサ
JP2000106320A (ja) * 1998-09-29 2000-04-11 Kyocera Corp 積層セラミックコンデンサ
CN1783376A (zh) * 2004-12-03 2006-06-07 三星电机株式会社 多层片状电容器
CN1832072A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 叠层电容器和叠层电容器的等价串联电阻调整方法
CN101106019A (zh) * 2006-07-12 2008-01-16 Tdk株式会社 叠层电容器阵列

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887109A (zh) * 2016-09-30 2018-04-06 太阳诱电株式会社 表面安装在电路板的电子部件
CN107887109B (zh) * 2016-09-30 2021-06-29 太阳诱电株式会社 表面安装在电路板的电子部件

Also Published As

Publication number Publication date
JP2012156472A (ja) 2012-08-16
US20120194965A1 (en) 2012-08-02
US8508911B2 (en) 2013-08-13
JP5201223B2 (ja) 2013-06-05
CN102623180B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN102623179A (zh) 电子部件以及基板模块
CN102385988B (zh) 电子部件
US8120891B2 (en) Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
CN101523529B (zh) 电气元件
US8077444B2 (en) Multilayer capacitor
CN102664101B (zh) 电子部件以及基板模块
US10515765B2 (en) Multilayer ceramic capacitor
US7928819B2 (en) Multilayer LC composite component
CN101640129B (zh) 层叠电容器及层叠电容器的等效串联电阻值的调节方法
US9444424B2 (en) Polar-type low pass filter and demultiplexer equipped therewith
CN102623180A (zh) 电子部件以及基板模块
CN103177875B (zh) 层叠陶瓷电子元器件
US9583806B2 (en) Multi-band pass filter
US7913368B2 (en) Method of manufacturing chip capacitor including ceramic/polymer composite
US6831824B1 (en) Surface mountable vertical multi-layer capacitor
JP2000151325A (ja) 積層チップ型ノイズフィルタ及びその製造方法
KR101938555B1 (ko) 콘덴서 및 콘덴서 내장 기판
CN102349189A (zh) 电子元器件
EP3333862B1 (en) Multilayer capacitors
CN217406506U (zh) 叠层双通带滤波器
CN110114847A (zh) 层叠式滤波器
RU2438204C1 (ru) Микроконденсатор
DE102005043373A1 (de) Elektrisches Bauelement mit einem Duplexer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant