CN102664101B - 电子部件以及基板模块 - Google Patents
电子部件以及基板模块 Download PDFInfo
- Publication number
- CN102664101B CN102664101B CN201110344952.1A CN201110344952A CN102664101B CN 102664101 B CN102664101 B CN 102664101B CN 201110344952 A CN201110344952 A CN 201110344952A CN 102664101 B CN102664101 B CN 102664101B
- Authority
- CN
- China
- Prior art keywords
- outer electrode
- mentioned
- conductor
- electronic unit
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Filters And Equalizers (AREA)
Abstract
提供一种能够实现低的ESL化、并且当向电路基板安装时能够抑制短路发生的电子部件以及基板模块。叠层体(11)内置有形成电容器的第一电容导体以及第二电容导体。外部电极(12a)、(12b)经由引出导体分别与第一电容导体以及第二电容导体连接。外部电极(13)、(14)经由引出导体与第一电容导体连接。外部电极(15)、(16)经由引出导体与第二电容导体连接。在侧面(S5)的端面(S3)和外部电极(13)之间不设置被保持为与外部电极(13)的电位不同的电位的外部电极。在侧面(S5)的端面(S4)和外部电极(15)之间不设置被保持为与外部电极(15)的电位不同的电位的外部电极。
Description
技术领域
本发明涉及一种电子部件以及基板模块,更确切地讲,涉及一种内置电容器的电子部件以及基板模块。
背景技术
作为以往的电子部件,例如,专利文献1所记载的叠层电容器为人所知。图18是专利文献1所记载的叠层电容器500的正视图。
叠层电容器500具有:叠层体502,内部导体504、506,引出电极508、510,以及外部电极512、514。叠层体502是通过将多个电介质层叠层而构成的。在图18中,叠层体502的下侧的面为安装面。内部导体504、506与电介质层一起叠层,以中间夹持电介质层彼此相对的方式形成静电电容。引出电极508、510分别与内部导体504、506连接,并被引出到安装面上。外部电极512、514分别与引出电极508、510连接。在如上所述的叠层电容器500中,通过将引出电极508、510之间的距离和从内部导体504、506到安装面的距离保持为规定的关系,从而实现等效串联电感的降低。
但是,在专利文献1所记载的叠层电容器500中,由于外部电极512、514很接近,因此,当向电路基板安装时,外部电极512和外部电极514有可能被焊锡连接。即,在叠层电容器500中有可能发生短路。
专利文献1:JP特开2004-140183号公报
发明内容
因此,本发明的目的是提供一种能够实现低的ESL化、并且当向电路基板安装时能够抑制短路发生的电子部件以及基板模块。
本发明的一实施方式的电子部件的特征为,具有:
长方体形状的叠层体,其层叠多个电介质层叠层而成;
第一电容导体,其设置在上述电介质层上;
第一引出导体,其与上述第一电容导体连接,并且被引出到上述叠层体的第一端面上;
第三引出导体,其与上述第一电容导体连接,并且被引出到上述叠层体的第一侧面上;
第二电容导体,其设置在上述电介质层上,并且隔着上述第一电容导体和上述电介质层相对置;
第二引出导体,其与上述第二电容导体连接,并且被引出到上述叠层体的第二端面上;
第四引出导体,其与上述第二电容导体连接,并且被引出到上述第一侧面上;
第一外部电极以及第二外部电极,设置为跨于上述第一端面以及上述第二端面的各自与上述叠层体的底面之间,并且,分别与上述第一引出导体以及上述第二引出导体连接;
第三外部电极,其设置在上述第一侧面上,并且与上述第三引出导体连接;
第四外部电极,其设置在上述第一侧面上,并且与上述第四引出导体连接,
在上述第一侧面上,在上述第一端面和上述第三外部电极之间,不设置保持为与该第三外部电极的电位不同的电位的外部电极,在上述第一侧面上,在上述第二端面和上述第四外部电极之间,不设置保持为与该第四外部电极的电位不同的电位的外部电极。
本发明的一个实施方式中的基板模块的特征为,具有:包括第一焊盘以及第二焊盘的电路基板;和安装在上述电路基板上的上述电子部件,上述第一外部电极与上述第一焊盘连接,上述第二外部电极与上述第二焊盘连接。
根据本发明,能够实现低的ESL化,并能够在向电路基板安装时抑制短路的发生。
附图说明
图1是第一实施方式的电子部件的外观立体图。
图2是图1的电子部件的叠层体的分解立体图。
图3是图1的电子部件的内部俯视图。
图4(a)是基板模块的剖面结构图,图4(b)是从z轴方向的正方向侧俯视基板模块的图。
图5是图4的基板模块的等效电路图。
图6是比较例的电子部件的外观立体图。
图7是比较例的电子部件的叠层体的分解立体图。
图8是表示第一样品以及第二样品的传递特性(S21)的曲线图。
图9是基板模块的剖面结构图。
图10是基板模块的剖面结构图。
图11是表示第一样品至第四样品的传递特性(S21)的曲线图。
图12是第二实施方式的电子部件的叠层体的分解立体图。
图13是图12的电子部件的内部俯视图。
图14是第三实施方式的电子部件的内部俯视图。
图15是第四实施方式的电子部件的内部俯视图。
图16是第五实施方式的电子部件的外观立体图。
图17是第六实施方式的电子部件的外观立体图。
图18是专利文献1所记载的叠层电容器的正视图。
图中:
S1上表面
S2下表面
S3、S4端面
S5、S6侧面
10、10a~10e电子部件
11、11a~11e叠层体
12a、12b、13~16外部电极
17a~17i陶瓷层
18a~18c、19a~19c、43、45电容导体
20a~20c、21a~21c、22a~22c、23a~23c、24a~24c、25a~25c、44、46~50、72a~72c、73a~73c、74a~74c、75a~75c引出导体
30a~30c、31a~31c、41、42内部导体
40a~40c基板模块
51电路基板
52基板主体
54信号导体
55接地电极
56通孔导体
60a~60d焊锡
具体实施方式
以下,参照附图对本发明的实施方式中的电子部件以及基板模块进行说明。
(第一实施方式)
(电子部件的构成)
首先,参照附图对第一实施方式的电子部件的构成进行说明。图1是第一实施方式的电子部件10的外观立体图。图2是图1的电子部件10的叠层体11的分解立体图。图3是图1的电子部件的内部俯视图。以下,将叠层体11的叠层方向定义为z轴方向。当从z轴方向俯视叠层体11时,将叠层体11的长边延伸的方向定义为x轴方向。当从z轴方向俯视叠层体11时,将叠层体11的短边延伸的方向定义为y轴方向。
电子部件10是例如作为耦合电容器而使用的芯片电容器,如图1至图3所示,具有:叠层体11;外部电极12(12a、12b)、13~16;以及内部导体30(30a~30c)、31(31a~31c)(图1中未图示)。
叠层体11呈长方体形状。不过,通过对叠层体11实施切面而使其形成在角上以及棱线上呈圆形的形状。以下,在叠层体11中,将z轴方向的正方向侧的面作为上表面S1,将z轴方向的负方向侧的面作为下表面S2。另外,将x轴方向的负方向侧的面作为端面S3,将x轴方向的正方向侧的面作为端面S4。另外,将y轴方向的正方向侧的面作为侧面S5,将y轴方向的负方向侧的面作为侧面S6。
如图2所示,叠层体11是通过将多层陶瓷层17(17a~17h)按照从z轴方向的正方向侧向负方向侧的顺序排列叠层而构成的。陶瓷层17呈长方形,由电介质陶瓷制作而成。以下,将陶瓷层17的z轴方向的正方向侧的主面称为表面,将陶瓷层17的z轴方向的负方向侧的主面称为背面。
叠层体11的上表面S1由设置在z轴方向的最正方向侧的陶瓷层17a的表面构成。叠层体11的下表面S2由设置在z轴方向的最负方向侧的陶瓷层17h的背面构成。另外,端面S3是通过陶瓷层17a~17h的x轴方向的负方向侧的短边连接而构成的。端面S4是通过陶瓷层17a~17h的x轴方向的正方向侧的短边连接而构成的。侧面S5是通过陶瓷层17a~17h的y轴方向的正方向侧的长边连接而构成的。侧面S6是通过陶瓷层17a~17h的y轴方向的负方向侧的长边连接而构成的。
如图2以及图3所示,内部导体30a~30c分别设置在陶瓷层17b、17d和17f的表面上,且内置在叠层体11内。内部导体31a~31c分别设置在陶瓷层17c、17e和17g的表面上,且内置在叠层体11内。即,内部导体30和内部导体31在z轴方向上交替叠层。
内部导体30(30a~30c)具有电容导体18(18a~18c)以及引出导体20(20a~20c)、22(22a~22c)和23(23a~23c)。电容导体18呈长方形,且以不与陶瓷层17的外缘相接的方式设置在陶瓷层17的表面上。
引出导体20与电容导体18连接,并且,通过被引出到叠层体11的端面S3上而从端面S3露出。更详细地讲,引出导体20被从电容导体18的x轴方向的负方向侧的短边,向x轴方向的负方向侧引出。由此,引出导体20被引出到陶瓷层17的x轴方向的负方向侧的短边。
引出导体22与电容导体18连接,并且,通过被引出到叠层体11的侧面S5上而从侧面S5露出。更详细地讲,引出导体22从电容导体18的比y轴方向的正方向侧的长边的中点更靠x轴方向的负方向侧的位置起,向y轴方向的正方向侧延伸。由此,引出导体22被引出到陶瓷层17的比y轴方向的正方向侧的长边的中点更靠x轴方向的负方向侧的位置上。
引出导体23与电容导体18连接,并且,通过被引出到叠层体11的侧面S6上而从侧面S6露出。更详细地讲,引出导体23从电容导体18的比y轴方向的负方向侧的长边的中点更靠x轴方向的负方向侧的位置起,向y轴方向的负方向侧延伸。由此,引出导体23被引出到陶瓷层17的比y轴方向的负方向侧的长边的中点更靠x轴方向的负方向侧的位置上。
内部导体31(31a~31c)具有电容导体19(19a~19c)以及引出导体21(21a~21c)、24(24a~24c)和25(25a~25c)。电容导体19呈长方形,且以不与陶瓷层17的外缘相接的方式设置在陶瓷层17的表面上。并且,电容导体19隔着陶瓷层17与电容导体18相对置。由此,在电容导体18和19之间形成静电电容(即电容)。
引出导体21与电容导体19连接,并且,通过被引出到叠层体11的端面S4上而从端面S4露出。更详细地讲,引出导体21被从电容导体19的x轴方向的正方向侧的短边,向x轴方向的正方向侧引出。由此,引出导体21被引出到陶瓷层17的x轴方向的正方向侧的短边。
引出导体24与电容导体19连接,并且,通过被引出到叠层体11的侧面S5上而从侧面S5露出。更详细地讲,引出导体24从电容导体19的比y轴方向的正方向侧的长边的中点更靠x轴方向的正方向侧的位置起,向y轴方向的正方向侧延伸。由此,引出导体24被引出到陶瓷层17的比y轴方向的正方向侧的长边的中点更靠x轴方向的正方向侧的位置上。即,当从z轴方向俯视时,引出导体24比引出导体22更位于x轴方向的正方向侧。
引出导体25与电容导体19连接,并且,通过被引出到叠层体11的侧面S6上而从侧面S6露出。更详细地讲,引出导体25从电容导体19的比y轴方向的负方向侧的长边的中点更靠x轴方向的正方向侧的位置起,向y轴方向的负方向侧延伸。由此,引出导体25被引出到陶瓷层17的比y轴方向的负方向侧的长边的中点更靠x轴方向的正方向侧的位置上。即,当从z轴方向俯视时,引出导体25比引出导体23更位于x轴方向的正方向侧。
外部电极12a、12b分别设置为跨于各端面S3、S4和叠层体11的上表面S1、下表面S2以及侧面S5、S6之间,并且与各引出导体20a~20c、21a~21c连接。更详细地讲,外部电极12a以覆盖引出导体20a~20c从端面S3露出的部分的方式,覆盖叠层体11的端面S3的整个面。而且,外部电极12a被从端面S3折回到上表面S1、下表面S2以及侧面S5、S6上。外部电极12b以覆盖引出导体21a~21c从端面S4露出的部分的方式,覆盖叠层体11的端面S4的整个面。而且,外部电极12b被从端面S4折回到上表面S1、下表面S2以及侧面S5、S6上。
外部电极13、14分别设置在侧面S5、S6上,并且与引出导体22a~22c与23a~23c连接。更详细地讲,外部电极13,以覆盖引出导体22a~22c从侧面S5露出的部分的方式,在叠层体11的侧面S5上形成为在z轴方向上延伸的带状。而且,外部电极13从侧面S5折回到上表面S1以及下表面S2上。外部电极14,以覆盖引出导体23a~23c从侧面S6露出的部分的方式,在叠层体11的侧面S6上形成为在z轴方向上延伸的带状。此时,外部电极14与外部电极13相对置。而且,外部电极14从侧面S6折回到上表面S1以及下表面S2上。
外部电极15、16分别设置在侧面S5、S6上,并且与引出导体24a~24c与25a~25c连接。更详细地讲,外部电极15,以覆盖引出导体24a~24c从侧面S5露出的部分的方式,在叠层体11的侧面S5上形成为在z轴方向上延伸的带状。而且,外部电极15从侧面S5折回到上表面S1以及下表面S2上。另外,由于引出导体24比引出导体22更位于x轴方向的正方向侧,因此,外部电极15比外部电极13更位于x轴方向的正方向侧。外部电极16,以覆盖引出导体25a~25c从侧面S6露出的部分的方式,在叠层体11的侧面S6上形成为在z轴方向上延伸的带状。此时,外部电极16与外部电极15相对置。而且,外部电极16从侧面S6折回到上表面S1以及下表面S2上。另外,由于引出导体25比引出导体23更位于x轴方向的正方向侧,因此,外部电极16比外部电极14更位于x轴方向的正方向侧。
另外,在电子部件10中,如图1所示,在侧面S5、S6上,在端面S3和外部电极13、14之间分别没有设置被保持为与外部电极13、14不同的电位的外部电极。另外,如图1所示,在侧面S5、S6上,外部电极12a折回到端面S3上。因此,在端面S3和外部电极13、14之间分别设有外部电极12a。不过,外部电极12a经由内部导体30分别与外部电极13、14电连接。因此,外部电极12a的电位与外部电极13、14的电位相等。
另外,在电子部件10中,如图1所示,在侧面S5、S6上,在端面S4和外部电极15、16之间分别没有设置被保持为与外部电极15、16不同的电位的外部电极。另外,如图1所示,在侧面S5、S6上,外部电极12b折回到端面S4上。因此,在端面S4和外部电极15、16之间分别设有外部电极12b。不过,外部电极12b经由内部导体31分别与外部电极15、16电连接。因此,外部电极12b的电位与外部电极15、16的电位相等。
而且,在侧面S5的外部电极13和外部电极15之间没有设置被保持为与外部电极13、15的电位不同的电位的外部电极。同样,在侧面S6的外部电极14和外部电极16之间没有设置被保持为与外部电极14、16的电位不同的电位的外部电极。即,在外部电极13、15之间以及外部电极14、16之间不设置外部电极。由此,成为外部电极13、15相邻,外部电极14、16相邻。
(电子部件的制造方法)
接下来,沿用图1至图3对电子部件10的制造方法进行说明。
首先,以规定的比率称量作为主成分的BaTiO3、CaTiO3、SrTiO3或者CaZrO3和作为副成分的Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物或者稀土类化合物,并投入球磨机,进行湿式调合。将所获得的混合物干燥后粉碎,并假烧所获得的粉末。在将所获得的假烧粉末用球磨机湿式粉碎之后,进行干燥,然后粉碎,从而获得电介质陶瓷粉末。
对该电介质陶瓷粉末加入有机粘结剂以及有机溶剂并用球磨机进行混合。利用刮刀法使所获得的陶瓷浆料在载片上形成薄片状并使其干燥,制造应成为陶瓷层17的陶瓷生片。应成为陶瓷层17的陶瓷生片的厚度优选为0.5μm以上10μm以下。
接下来,在应成为陶瓷层17的陶瓷生片上利用丝网印刷法或光刻法等的方法涂敷由导电性材料形成的糊膏,由此形成内部导体30、31。由导电性材料形成的糊膏是例如在金属粉末中添加有机粘结剂以及有机溶剂形成的。金属粉末为例如Ni、Cu、Ag、Pd、Ag-Pd合金和Au等。内部导体30、31的厚度优选为0.3μm以上2.0μm以下。
接下来,叠层应成为陶瓷层17的陶瓷生片而获得未烧结的主叠层体。然后,利用静水压机对未烧结的主叠层体实施压接。
接下来,将未烧结的主叠层体切割成规定尺寸,获得多个未烧结的叠层体11。然后,对叠层体11的表面实施滚筒研磨加工等的研磨加工。
接下来,烧结未烧结的叠层体11。烧结温度优选例如900℃以上1300℃以下。通过以上的工序来完成叠层体11的准备工作。
接下来,在叠层体11形成外部电极12~16。具体而言,利用公知的浸渍法或狭缝法等在叠层体11的表面上涂敷导电性糊膏。然后,在700℃以上900℃以下的温度下对导电性糊膏进行烧接,由此形成外部电极12~16的基底电极。作为导电性糊膏的材料,能够举出例如Cu、Ni、Ag、Pd、Ag-Pd合金和Au等。基底电极的厚度优选为10μm以上50μm以下。接下来,对基底电极实施电镀完成外部电极12~16。作为电镀层的材料,能够举出例如Cu、Ni、Ag、Pd、Ag-Pd合金和Au等。另外,也可以进行多次的电镀,在基底电极上形成多层的电镀层。通过以上工序来完成电子部件10。
(基板模块的构成)
接下来,参照附图对具有电子部件10的基板模块40a进行说明。图4(a)是基板模块40a的剖面结构图,图4(b)是从z轴方向的正方向侧俯视基板模块40a的图。图5是图4的基板模块40a的等效电路图。
如图4(a)所示,基板模块40a具有电子部件10以及电路基板51。电路基板51包括基板主体52、信号导体54、接地电极55、通孔导体56以及接地导体G。
基板主体52是将多层陶瓷层以及导体层叠层而形成的叠层基板,在其主面以及内部具有电路。信号导体54设置在基板主体52的z轴方向的正方向侧的主面上,如图4(b)所示,在y轴方向上延伸。在信号导体54的y轴方向的正方向侧的端部设有未图示的端口P1,在信号导体54的y轴方向的负方向侧的端部设有未图示的端口P2。接地电极55设置在电路基板51的z轴方向的正方向侧的主面上,如图4(b)所示呈长方形。
接地导体G设置在基板主体52内,保持接地电位。接地导体G与未图示的接地端口P3连接。通孔导体56设置在基板主体52内,将接地电极55和接地导体G连接。由此,接地电极55也被保持为接地电位。
电子部件10安装在电路基板51上。更详细地讲,使用焊锡60a将外部电极12a与信号导体54连接。另外,使用焊锡60b将外部电极12b与接地电极55连接。由此,基板模块40a成为具有图5所示的电路构成。即,信号导体54将输入端口P1和输出端口P2连接。并且,电子部件10设置在信号导体54和接地端口P3之间。在图5中,电容器C、电阻R以及线圈L表示电子部件10所具有的静电电容、电阻以及电感。基板模块40a具有图5所示的构成,由此,高频信号从输入端口P1输入并被从输出端口P2输出。而且,从输入端口P1输入的高频信号中的电子部件10的谐振频率的高频信号,不从输出端口P2输出,而从接地端口P3输出。另外,基板模块40a的电路构成不局限于图5。因此,在基板模块40a中,电子部件10可以设置在输入端口P1和输出端口P2之间。
(效果)
根据以上的电子部件10以及基板模块40a,如以下将要说明的那样,能够实现低的ESL化。图6是比较例的电子部件110的外观立体图。图7是比较例的电子部件110的叠层体111的分解立体图。比较例中的电子部件110是在电子部件10中去掉了引出导体22~25以及外部电极13~16的部件。因此,在电子部件110中,关于与电子部件10相同的构成,其参照符号是将电子部件10的构成的参照符号加上100。
在安装了比较例的电子部件110的基板模块中,高频信号经由外部电极112a从信号导体向电子部件110内输入,并经由外部电极112b向接地电极输出。此时,高频信号按照信号导体、外部电极112a、引出导体120、电容导体118、电容导体119、引出导体121、外部电极112b和接地电极的顺序流动。即,在安装了比较例的电子部件110的基板模块中,高频信号只流经一条路径。
另一方面,在基板模块40a的电子部件10中,高频信号经由外部电极12a从信号导体54向电子部件10内输入,并经由外部电极12b向接地电极55输出。此时,高频信号流经以下要说明的第一路径以及第二路径。
第一路径是高频信号按照信号导体54、外部电极12a、引出导体20、电容导体18、电容导体19、引出导体21、外部电极12b和接地电极55的顺序流经的路径。第二路径是高频信号按照信号导体54,外部电极12a,引出导体20,电容导体18,引出导体22、23,外部电极13、14,外部电极15、16,引出导体24、25,电容导体19,引出导体21,外部电极12b,和接地电极55的顺序流经的路径。在此,在第二路径中,高频信号,在从外部电极13、14流向外部电极15、16的情况下,会通过外部电极13、14与外部电极15、16之间的电介质内部,由此,从外部电极13、14向外部电极15、16通过。
如上所述,在安装了电子部件10的基板模块40a中,高频信号流经被并联连接的第一路径以及第二路径。在此,电子部件10的第一路径和电子部件110的路径相同。因此,与电子部件110相比,电子部件10具有追加了第二路径的结构。并且,第一路径的电感值L1和第二路径的电感值L2的合成电感值LT用以下的公式(1)表示。
电子部件110的路径的电感值为L1。因此,电子部件10的第一路径以及第二路径的合成电感值LT变得小于电子部件110的路径的电感值L1。即,与电子部件110相比,电子部件10能够实现低的ESL化。
另外,在电子部件10中,由于能够实现低的ESL化,因此,谐振频率变高。其结果是,提高了电子部件10的高频特性。
另外,为了高频信号从外部电极13、14流向外部电极15、16,优选在侧面S5上的外部电极13与外部电极15之间,不设置与外部电极13、15的电位不同的外部电极。同样,优选在侧面S6上的外部电极14与外部电极16之间,不设置与外部电极14、16的电位不同的外部电极。
另外,为了高频信号从外部电极13、14流向外部电极15、16,优选外部电极13、14的间隔以及外部电极15、16的间隔尽量小,例如优选为50μm以上200μm。
另外,在电子部件10中,在向电路基板51安装时能够抑制短路的发生。更详细地讲,在专利文献1所记载的叠层电容器500中,由于外部电极512、514之间很接近,因此,在向电路基板安装时,有可能会出现焊锡将外部电极512与外部电极514之间连接的可能性。即,在叠层电容器500中有可能发生短路。
另一方面,在电子部件10中,外部电极12a、12b与专利文献1中所记载的叠层电容器500的外部电极512、514相比,并不接近。而接近的是外部电极13和外部电极15。同样,外部电极14和外部电极16接近。但是,外部电极13~16不是通过焊锡安装在电路基板51上。因此,外部电极13和外部电极15之间、以及外部电极14和外部电极16之间由于焊锡而被连接的可能性很低。因此,在电子部件10中,在向电路基板51安装时能够抑制短路的发生。
另外,在电子部件10中,流经电子部件10的高频信号中难以产生损耗。更详细地讲,在电子部件10中,高频信号需要向x轴方向的正方向侧流动。在此,在电子部件10的侧面S5、S6上,如果在端面S3和外部电极13、14之间设置保持了与外部电极13、14不同电位的外部电极,则高频信号从外部电极13、14向该外部电极(即,向x轴方向的负方向侧)流动。即,高频信号变为向高频信号应流动的方向的相反方向流动,产生损耗。因此,如图1所示,在电子部件10的侧面S5、S6上,在端面S3和外部电极13、14之间没有分别设置保持了与外部电极13、14不同电位的外部电极。由此,抑制了上述损耗的产生。另外,由于相同的理由,在侧面S5、S6上,在端面S4和外部电极15、16之间没有分别设置保持了与外部电极15、16不同的电位的外部电极。
在电子部件10中能够抑制分层的发生。更详细地讲,在电子部件中,在叠层体的角上容易发生分层。如果在角上叠层引出电极和陶瓷层,则在引出电极和陶瓷层之间特别容易产生分层。因此,在电子部件10中,引出导体20、21没有被引出到叠层体11的角上。由此,在电子部件10中抑制了分层的发生。而且,在电子部件10中,由于在叠层体11的角上没有露出引出电极20、21,因此,提高了电子部件10的耐湿性。
(第一实验)
本申请发明人为了更加明确电子部件10以及基板模块40a所发挥的效果而进行了以下要说明的第一实验。具体而言,制作了图4所示的基板模块40a的样品(以下称为第一样品)以及图6和图7所示的电子部件110安装在图4的电路基板51上所形成的基板模块的样品(第二样品)。然后,使用网络分析仪((アジレント社)安捷伦公司制造8722D)测定了第一样品以及第二样品的ESL、传递特性(S21)。首先,对第一样品以及第二样品的条件进行说明。
尺寸:2.096mm×1.290mm×0.793mm
静电电容:14pF
内部导体以及外部电极的材料:Cu
陶瓷层的相对介电常数(ε):27
内部导体个数:6
元件厚度(内部导体30、31的间隔):122μm)
外层厚度(从内部导体30a、31c到叠层体11的上表面或下表面S2为止的距离):88μm
在以上条件的第一样品以及第二样品中,ESL成为如下所示。另外,对ESL在0.5~20GHz的频带进行了测定。
第一样品的ESL:465pH
第二样品的ESL:500pH
因此,通过本实验可知,与具有电子部件110的电路模块相比,在具有电子部件10的基板模块40a中实现了低的ESL化。
图8是表示第一样品以及第二样品的传递特性(S21)的曲线图。纵轴表示衰减量,横轴表示频率。
根据图8可知,第一样品的自谐振频率f1变得比第二样品的自谐振频率f2高。具体而言,自谐振频率f1为1.975GHz,自谐振频率f2为1.905GHz。因此,根据图8的实验结果可知,基板模块40a的高频特性优于具有电子部件110的电路模块的高频特性。
(第一变形例)
接下来,参照附图对第一变形例中的基板模块进行说明。图9是基板模块40b的剖面结构图。
基板模块40b的外部电极15、16通过焊锡60c连接在接地电极55上,在这一点上与基板模块40a不同。由于不存在其他的不同点,因此,省略对基板模块40b的构成的进一步说明。
在基板模块40a中,高频信号流经第一路径以及第二路径。另一方面,在基板模块40b中,高频信号不但流经第一路径以及第二路径,还流经以下要说明的第三路径以及第四路径。
第三路径是高频信号按照信号导体54,外部电极12a,引出导体20,电容导体18,电容导体19,引出导体24、25,外部电极15、16,以及接地电极55的顺序流经的路径。第四路径是高频信号按照信号导体54,外部电极12a,引出导体20,电容导体18,引出导体22、23,外部电极13、14,外部电极15、16,以及接地电极55的顺序流经的路径。
如上所述,在基板模块40b中,高频信号会不仅流经第一路径以及第二路径,还流经第三路径以及第四路径。其结果是,在基板模块40b中,能够实现比基板模块40a更低的ESL化,并能提高高频特性。
另外,在基板模块40b中,与外部电极13、14接近的外部电极15、16通过焊锡60c被连接在接地电极55上。不过,在电子部件10的电路基板51上的固定,主要是通过外部电极12a与信号导体54的连接以及外部电极12b与接地电极55的连接来进行的。因此,将外部电极15、16与接地电极55电连接即可,无需牢固地固定在接地电极55上。因此,焊锡60c的量可以很少。所以,外部电极13、14与外部电极15、16由于焊锡60c的缘故被连接的可能性很低。即,在基板模块40b中也能够在向电子部件10的电路基板51安装时抑制短路的发生。
(第二变形例)
接下来,参照附图对第二变形例的基板模块进行说明。图10是基板模块40c的剖面结构图。
基板模块40c的外部电极13、14通过焊锡60d与信号导体54连接,在这一点上与基板模块40b不同。由于不存在其他的不同点,因此,省略对模块40c的构成的进一步说明。
在基板模块40b中,高频信号流经第一路径至第四路径。另一方面,在基板模块40c中,高频信号不但流经第一路径至第四路径,还流经以下要说明的第五路径至第七路径。
第五路径是高频信号按照信号导体54,外部电极13、14,引出导体22、23,电容导体18,电容导体19,引出导体21,外部电极12b,以及接地电极55的顺序流经的路径。第六路径是高频信号按照信号导体54,外部电极13、14,引出导体22、23,电容导体18,电容导体19,引出导体24、25,外部电极15、16,以及接地电极55的顺序流经的路径。第七路径是高频信号按照信号导体54,外部电极13、14,外部电极15、16,以及接地电极55的顺序流经的路径。
如上所述,在基板模块40c中,高频信号会不仅流经第一路径至第四路径,还流经第五路径至第七路径。其结果是,在基板模块40c中,能够实现比基板模块40a更低的ESL化,并能提高高频特性。
另外,在基板模块40c中,外部电极13、14通过焊锡60d被连接在信号导体54上,并且外部电极15、16通过焊锡60c被连接在接地电极55上。不过,在电子部件10的电路基板51上的固定,主要是通过外部电极12a与信号导体54的连接以及外部电极12b与接地电极55的连接来进行的。因此,将外部电极13、14与信号导体54连接即可,无需牢固地固定在信号导体54上。同样,将外部电极15、16与接地电极55电连接即可,无需牢固地固定在接地电极55上。因此,焊锡60c、60d的量可以很少。所以,外部电极13,14与外部电极15,16由于焊锡60c、60d的缘故被连接的可能性很低。即,在基板模块40c中也能够在向电子部件10的电路基板51安装时抑制短路的发生。
(第二实验)
本申请发明人为了更加明确电子部件10以及基板模块40b、40c所发挥的效果而进行了以下要说明的第二实验。具体而言,制作了图9所示的基板模块40b的样品(以下称为第三样品)以及图10所示的基板模块40c的样品(以下称为第四样品)。然后,测定了第三样品以及第四样品的ESL和传递特性(S21)。第三样品以及第四样品的条件与第一样品以及第二样品的条件相同,因此,省略说明。
在第三样品以及第四样品中,ESL成为如下所示。
第三样品的ESL:405pH
第四样品的ESL:355pH
因此,通过本实验可知,在基板模块40b、40c中实现了比基板模块40a更低的ESL化。
图11是表示第一样品至第四样品的传递特性(S21)的曲线图。纵轴表示衰减量,横轴表示频率。
根据图11可知,第三样品的自谐振频率f3变得比第一样品的自谐振频率f1高。另外,第四样品的自谐振频率f4变得比第三样品的自谐振频率f3高。具体而言,自谐振频率f4为2.25GHz,自谐振频率f3为2.115GHz,自谐振频率f1为1.975GHz。因此,根据图11的实验结果可知,基板模块40b、40c的高频特性更优于基板模块40a的高频特性。
(第二实施方式)
以下,参照附图对第二实施方式的电子部件10a的构成进行说明。图12是第二实施方式的电子部件10a的叠层体11a的分解立体图。图13是图12的电子部件10a的内部俯视图。另外,电子部件10a的外观立体图与电子部件10的外观立体图相同,因此沿用图1。
如图12所示,叠层体11a还具有陶瓷层17i以及内部导体41、42。
如图12所示,陶瓷层17i设置在陶瓷层17a和陶瓷层17b之间。内部导体41、42设置在陶瓷层17i的表面上,且以空出间隙的状态从x轴方向的负方向侧向正方向侧的顺序排列。
如图12以及图13所示,内部导体41具有电容导体43以及引出导体44、47、48。电容导体43呈长方形,且设置在陶瓷层17i的x轴方向的负方向侧的半个区域内。
如图12以及图13所示,引出导体44与电容导体43连接,并且,通过引出到叠层体11的端面S3而从端面S3露出。更详细地讲,引出导体44从电容导体43的x轴方向的负方向侧的边,向x轴方向的负方向侧延伸。由此,引出导体44被引出到陶瓷层17i的x轴方向的负方向侧的短边上,与外部电极12a连接。
如图12以及图13所示,引出导体47与电容导体43连接,并且,通过引出到叠层体11的侧面S5而从侧面S5露出。更详细地讲,引出导体47被从电容导体43的y轴方向的正方向侧的边,向y轴方向的正方向侧引出。由此,引出导体47被引出到陶瓷层17i的比y轴方向的正方向侧的长边的中点更靠x轴方向的负方向侧的位置上,且与外部电极13连接。
如图12以及图13所示,引出导体48与电容导体43连接,并且,通过引出到叠层体11的侧面S6而从侧面S6露出。更详细地讲,引出导体48被从电容导体43的y轴方向的负方向侧的边,向y轴方向的负方向侧引出。由此,引出导体48被引出到陶瓷层17i的比y轴方向的负方向侧的长边的中点更靠x轴方向的负方向侧的位置上,且与外部电极14连接。
如图12以及图13所示,内部导体42具有电容导体45以及引出导体46、49、50。电容导体45呈长方形,且设置在陶瓷层17i的x轴方向的正方向侧的半个区域内。
如图12以及图13所示,引出导体46与电容导体45连接,并且,通过引出到叠层体11的端面S4而从端面S4露出。更详细地讲,引出导体46从电容导体45的x轴方向的正方向侧的边,向x轴方向的正方向侧延伸。由此,引出导体46被引出到陶瓷层17i的x轴方向的正方向侧的短边上,且与外部电极12b连接。
如图12以及图13所示,引出导体49与电容导体45连接,并且,通过引出到叠层体11的侧面S5而从侧面S5露出。更详细地讲,引出导体49从电容导体45的y轴方向的正方向侧的边,向y轴方向的正方向侧延伸。由此,引出导体49被引出到陶瓷层17i的比y轴方向的正方向侧的长边的中点更靠x轴方向的正方向侧的位置上,且与外部电极15连接。
如图12以及图13所示,引出导体50与电容导体45连接,并且,通过引出到叠层体11的侧面S6而从侧面S6露出。更详细地讲,引出导体50被从电容导体45的y轴方向的负方向侧的边,向y轴方向的负方向侧引出。由此,引出导体50被引出到陶瓷层17i的比y轴方向的负方向侧的长边的中点更靠x轴方向的正方向侧的位置上,且与外部电极16连接。
在具有如上所述的叠层体11a的电子部件10中,流经第二路径的高频信号的强度变强。更详细地讲,高频信号按照信号导体54,外部电极12a,引出导体44,电容导体43,引出导体47、48,外部电极13、14,外部电极15、16,引出导体49、50,电容导体45,引出导体46,外部电极12b,以及接地电极55的顺序流动。即,高频信号流经与第二路径等效的路径。其结果是,在具有叠层体11a的电子部件10中提高了高频特性。
(第三实施方式)
以下,参照附图对第三实施方式的电子部件10b的构成进行说明。图14是第三实施方式的电子部件10b的内部俯视图。另外,电子部件10b的外观立体图与电子部件10的外观立体图相同,因此,沿用图1。
如图14所示,在电子部件10b中没有设置引出导体23、25,在这一点上与电子部件10不同。在这种情况下,电子部件10b以侧面S5与电路基板51相对置的方式安装。在电子部件10的上表面S1以及下表面S2上没有设置外部电极13~16。因此,能够减小电子部件10的z轴方向上的宽度。其结果是,能够将电子部件10彼此相互靠近地配置。
(第四实施方式)
以下,参照附图对第四实施方式的电子部件10c的构成进行说明。图15是第四实施方式的电子部件10c的内部俯视图。另外,电子部件10c的外观立体图与电子部件10的外观立体图相同,因此沿用图1。
电子部件10c具有引出导体72(72a~72c)、73(73a~73c)、74(74a~74c)和75(75a~75c),在这一点上与电子部件10不同。
引出导体72与连接导体20连接,并且,通过引出到叠层体11c的侧面S5而从侧面S5露出。更详细地讲,引出导体72从连接导体20的y轴方向的正方向侧的边的中点,向y轴方向的正方向侧延伸。由此,引出导体72在陶瓷层17的y轴方向的正方向侧的长边上,被引出到比引出导体22更位于x轴方向的负方向侧的位置上,且与外部电极12a连接。
引出导体73与连接导体20连接,并且,通过引出到叠层体11c的侧面S6而从侧面S6露出。更详细地讲,引出导体73从连接导体20的y轴方向的负方向侧的边的中点,向y轴方向的负方向侧延伸。由此,引出导体73在陶瓷层17的y轴方向的负方向侧的长边上,被引出到比引出导体23更位于x轴方向的负方向侧的位置上,且与外部电极12a连接。
引出导体74与连接导体21连接,并且,通过引出到叠层体11c的侧面S5而从侧面S5露出。更详细地讲,引出导体74从连接导体21的y轴方向的正方向侧的边的中点,向y轴方向的正方向侧延伸。由此,引出导体74在陶瓷层17的y轴方向的正方向侧的长边上,被引出到比引出导体24更位于x轴方向的负方向侧的位置上,与外部电极12b连接。
引出导体75与连接导体21连接,并且,通过引出到叠层体11c的侧面S6而从侧面S6露出。更详细地讲,引出导体75从连接导体21的y轴方向的负方向侧的边的中点,向y轴方向的负方向侧延伸。由此,引出导体75在陶瓷层17的y轴方向的负方向侧的长边上,被引出到比引出导体25更位于x轴方向的正方向侧的位置上,且与外部电极12b连接。
在电子部件10c中,由于没有设置引出导体72~75,因此,电子部件10c内的电流路径变得多于电子部件10内的电流路径。其结果是,在电子部件10c中,能够更有效地实现低的ESL化。
另外,在电子部件10c中,优选在陶瓷层17的角上不设置引出导体72~75。
(第五实施方式)
以下,参照附图对第五实施方式的电子部件10d进行说明。图16是第五实施方式的电子部件10d的外观立体图。
如图16所示,外部电极13和外部电极14可以通过设置在上表面S1以及下表面S2上的外部电极来连接。同样,外部电极15和外部电极16也可以通过设置在上表面S1以及下表面S2上的外部电极来连接。另外,电子部件10d的内部结构可以是电子部件10、10a~10c的内部结构中的任意一种。
(第六实施方式)
以下,参照附图对第六实施方式的电子部件10e进行说明。图17是第六实施方式的电子部件10e的外观立体图。
如图17所示,外部电极13、15分别只设置在侧面S5上,可以不用折回到上表面S1以及下表面S2上。同样,外部电极14、16分别只设置在侧面S6上,可以不用折回到上表面S1以及下表面S2上。
在将外部电极13、15的间隔以及外部电极14、16的间隔缩小的情况下,例如,可以考虑将外部电极13~16直接电镀而形成。通过直接电镀,以覆盖引出导体22~25所露出的部分的方式形成外部电极13~15。因此,在这种情况下,很多时候,在上表面S1以及下表面S2上不形成外部电极13~15。
(其他的实施方式)
本发明的电子部件10、10a~10e以及基板模块40a~40c不局限于上述实施方式所示。在其技术宗旨的范围内能够进行变更。
另外,也可以使用环氧树脂和聚丙烯等树脂材料来代替陶瓷层17。
(产业上的可利用性)
综上所述,本发明对于电子部件以及基板模块很有用,特别是能够实现低的ESL化,并在向电路基板安装时能够抑制短路的发生,在这一点上特别优异。
Claims (5)
1.一种电子部件,具有:
长方体形状的叠层体,其叠层多个电介质层而成;
第一电容导体,其设置在上述电介质层上;
第一引出导体,其与上述第一电容导体连接,并且被引出到上述叠层体的第一端面上;
第三引出导体,其与上述第一电容导体连接,并且被引出到上述叠层体的第一侧面上;
第二电容导体,其设置在上述电介质层上,并且隔着上述第一电容导体而与上述电介质层相对置;
第二引出导体,其与上述第二电容导体连接,并且被引出到上述叠层体的第二端面上;
第四引出导体,其与上述第二电容导体连接,并且被引出到上述第一侧面上;
第一外部电极以及第二外部电极,设置为跨于上述第一端面以及上述第二端面的各自与上述叠层体的底面之间,并且,分别与上述第一引出导体以及上述第二引出导体连接;
第三外部电极,其设置在上述第一侧面上,并且与上述第三引出导体连接;和
第四外部电极,其设置在上述第一侧面上,并且与上述第四引出导体连接,
所述电子部件还具有:
第五引出导体,其与上述第一电容导体连接,并且被引出到上述叠层体的第二侧面上;
第六引出导体,其与上述第二电容导体连接,并且被引出到上述第二侧面上;
第五外部电极,其设置在上述第二侧面上,并且与上述第五引出导体连接;和
第六外部电极,其设置在上述第二侧面上,并且与上述第六引出导体连接,
所述电子部件的特征在于,
在上述第一侧面上,在上述第一端面和上述第三外部电极之间,不设置保持为与该第三外部电极的电位不同的电位的外部电极,
在上述第一侧面上,在上述第二端面和上述第四外部电极之间,不设置保持为与该第四外部电极的电位不同的电位的外部电极,
在上述第二侧面上,在上述第一端面和上述第五外部电极之间,不设置被保持为与该第五外部电极的电位不同的电位的外部电极,
在上述第二侧面上,在上述第二端面和上述第六外部电极之间,不设置被保持为与该第六外部电极的电位不同的电位的外部电极。
2.根据权利要求1所述的电子部件,其特征为,
在上述第一侧面上,在上述第三外部电极和上述第四外部电极之间,不设置被保持为与该第三外部电极的电位以及该第四外部电极的电位不同的电位的外部电极。
3.一种基板模块,具有:
包括第一焊盘以及第二焊盘的电路基板;和
安装在上述电路基板上的权利要求1或2所述的电子部件,
上述第一外部电极与上述第一焊盘连接,
上述第二外部电极与上述第二焊盘连接。
4.根据权利要求3所述的基板模块,其特征为,
上述第四外部电极与上述第二焊盘连接。
5.根据权利要求4所述的基板模块,其特征为,
上述第三外部电极与上述第一焊盘连接。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-251049 | 2010-11-09 | ||
JP2010251049 | 2010-11-09 | ||
JP2011220587A JP5605342B2 (ja) | 2010-11-09 | 2011-10-05 | 電子部品及び基板モジュール |
JP2011-220587 | 2011-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102664101A CN102664101A (zh) | 2012-09-12 |
CN102664101B true CN102664101B (zh) | 2015-07-29 |
Family
ID=46019436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110344952.1A Active CN102664101B (zh) | 2010-11-09 | 2011-11-04 | 电子部件以及基板模块 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8743530B2 (zh) |
JP (1) | JP5605342B2 (zh) |
CN (1) | CN102664101B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101872531B1 (ko) * | 2012-07-04 | 2018-06-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
KR102029495B1 (ko) * | 2014-10-15 | 2019-10-07 | 삼성전기주식회사 | 칩 전자부품 및 그 실장 기판 |
KR101607020B1 (ko) * | 2014-10-23 | 2016-04-11 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
JPWO2017010265A1 (ja) * | 2015-07-10 | 2018-02-15 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
JP2017098445A (ja) * | 2015-11-26 | 2017-06-01 | 太陽誘電株式会社 | セラミック電子部品及びセラミック電子部品の製造方法 |
WO2021065487A1 (ja) * | 2019-09-30 | 2021-04-08 | 京セラ株式会社 | フィルムコンデンサ素子 |
KR20220048221A (ko) * | 2020-10-12 | 2022-04-19 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6243253B1 (en) * | 1997-06-27 | 2001-06-05 | Avx Corporation | Surface mount multilayer capacitor |
US7595973B1 (en) * | 2008-08-13 | 2009-09-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and circuit board apparatus having the capacitor |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3514195B2 (ja) | 1999-12-27 | 2004-03-31 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JP3336954B2 (ja) * | 1998-05-21 | 2002-10-21 | 株式会社村田製作所 | 積層コンデンサ |
JP2000252159A (ja) * | 1999-02-25 | 2000-09-14 | Tokin Corp | 積層セラミックコンデンサ |
JP2003007566A (ja) * | 2001-06-25 | 2003-01-10 | Kyocera Corp | 積層型電子部品 |
US6765781B2 (en) * | 2001-12-03 | 2004-07-20 | Tdk Corporation | Multilayer capacitor |
US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
JP4864271B2 (ja) * | 2002-10-17 | 2012-02-01 | 株式会社村田製作所 | 積層コンデンサ |
US7248458B2 (en) | 2003-09-15 | 2007-07-24 | American Technical Ceramics Corporation | Orientation-insensitive ultra-wideband coupling capacitor and method of making |
JP4507566B2 (ja) | 2003-11-14 | 2010-07-21 | 株式会社村田製作所 | 積層コンデンサ |
US7046500B2 (en) * | 2004-07-20 | 2006-05-16 | Samsung Electro-Mechanics Co., Ltd. | Laminated ceramic capacitor |
GB2439862A (en) * | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Conditioner with coplanar conductors |
US7149071B2 (en) * | 2005-03-17 | 2006-12-12 | Intel Corporation | Controlled resistance capacitors |
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7292429B2 (en) * | 2006-01-18 | 2007-11-06 | Kemet Electronics Corporation | Low inductance capacitor |
US7724498B2 (en) * | 2006-06-30 | 2010-05-25 | Intel Corporation | Low inductance capacitors, methods of assembling same, and systems containing same |
US8238116B2 (en) * | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
JP4539713B2 (ja) * | 2007-12-11 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP4428446B2 (ja) * | 2007-12-28 | 2010-03-10 | Tdk株式会社 | 積層コンデンサ |
JP4835686B2 (ja) * | 2008-12-22 | 2011-12-14 | Tdk株式会社 | 積層コンデンサ |
JP4737301B2 (ja) * | 2009-01-30 | 2011-07-27 | Tdk株式会社 | 積層コンデンサ |
JP5062237B2 (ja) * | 2009-11-05 | 2012-10-31 | Tdk株式会社 | 積層コンデンサ、その実装構造、及びその製造方法 |
JP5201223B2 (ja) * | 2011-01-28 | 2013-06-05 | 株式会社村田製作所 | 電子部品及び基板モジュール |
-
2011
- 2011-10-05 JP JP2011220587A patent/JP5605342B2/ja active Active
- 2011-11-04 CN CN201110344952.1A patent/CN102664101B/zh active Active
- 2011-11-08 US US13/291,188 patent/US8743530B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6243253B1 (en) * | 1997-06-27 | 2001-06-05 | Avx Corporation | Surface mount multilayer capacitor |
US7595973B1 (en) * | 2008-08-13 | 2009-09-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor and circuit board apparatus having the capacitor |
Also Published As
Publication number | Publication date |
---|---|
US8743530B2 (en) | 2014-06-03 |
JP5605342B2 (ja) | 2014-10-15 |
JP2012119663A (ja) | 2012-06-21 |
US20120113563A1 (en) | 2012-05-10 |
CN102664101A (zh) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102664101B (zh) | 电子部件以及基板模块 | |
CN102385988B (zh) | 电子部件 | |
CN102623179A (zh) | 电子部件以及基板模块 | |
US8120891B2 (en) | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance | |
US8947175B2 (en) | Low-pass filter | |
CN101651451B (zh) | 叠层型滤波器 | |
TW293955B (zh) | ||
CN101640129B (zh) | 层叠电容器及层叠电容器的等效串联电阻值的调节方法 | |
JP2007035877A (ja) | 積層コンデンサ | |
KR20160052109A (ko) | 적층 칩 전자부품 및 그 실장 기판 | |
CN106716634A (zh) | 高频元器件 | |
CN104113195A (zh) | 复合电子组件、设置有它的板以及具有它的功率供应系统 | |
CN102623180B (zh) | 电子部件以及基板模块 | |
JP2015019045A (ja) | アレイ型積層セラミック電子部品及びその実装基板 | |
JP2008182598A (ja) | 左手系伝送線路、ハイパスフィルタおよび通信装置 | |
CN110022133B (zh) | 一种小型化电感耦合型可调带通滤波器及其制备方法 | |
CN103177875B (zh) | 层叠陶瓷电子元器件 | |
US7913368B2 (en) | Method of manufacturing chip capacitor including ceramic/polymer composite | |
JP2007324251A (ja) | 積層コンデンサ | |
EP3333862A1 (en) | Multilayer capacitors | |
CN216981874U (zh) | 滤波电路和多工器 | |
US8421575B1 (en) | Multi-layered circuit structure | |
KR101912274B1 (ko) | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 | |
CN114257202A (zh) | 滤波电路和多工器 | |
CN107039734A (zh) | 一种叠层片式功率分配模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |