CN101533712A - 层叠电容器及层叠电容器的安装构造 - Google Patents
层叠电容器及层叠电容器的安装构造 Download PDFInfo
- Publication number
- CN101533712A CN101533712A CN200910127040A CN200910127040A CN101533712A CN 101533712 A CN101533712 A CN 101533712A CN 200910127040 A CN200910127040 A CN 200910127040A CN 200910127040 A CN200910127040 A CN 200910127040A CN 101533712 A CN101533712 A CN 101533712A
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- conductor
- conductor introduction
- width
- duplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 216
- 230000003068 static effect Effects 0.000 claims description 42
- 238000009434 installation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002131 composite material Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010349 pulsation Effects 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 208000001840 Dandruff Diseases 0.000 description 1
- 208000031481 Pathologic Constriction Diseases 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 208000037804 stenosis Diseases 0.000 description 1
- 230000036262 stenosis Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
在层叠电容器(1)中,ESR控制部(12)中的内部电极(7C)的引出导体(14C,14D)的宽度(L3,L4)以及内部电极(7D)的引出导体(14E,14F)的宽度(L5,L6)比静电容量部(11)中的内部电极(7A)的宽度(W1,T1)以及内部电极(7B)的宽度(W2,T2)中的任意一个的宽度均狭窄。由此,连接内部电极(7)和外部电极(3)的导体部分的截面积被挤压,从而实现ESR的进一步提高。另外,ESR控制部(12)中的各个引出导体(14C~14F)的宽度(L3~L6)比静电容量部(11)中的各个引出导体(14A,14B)的宽度(L1,L2)宽。由此,能够有效抑制开路不良,并提高产品的合格率。
Description
技术领域
本发明涉及层叠电容器以及层叠电容器的安装构造。
背景技术
一直以来,层叠电容器具备电介质层和内部电极交替层叠而成的层叠体和形成于层叠体的侧面并互相电绝缘的外部电极以及端子导体。
作为像这样的层叠电容器,有例如日本特开2003-168621号公报中所记载的层叠电容器。该层叠电容器具有4种内部电极。其中的2种内部电极具有形成静电容量的电极部、连接于该电极部和端子导体的引出导体。另外,另外2种内部电极具有连接于端子电极的引出导体、和连接于外部电极的引出导体。
发明内容
像这样的层叠电容器是作为例如IC中的去藕电容器来使用的。在IC向着高速化·低电压化不断发展的当今,对于实现层叠电容器中的ESR(等价串联电阻)的提高和ESL(等价串联电感)的降低这两个方面均提出了要求。
在上述的日本特开2003-168621号公报中所记载的层叠电容器中,由于后者的2种内部电极的引出导体的宽度与内部电极相等,因此从提高ESR的观点出发,仍然还有改善的余地。然而,如果单纯地去缩小引出导体的宽度,那么在由滚筒研磨等研磨层叠体的时候引出导体就不会露出于层叠体的表面,也就是说会变得容易产生开路不良。如果产生开路不良,那么因为不能够获得内部电极和外部电极的导通,所以产品的合格率就会受到影响。
本发明就是为了解决上述课题而进行的,目的在于提供一种能够实现ESR的提高以及ESL的降低并且能够抑制开路不良的产生的层叠电容器以及层叠电容器的安装构造。
为了解决上述课题,本发明所涉及的层叠电容器具备:多个内部电极介于电介质层之间层叠而成的层叠体、在层叠体的一个端面以及另一个端面上分别形成的第1外部电极以及第2外部电极、和在与层叠体的各个端面相交叉的侧面上以互相相对的方式分别形成的第1端子导体以及第2端子导体;层叠体具有静电容量部,是由连接于第1极性的第1内部电极和连接于第2极性的第2内部电极夹持至少一层电介质层而相互交替配置而成的,和ESR控制部,是具有配置于静电容量部的层叠方向的一侧并连接于第1极性的第3内部电极和配置于静电容量部的层叠方向的另一侧并连接于第2极性的第4内部电极而构成的;在静电容量部中,第1内部电极通过第1引出导体而仅仅连接于第1端子导体,第2内部电极通过第2引出导体而仅仅连接于第2端子导体;在ESR控制部中,第3内部电极通过第3引出导体而连接于第1端子导体,并且通过第4引出导体而连接于第1外部电极,第4内部电极通过第5引出导体而连接于第2端子导体,并且通过第6引出导体而连接于第2外部电极,第3引出导体~第6引出导体的宽度比第1内部电极以及第2内部电极的宽度窄,并且比第1引出导体以及第2引出导体的宽度宽。
在该层叠电容器中,在静电容量部中,内部电极仅仅连接于端子导体,在ESR控制部中,内部电极分别连接于端子导体以及外部电极。因此,内部电极被并联连接的端子导体因为串联连接于外部电极,所以与像以往那样将内部电极并联连接于外部电极的情况相比较,能够实现高ESR。另外,ESR控制部中的第3引出导体~第6引出导体的宽度由于比静电容量部中的第1内部电极以及第2内部电极的宽度窄,所以挤压了导体的截面积,因而能够谋求到ESR的进一步的提高。
另外,在该层叠电容器中,在静电容量部上被连接的极性有所不同的第1内部电极以及第2内部电极被交替配置,连接第1内部电极和第1端子导体的第1引出导体与连接第2内部电极和第2端子导体的第2引出导体成为了朝着层叠体的互相相对的侧面反方向地进行延伸。因此,在第1内部电极上的容量形成领域和第2内部电极上的容量形成领域,由于流动的电流的方向变成了相反,起因于电流而产生的磁场的一部分被相互抵消,因此降低ESL便成为了可能。
再有,在该层叠电容器中,ESR控制部中的第3引出导体~第6引出导体的宽度由于比静电容量部中的第1引出导体以及第2引出导体的宽度宽,所以在用滚筒研磨等研磨层叠体时,第3引出导体~第6引出导体易于露出层叠体的端面以及侧面。另外,ESR控制部是以在层叠方向上夹持静电容量部的方式进行定位的,所以第3引出导体~第6引出导体接近于层叠体的脊线部分。层叠体的脊线部分为比其它部分早进行研磨的的部分。因此,接近于层叠体的脊线部分的第3引出导体~第6引出导体会进一步切实地露出于层叠体的端面以及侧面。通过以上所述,该层叠电容器可以有效抑制开路不良。
另外,优选第4引出导体的宽度比第3引出导体的宽度窄,第6引出导体的宽度比第5引出导体的宽度窄。在此情况下,更进一步挤压导体的截面积,从而就能够谋求到ESR的进一步提高。
另外,ESR控制部的内部电极和与该内部电极相邻的静电容量部的内部电极之间的距离优选比静电容量部中的相邻的内部电极之间的距离长。ESR控制部因为电阻变大所以会有由于脉动而引起发热的担忧。因此,通过充分取得与静电容量部内部电极的间隔,从而能够提高放热性。另外,因为使第3引出导体~第6引出导体进一步接近于层叠体的脊线部分,所以能够进一步切实地抑制开路不良。
另外,从层叠体的层叠方向进行观察,优选第4引出导体从靠近第2端子导体的位置露出于层叠体的一个端面;从层叠体的层叠方向进行观察,优选第6引出导体从靠近第1端子导体的位置露出于层叠体的另一个端面。在此情况下,因为使第4引出导体以及第6引出导体更接近于层叠体的脊线部分,所以能够更加切实地抑制开路不良。
另外,本发明所涉及的层叠电容器的安装构造是将上述层叠电容器安装于基板而构成的层叠电容器的安装构造,其特征在于:仅仅将第1外部电极以及第2外部电极接合于基板。
根据该层叠电容器的安装构造,由于内部电极被并联连接的端子导体串联连接于外部电极,因此与像以往那样将内部电极并联连接于外部电极的情况相比较,能够实现高ESR。另外,在第1内部电极上的容量形成领域和第2内部电极上的容量形成领域中,由于流动的电流的方向变成了相反,起因于电流而产生的磁场的一部分被相互抵消,因此降低ESL便成为了可能。
根据本发明所涉及的层叠电容器以及层叠电容器的安装构造,能够实现ESR的提高以及ESL的降低,并且能够抑制开路不良的产生。
附图说明
图1是表示本发明所涉及的层叠电容器的安装构造的一个实施方式的立体图。
图2是表示图1所示的层叠电容器的层构成的图。
图3是图1中的沿着III-III线的截面图。
图4是表示静电容量部的复合层的图。
图5是表示ESR控制部的复合层的图。
图6是表示变形例所涉及的ESR控制部的复合层的图。
具体实施方式
以下,参照附图对本发明所涉及的层叠电容器以及层叠电容器的安装构造的优选的实施方式加以详细的说明。
图1是表示本发明所涉及的层叠电容器的安装构造的一个实施方式的立体图。还有,图2是表示图1所示的层叠电容器的层构成的图,图3是图1中的沿着III-III线的截面图。
如图1~图3所示,层叠电容器1具备大致长方体形状的层叠体2、形成于层叠体2的端面的外部电极3(3A,3B)、形成于层叠体2的侧面的端子导体4(4A,4B)。
如图2所示,层叠体2是由在电介质层6之上形成不同图案的内内部电极7而构成的多个复合层5、层叠于复合层5的最表面层并且作为保护层而发挥功能的电介质层6形成的。电介质层6是由包含电介质陶瓷的陶瓷生片的烧结体构成的,内部电极7是由导电膏的烧结体构成的。还有,在实际的层叠电容器1中,电介质层6,6之间被一体化成边界无法目视识别的程度。
外部电极3以及端子导体4是通过烧结包含导电性金属粉末以及玻璃粉的导电膏而形成的。外部电极3在安装层叠电容器1时连接于规定的极性的电极。另外,端子导体4是并联地连接层叠体2中的隶属于后述的静电容量部11的内部电极7彼此的导体,而不是直接连接于安装基板,也就是所谓的NC(No Contact)导体。
外部电极(第1外部电极)3A,在安装层叠电容器1的基板时,是例如连接于+极性(第1极性)的电极,是以覆盖层叠体2中的长度方向的一个端面2a的方式形成的。外部电极(第2外部电极)3B,在安装层叠电容器1的基板时,是例如连接于-极性(第2极性)的电极,是以覆盖层叠体2中的长度方向的另一个端面2b的方式形成的。
端子导体(第1端子导体)4A,在层叠体2的一个端面2a和另一个端面2b垂直的侧面中,是在沿着层叠方向的一个侧面2c上形成,端子导体(第2端子导体)4B是在与侧面2c相对的另一个侧面2d上形成。端子导体4A,4B具有在侧面2c,2d上沿着上述层叠方向带状延伸、且向层叠体2的层叠方向的端面伸出的衬垫部分。外部电极3A,3B以及端子导体4A,4B分开规定的间隔而成为隔开的状态,且相互为电绝缘。
用于层叠电容器1的安装的基板100具有阳极焊盘图案101A和阴极焊盘图案101B。阳极焊盘图案101A以及阴极焊盘图案101B,例如沿着外部电极3A以及外部电极3B的宽度方向形成为带状,并连接于规定的电路配线。在层叠电容器1的安装构造中,外部电极3A与阳极焊盘图案101A相接合,外部电极3B与阴极焊盘图案101B相接合。另外,端子导体4A以及端子导体4B不与阳极焊盘图案101A和阴极焊盘图案101B中的任意一个相接合。即,在层叠电容器1的安装构造中,相对于基板100只有外部电极3A以及外部电极3B成为被接合的状态。
接着,对层叠体2的构成进行更详细的说明。
如图2以及图3所示,层叠体2具有主要赋予层叠电容器的静电容量的静电容量部11、和控制层叠电容器1的ESR的ESR控制部12。
如图4所示,静电容量部11是内部电极图案不同的2个复合层5A,5B被相互交替多层层叠而形成的。如图4(a)所示,复合层5A的内部电极(第1内部电极)7A具有形成于中央部分的主电极部13A、和从主电极部13A的一边引出的引出导体(第1引出导体)14A。
主电极部13A成为,例如长边方向的宽度为W1、短边方向的宽度为T1的大致长方体形状。另外,引出导体14A成为,例如宽度为L1的带状。引出导体14A的端部露出于层叠体2的侧面2c并连接于端子导体4A。
如图4(b)所示,复合层5B的内部电极(第2内部电极)7B具有形成于中央部分的主电极部13B、和从主电极部13B的一边引出的引出导体(第2引出导体)14B。主电极部13B成为,例如长边方向的宽度为W2、短边方向的宽度为T2的大致长方体形状。在本实施方式中,主电极部13A和主电极部13B形成相同形状,即成为W1=W2、T1=T2。
引出导体14B形成为,例如宽度为L2的带状。引出导体14B的端部与引出导体14A相反地露出于层叠体2的侧面2d,并连接于端子导体4B。在本实施方式中,引出导体14A和引出导体14B形成相同形状,即成为L1=L2。
在静电容量部11上,从层叠方向进行观察,内部电极7A的主电极部13A与内部电极7B的主电极部13B相互重叠的部分成为容量形成领域。在本实施方式中,主电极部13A的整个面与主电极部13B的整个面相互重叠,从而充分确保了容量形成领域。
另一方面,从层叠方向进行观察,ESR控制部12是以夹持静电容量部11的方式配置的。如图5所示,ESR控制部12是由内部电极图案不同的2个复合层5C,5D形成的。如图5(a)所示,复合层5C的内部电极(第3内部电极)7C具有沿着连接端子导体4A,4B的方向延伸的引出导体(第3引出导体)14C、和沿着连接外部电极3A,3B的方向延伸的引出导体(第4引出导体)14D。
引出导体14C形成为,例如宽度为L3的带状。引出导体14C的一个端部露出于层叠体2的侧面2c并连接于端子导体4A。另外,引出导体14C的另一个端部不露出于层叠体2的侧面2d,而是位于离侧面2d仅仅为规定的距离的内侧。
引出导体14D形成例如宽度为L4的带状,并位于比连接外部电极3A,3B之间的中心线M更靠近端子导体4B的位置。引出导体14D的一个端部从比中心线M更靠近端子导体4B的位置露出于层叠体2的一个端面2a,并连接于外部电极3A。另外,引出导体14D的另一个端部连接于引出导体14C的另一个端部。
通过如此的复合层5C的构成,静电容量部11的内部电极7A通过引出导体14A而连接于端子导体4A,再进一步通过该端子导体4A和引出导体14C,14D而连接于外部电极3A。因此,内部电极7A在安装时具有+极性。
在此,引出导体14C的宽度L3以及引出导体14D的宽度L4在与静电容量部11的内部电极7A的长边的宽度W1以及短边的宽度T1的关系中,满足L3,L4<W1,T1。即,引出导体14C的宽度L3以及引出导体14D的宽度L4比内部电极7A的长边的宽度W1以及短边的宽度T1中的任意一个的宽度均狭窄。
另外,引出导体14C的宽度L3以及引出导体14D的宽度L4在与内部电极7A的引出导体14A的宽度L1的关系中,满足L3,L4>L1。而且,在引出导体14C的宽度L3和引出导体14D的宽度L4的关系中,满足L4<L3。由此,在从内部电极7A到外部电极3A为止所连接的导体部分中形成了截面积被挤压的挤压部分。
如图5(b)所示,复合层5D的内部电极(第4内部电极)7D具有沿着连接端子导体4A,4B的方向延伸的引出导体(第5引出导体)14E、和沿着连接外部电极3A,3B的方向延伸的引出导体(第6引出导体)14F。
引出导体14E形成为,例如宽度为L5的带状。引出导体14E的一个端部露出于层叠体2的侧面2d,并连接于端子导体4B。另外,引出导体14E的另一个端部不露出于层叠体2的侧面2c,而是位于离侧面2c仅仅为规定的距离的内侧。
引出导体14F形成为,例如宽度为L6的带状,并位于比连接外部电极3A,3B之间的中心线M更靠近端子导体4A的位置。引出导体14F的一个端部从比中心线M更靠近端子导体4A的位置露出于层叠体2的另一个端面2b,并连接于外部电极3B。另外,引出导体14F的另一个端部连接于引出导体14E的另一个端部。
通过如此的复合层5D的构成,静电容量部11的内部电极7B是通过引出导体14B而连接于端子导体4B,再进一步通过该端子导体4B和引出导体14E,14F而连接于外部电极3B。因此,内部电极7B在安装时具有-极性。
引出导体14E的宽度L5以及引出导体14F的宽度L6在静电容量部11的内部电极7B的长边的宽度W2以及短边的宽度T2的关系中,满足L5,L6<W2,T2。即,引出导体14E的宽度L5以及引出导体14F的宽度L6比内部电极7B的长边的宽度W2以及短边的宽度T2中的任意一个的宽度均狭窄。
另外,引出导体14E的宽度L5以及引出导体14F的宽度L6在与内部电极7B的引出导体14B的宽度L2的关系中,满足L5,L6>L2。再有,在引出导体14E的宽度L5和引出导体14F的宽度L6的关系中,满足L6<L5。由此,在从内部电极7B到外部电极3B为止所连接的导体部分中,形成了截面积被挤压的挤压部分。
再有,如图3所示,ESR控制部12的内部电极7和与该内部电极7相邻的静电容量部11的内部电极7之间的距离S1比静电容量部11中的相邻的内部电极7,7之间的距离S2长。S1和S2的比可以适当设定在例如10~100∶1的范围内。
在具有如上述那样的构成的层叠电容器1中,在静电容量部11中的内部电极7仅仅连接于端子导体4,在ESR控制部12中的内部电极7分别连接于端子导体4以及外部电极3。因此,并联连接内部电极7的端子导体4由于串联连接于外部电极3,所以与现有的将内部电极7并联连接于外部电极3的情况相比较,能够实现高ESR。
另外,在层叠电容器1中,ESR控制部12中的内部电极7C的引出导体14C,14D的宽度L3,L4以及内部电极7D的引出导体14E,14F的宽度L5,L6比静电容量部11中的内部电极7A的宽度W1,T1以及内部电极7B的宽度W2,T2中的任意一个的宽度均狭窄。另外,引出导体14D的宽度L4比引出导体14C的宽度L3狭窄,引出导体14F的宽度L6比引出导体14E的宽度L5狭窄。由此,连接内部电极7和外部电极3的导体部分的截面积被挤压,从而能够谋求ESR的进一步提高。
另外,在层叠电容器1中,在静电容量部11上所连接的极性有所不同的内部电极7A以及内部电极7B相互交替配置,连接内部电极7A和端子导体4A的引出导体14A与连接内部电极7B和端子导体4B的引出导体14B朝着层叠体2的互相相对的侧面2c,2d反方向地进行延伸。因此,如图2所示,在内部电极7A的容量形成领域和内部电极7B的容量形成领域中,由于流动的电流的方向变成了相反,起因于电流而产生的磁场的一部分被相互抵消。由此,降低ESL便成为了可能。
另一方面,在层叠电容器1中,ESR控制部12中的各个引出导体14C~14F的宽度L3~L6比静电容量部11中的各个引出导体14A,14B的宽度L1,L2宽。为此,在通过滚筒研磨等对层叠体2进行研磨时,能够使引出导体14C~14F的端部容易地露出于层叠体2的端面2a,2b以及侧面2c,2d。
另外,ESR控制部12是以在层叠方向上夹持静电容量部11的方式来进行定位,所以各个引出导体14C~14F接近于层叠体2的脊线(ridge line)部分。层叠体2的脊线部分为比其它部分早进行研磨的部分。因此,接近于层叠体2的脊线部分的引出导体14C~14F会进一步切实地露出于层叠体2的端面2a,2b以及侧面2c,2d。由以上所述,层叠电容器1能够有效地抑制开路不良,并提高产品的合格率。
再有,在层叠电容器1中,ESR控制部12的内部电极7和与该内部电极7相邻的静电容量部11的内部电极7之间的距离S1比静电容量部11中的相邻的内部电极7,7之间的距离S2长10倍~100倍左右。ESR控制部12由于引出导体14C~14F的宽度变狭窄的结果而使电阻变大,这样会有因脉动而引起发热的担忧。因此,通过充分取得与静电容量部11的内部电极7的间隔,能够提高放热性。另外,因为使引出导体14C~引出导体14F更加接近于层叠体2的脊线部分,所以能够进一步切实地抑制开路不良。
另外,在层叠电容器1中,从层叠体2的层叠方向进行观察,引出导体14D从靠近端子导体4B的位置露出于层叠体2的一个端面2a;从层叠体2的层叠方向进行观察,引出导体14F从靠近端子导体4A的位置露出于层叠体2的另一个端面2b。由此,因为使引出导体14D以及引出导体14F接近层叠体2的角部,所以能够谋求到进一步抑制开路不良。
本发明并不限于上述实施方式。例如,在安装时连接于外部电极以及内部电极的极性也可以与上述实施方式相反。另外,内部电极7,7之间的距离S1与距离S2之差并不一定要加以设置,引出导体14D以及引出导体14F也并不一定要靠近端子导体4B以及端子导体4A。
另外,在上述的实施方式中,ESR控制部12的内部电极7C以及内部电极7D虽然只是由引出导体14C~引出导体14F加以构成,但是例如像图6所示的内部电极7G以及内部电极7H那样,除了引出导体之外还可以具有主电极部。
在图6(a)所示的例子中,复合层5G中的内部电极7G具有与内部电极7A中的主电极部13A的外部电极3B侧的大致一半部分相对的主电极部13G、连接主电极部13G和端子导体4A的引出导体14G、和连接主电极部13G和外部电极3A的引出导体14H。引出导体14G形成为宽度为L3的带状,引出导体14H形成为宽度为L4的带状。
在图6(b)所示的例子中,复合层5H中的内部电极7H具有与内部电极7B上的主电极部13B的外部电极3A侧的大致一半部分相对的主电极部13H、连接主电极部13H和端子导体4B的引出导体14I、和连接主电极部13H和外部电极3B的引出导体14J。引出导体14I形成为宽度为L5的带状,引出导体14J形成为宽度为L6的带状。
如上所述,通过将主电极部13G,13H设置于ESR控制部12的内部电极7G,7H,从而在静电容量部11的内部电极7A,7B的主电极部13A,13B之间形成容量形成领域,从而能够进一步充分确保层叠电容器1的静电容量。
Claims (5)
1.一种层叠电容器,其特征在于:
具备:
多个内部电极介于电介质层之间层叠而成的层叠体、
在所述层叠体的一个端面以及另一个端面上分别形成的第1外部电极以及第2外部电极、和
在与所述层叠体的所述各个端面相交叉的侧面上以互相相对的方式分别形成的第1端子导体以及第2端子导体;
所述层叠体具有:
静电容量部,是由连接于第1极性的第1内部电极和连接于第2极性的第2内部电极夹持至少一层所述电介质层而相互交替配置而成的;和
ESR控制部,是具有配置于所述静电容量部的层叠方向的一侧并连接于所述第1极性的第3内部电极、和配置于所述静电容量部的层叠方向的另一侧并连接于所述第2极性的第4内部电极而构成的,
在所述静电容量部中,
所述第1内部电极通过第1引出导体而仅仅连接于所述第1端子导体,
所述第2内部电极通过第2引出导体而仅仅连接于所述第2端子导体;
在所述ESR控制部中,
所述第3内部电极通过第3引出导体而连接于所述第1端子导体,并且通过第4引出导体而连接于所述第1外部电极,
所述第4内部电极通过第5引出导体而连接于所述第2端子导体,并且通过第6引出导体而连接于所述第2外部电极,
所述第3引出导体~所述第6引出导体的宽度比所述第1内部电极以及所述第2内部电极的宽度窄,并且比所述第1引出导体以及所述第2引出导体的宽度宽。
2.根据权利要求1所述的层叠电容器,其特征在于:
所述第4引出导体的宽度比所述第3引出导体的宽度窄,所述第6引出导体的宽度比所述第5引出导体的宽度窄。
3.根据权利要求1或2所述的层叠电容器,其特征在于:
所述ESR控制部的内部电极和与该内部电极相邻的所述静电容量部的内部电极之间的距离比所述静电容量部中的相邻的内部电极之间的距离长。
4.根据权利要求1~3的任意一项所述的层叠电容器,其特征在于:
从所述层叠体的层叠方向进行观察,所述第4引出导体从靠近所述第2端子导体的位置露出于所述层叠体的所述一个端面;
从所述层叠体的层叠方向进行观察,所述第6引出导体从靠近所述第1端子导体的位置露出于所述层叠体的所述另一个端面。
5.一种层叠电容器的安装构造,其特征在于:
所述层叠电容器的安装构造是将如权利要求1~4的任意一项所述的层叠电容器安装于基板而构成的层叠电容器的安装构造,
并且,仅仅将所述第1外部电极以及所述第2外部电极接合于所述基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066329 | 2008-03-14 | ||
JP2008-066329 | 2008-03-14 | ||
JP2008066329A JP4450084B2 (ja) | 2008-03-14 | 2008-03-14 | 積層コンデンサ及び積層コンデンサの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101533712A true CN101533712A (zh) | 2009-09-16 |
CN101533712B CN101533712B (zh) | 2011-09-14 |
Family
ID=40807173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101270401A Active CN101533712B (zh) | 2008-03-14 | 2009-03-13 | 层叠电容器及层叠电容器的安装构造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7907386B2 (zh) |
EP (1) | EP2101337B1 (zh) |
JP (1) | JP4450084B2 (zh) |
KR (1) | KR101052437B1 (zh) |
CN (1) | CN101533712B (zh) |
TW (1) | TWI413140B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791896B1 (en) * | 2007-06-20 | 2010-09-07 | Teradata Us, Inc. | Providing an embedded capacitor in a circuit board |
JP5131264B2 (ja) * | 2009-12-22 | 2013-01-30 | Tdk株式会社 | 積層コンデンサ |
JP5131263B2 (ja) * | 2009-12-22 | 2013-01-30 | Tdk株式会社 | 積層コンデンサ |
JP5353757B2 (ja) * | 2010-02-19 | 2013-11-27 | Tdk株式会社 | 積層コンデンサ |
JP5589429B2 (ja) * | 2010-02-19 | 2014-09-17 | Tdk株式会社 | 積層コンデンサ |
JP5636687B2 (ja) * | 2010-02-19 | 2014-12-10 | Tdk株式会社 | 積層コンデンサ |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
KR101462758B1 (ko) * | 2013-01-29 | 2014-11-20 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 |
KR101504017B1 (ko) * | 2013-07-11 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101499724B1 (ko) | 2013-11-08 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
JP2017117865A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社村田製作所 | コンデンサ及びコンデンサ内蔵基板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3489728B2 (ja) * | 1999-10-18 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板および高周波回路 |
JP3746989B2 (ja) | 2001-12-03 | 2006-02-22 | Tdk株式会社 | 積層コンデンサ |
TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
JP4187184B2 (ja) * | 2002-02-28 | 2008-11-26 | Tdk株式会社 | 電子部品 |
JP3833145B2 (ja) | 2002-06-11 | 2006-10-11 | Tdk株式会社 | 積層貫通型コンデンサ |
WO2004025673A1 (ja) * | 2002-09-10 | 2004-03-25 | Tdk Corporation | 積層コンデンサ |
TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
JP4086812B2 (ja) * | 2004-05-31 | 2008-05-14 | Tdk株式会社 | 積層コンデンサ |
KR100877485B1 (ko) | 2005-09-27 | 2009-01-12 | 티디케이가부시기가이샤 | 관통형 적층 콘덴서 어레이 |
US7428135B2 (en) * | 2006-06-26 | 2008-09-23 | Tdk Corporation | Multilayer capacitor |
JP4293560B2 (ja) * | 2006-07-12 | 2009-07-08 | Tdk株式会社 | 積層コンデンサアレイ |
JP4354475B2 (ja) * | 2006-09-28 | 2009-10-28 | Tdk株式会社 | 積層コンデンサ |
KR100887124B1 (ko) * | 2007-08-06 | 2009-03-04 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP4539715B2 (ja) * | 2007-12-20 | 2010-09-08 | Tdk株式会社 | 積層コンデンサアレイ |
-
2008
- 2008-03-14 JP JP2008066329A patent/JP4450084B2/ja active Active
-
2009
- 2009-01-28 EP EP09001163.6A patent/EP2101337B1/en active Active
- 2009-01-29 US US12/362,041 patent/US7907386B2/en active Active
- 2009-02-05 TW TW098103724A patent/TWI413140B/zh active
- 2009-03-11 KR KR1020090020585A patent/KR101052437B1/ko active IP Right Grant
- 2009-03-13 CN CN2009101270401A patent/CN101533712B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20090231779A1 (en) | 2009-09-17 |
JP4450084B2 (ja) | 2010-04-14 |
TW200949875A (en) | 2009-12-01 |
EP2101337B1 (en) | 2013-11-27 |
KR20090098698A (ko) | 2009-09-17 |
EP2101337A1 (en) | 2009-09-16 |
KR101052437B1 (ko) | 2011-07-29 |
JP2009224498A (ja) | 2009-10-01 |
CN101533712B (zh) | 2011-09-14 |
TWI413140B (zh) | 2013-10-21 |
US7907386B2 (en) | 2011-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101533712B (zh) | 层叠电容器及层叠电容器的安装构造 | |
US7420795B2 (en) | Multilayer capacitor | |
US8310804B2 (en) | Monolithic ceramic capacitor | |
CN100511508C (zh) | 叠层电容器 | |
US8659872B2 (en) | Multilayer capacitor that includes a capacitor element body and at least four terminal units | |
KR102018306B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP4637674B2 (ja) | 積層コンデンサ | |
CN1765162B (zh) | 多层陶瓷基板 | |
US20160133374A1 (en) | Common mode choke coil | |
KR100936902B1 (ko) | 적층형 관통 콘덴서 어레이 | |
KR20150041489A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20100044132A (ko) | 적층 콘덴서의 제조 방법 | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
KR20150029225A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판 | |
US20090161288A1 (en) | Multilayer capacitor array | |
US8068330B2 (en) | Multilayer capacitor | |
US8395881B2 (en) | Multilayer feedthrough capacitor and mounted structure of multilayer feedthrough capacitor | |
US8310806B2 (en) | Multilayer capacitor having high ESR | |
US8107216B2 (en) | Multilayer capacitor | |
KR101883049B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP5042892B2 (ja) | 貫通コンデンサ | |
CN101458993A (zh) | 层叠电容器阵列 | |
CN2914270Y (zh) | 多层绕线型电感元件 | |
JP4952456B2 (ja) | 固体電解コンデンサの実装基板への接続構造 | |
US11640875B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |