JP2014502428A - 電力分配ネットワーク - Google Patents

Abstract

１つの実施の形態においては、集積回路（ＩＣ）が提示される。ＩＣは、ＩＣに形成される第１および第２のセットの電力分配ライン（２０４）を含む。ＩＣは、ＩＣの１つ以上の層に形成される第１のキャパシタ（２１０）と、第２のキャパシタ（２１２）とを含む。第１の複数のビア（２１４）は、第１および第２のキャパシタの第１の入力を第１のセットの電力分配ラインへ結合し、第２の複数のビア（２１４）は、第１および第２のキャパシタの第２の入力を第２のセットの電力分配ラインへ結合する。第１のキャパシタ（２１０）およびそこへ結合されるビア（２１４）は、第２のキャパシタ（２１０）およびそこへ結合されるビア（２１４）の等価直列抵抗よりも大きい等価直列抵抗を有する。

Description

発明の分野
１つ以上の実施の形態は、一般に、集積回路（integrated circuit：ＩＣ）のための電力分配ネットワークに関する。

背景
電気システムは、多くの場合、（たとえば、広い周波数範囲に亘って安定した電圧を有する高い過渡電流を提供するための）非常に厳しい電力要求を有する半導体装置を含む。プリント回路基板（printed circuit board：ＰＣＢ）上に配置される電力調整回路は、典型的には、ＩＣの要素を駆動するために用いられる電圧を生成する。電力調整回路は、調整された出力電圧を監視し、電圧を一定に維持するために供給される電流の量を調整する。生成された電圧は、電力分配ネットワーク（power distribution network：ＰＤＮ）によって調整器から要素へ供給される。ＰＤＮは、電力調整回路の出力ポートだけではなく、プリント回路基板（ＰＣＢ）上の電力分配ライン、ＰＣＢ上に取り付けられる追加的な要素、半導体ＩＣのパッケージ、およびＩＣの電力分配ラインも含む。

ＰＤＮは、集積回路要素の電流要求を受け、これらの要求の過渡的な変化にできるだけ迅速に対応するように構成される。装置における電流の引き込みが変化すると、電力調整回路は、その変化に即座に対応できない可能性がある。たとえば、多くの電圧調整器は、ミリ秒からマイクロ秒のオーダーで出力電圧を調整する。（調整器に依存して）ＤＣから数百キロヘルツまでのすべての周波数において事象に対する出力電圧を維持することに、それらは有効である。この範囲よりも上の周波数において発生するすべての過渡事象については、電圧調整器が新たなレベルの要求に対応し得る前にタイムラグが存在する。ＰＤＮは、このラグに対応するように構成されるべきである。本明細書においてリップルと称される電圧変動は、回路のタイミングに影響し得る。なぜなら、摂動された供給電圧は、ロジックゲートまたは相互接続のような要素の遅れを変更するからである。変更された遅れが考慮されなければ、意図されたように設計が実行されない可能性がある。

デジタル装置によって消費される電力は、時間とともに変化し、すべての動作周波数において発生する可能性がある。電流の低い周波数変化は、通常は、装置または装置の大部分が使用可能または使用不能とされる結果である。同様に、電流の高い周波数変化は、多くの場合、ＩＣの要素の個々のスイッチング事象からもたらされる。これらのスイッチング事象は、クロック周波数およびクロック周波数の最初のいくつかの高調波のスケールで発生する。要素のスイッチングからもたらされるリップルに加えて、要素の非線形電気特性は、追加的な電圧の変動を生成する。比較的遅いチップスピードおよび低い集積密度のために、古い技術においては、これらの影響は一般に無視されていた。しかしながら、回路のスピードおよび密度が増大するにつれて、要素の寄生電気特性によって引き起こされる意図しない影響が重大となってきた。他の影響の間では、ＰＤＮの様々な部分のインダクタンスは、ＰＤＮのキャパシタンスと組み合わさって、摂動されたときに共振し得る。

プログラマブルＩＣ用のＰＤＮ設計は、特に難しい。なぜなら、プログラマブルＩＣを構成するために用いられる設計に依存して、過渡電流が非常に広く変化し得るからである。プログラマブルＩＣは、マルチクロックドメインにおいて不確定の周波数にてほぼ無限の数のアプリケーションを実行し得るので、過渡電流要求を予測することは、非常に困難とされ得る。

１つ以上の実施の形態は、上記問題の１つ以上に対処し得る。

要約
１つの実施の形態においては、集積回路（ＩＣ）が提示される。ＩＣは、第１のセットの電力分配ラインと、第２のセットの電力分配ラインと、ＩＣに形成される第１のキャパシタと、ＩＣに形成される第２のキャパシタと、第１および第２のキャパシタの第１の入力を第１のセットの電力分配ラインへ結合する第１の複数のビアと、第１および第２のキャパシタの第２の入力を第２のセットの電力分配ラインへ結合する第２の複数のビアとを備え得る。第１のキャパシタ、ならびに、第１のキャパシタへ結合される第１および第２の複数のビアは、第２のキャパシタ、ならびに、第２のキャパシタへ結合される第１および第２の複数のビアの等価直列抵抗よりも大きい等価直列抵抗を有する。

この実施の形態においては、第１の複数のビアは、第１のセットの電力分配ラインを第１のキャパシタの第１の端部へ結合する第１のサブセットのビアと、第１のセットの電力分配ラインを第２のキャパシタの第１の端部へ結合する第２のサブセットのビアとを含み得る。第２の複数のビアは、第１のセットの電力分配ラインを第１のキャパシタの第２の端部へ結合する第３のサブセットのビアと、第１のセットの電力分配ラインを第２のキャパシタの第２の端部へ結合する第４のサブセットのビアとを含み得る。第１および第３のサブセットのビアは、等しい数のビアを有する。第２および第４のサブセットのビアは、等しい数のビアを有する。第１および第２のキャパシタは、金属−絶縁体−金属キャパシタとされ得る。第１のキャパシタは、第１のサブセットのビアへ結合される第１の金属層と、第３のサブセットのビアへ結合される第２の金属層と、第１および第２の金属層の間に、かつ、それらに隣接して形成される第１の誘電体層とを含み得る。

この実施の形態においては、第１のキャパシタは、第１のサブセットのビアへ結合される第３の金属層をさらに含み得る。第２の金属層は、第１および第３の金属層の間に配置される。第１のキャパシタは、第２および第３の金属層の間に、かつ、それらに隣接して形成される第２の誘電体層をさらに含み得る。第１および第２のキャパシタ、ならびに、それらに結合されるビアは、広い周波数範囲に亘る、第１および第２のサブセットの電力分配ラインの間の低インピーダンス経路を提供し得る。第１の複数のビアのうちの１つ以上は、ヒューズを経由して第１のサブセットの電力分配ラインへ結合され得る。等価直列抵抗は、ヒューズのうちの１つ以上の焼損に応じて調整可能とされ得る。第１および第２のキャパシタは、電界効果トランジスタとされ得る。

もう１つの実施の形態においては、ＩＣが提供される。ＩＣは、第１のセットの電力分配ラインと、第２のセットの電力分配ラインと、複数のキャパシタと、複数のセットのビアとを備え得る。各セットのビアは、複数のキャパシタのそれぞれの１つの第１の端部を第１のセットの電力分配ラインの１つ以上へ結合する１つ以上のビアと、複数のキャパシタのそれぞれの１つの第２の端部を第２のセットの電力分配ラインの１つ以上へ結合する１つ以上のビアとを有する。複数のセットのビアにおける各セットは、異なる数のビアを有する。

この実施の形態においては、複数のキャパシタのそれぞれの１つの第１の端部へ結合されるビアの数は、複数のキャパシタのそれぞれの１つの第２の端部へ結合されるビアの数と等しくされ得る。複数のキャパシタの各々は、異なるキャパシタンスを有し得る。複数のキャパシタは、金属−絶縁体−金属キャパシタとされ得る。複数のキャパシタは、電界効果トランジスタとされ得る。複数のキャパシタおよびビアは、そこへ結合されて、広い周波数範囲に亘って第１および第２のセットの電力分配ラインの間の低インピーダンス経路を提供し得る。

さらにもう１つの実施の形態においては、集積回路を製造するための方法が提供される。方法は、半導体基板に第１のセットの電力分配ラインを形成するステップと、半導体基板に第２のセットの電力分配ラインを形成するステップと、半導体基板に第１のキャパシタを形成するステップと、半導体基板に第２のキャパシタを形成するステップと、第１および第２のキャパシタの第１の入力を第１のセットの電力分配ラインへ結合する第１の複数のビアを形成するステップと、第１および第２のキャパシタの第２の入力を第２のセットの電力分配ラインへ結合する第２の複数のビアを形成するステップとを含み得る。第１のキャパシタ、ならびに、第１のキャパシタへ結合される第１および第２の複数のビアは、第２のキャパシタ、ならびに、第２のキャパシタへ結合される第１および第２の複数のビアの等価直列抵抗よりも大きい等価直列抵抗を有し得る。

この実施の形態においては、方法は、半導体基板に第１の複数のビアを形成するステップを含み得る。半導体基板に第１の複数のビアを形成するステップは、基板に第１のセットのビアを形成するステップを含み得る。第１のセットのビアは、第１のセットの電力分配ラインを第１のキャパシタの第１の端部へ結合する。半導体基板に第１の複数のビアを形成するステップは、基板に第２のセットのビアを形成するステップをさらに含み得る。第２のセットのビアは、第１のセットの電力分配ラインを第２のキャパシタの第１の端部へ結合する。第２の複数のビアを形成するステップは、基板に第３のセットのビアを形成するステップを含み得る。第３のセットのビアは、第２のセットの電力分配ラインを第１のキャパシタの第２の端部へ結合する。第２の複数のビアを形成するステップは、基板に第４のセットのビアを形成するステップをさらに含み得る。第４のセットのビアは、第２のセットの電力分配ラインを第２のキャパシタの第２の端部へ結合する。第１および第３のセットのビアは、等しい数のビアを有する。第２および第４のセットのビアは、等しい数のビアを有する。第１および第２のキャパシタは、金属−絶縁体−金属キャパシタとされ得る。第１および第２のキャパシタは、電界効果トランジスタとされ得る。第１のキャパシタは、第１のセットのビアへ結合される第１の金属層と、第３のセットのビアへ結合される第２の金属層と、第１および第２の金属層の間に、かつ、それらに隣接して形成される第１の誘電体層とを含み得る。第１のキャパシタは、第１のセットのビアへ結合される第３の金属層をさらに含み得る。第２の金属層は、第１および第３の金属層の間に配置される。第１のキャパシタは、第２および第３の金属層の間に、かつ、それらに隣接して形成される第２の誘電体層をさらに含み得る。

１つ以上の他の実施の形態が以下の詳細な説明および特許請求の範囲に記載されていることが理解されるであろう。

１つ以上の実施の形態の様々な局面および利点は、以下の詳細な説明の検討および図面への参照によって明らかになるであろう。

電力分配ネットワークの回路図を示す図である。 オンチップデカップリングキャパシタの例の上面図を示す図である。 図２のオンチップデカップリングキャパシタの例の断面図を示す図である。 デカップリングキャパシタの抵抗の調整を説明する図である。 プログラマブルＩＣの電力分配ライングリッドの一例を説明する図である。 フィールドプログラマブルゲートアレイ（field-programmable gate array：ＦＰＧＡ）の一例を説明する図である。

図面の詳細な説明
集積回路要素へ供給される電力の安定性を改善するために、ＰＤＮにおいてデカップリングキャパシタが用いられる。デカップリングキャパシタは、任意の電流変動を補償するためにローカルバックアップ電力供給を提供する。デカップリングキャパシタはバイパスキャパシタとも称され、そのような用語は本明細書において相互に置き換え可能に用いられる。しかしながら、デカップリングキャパシタは、リップルに応じた即座の補償を妨げ得る制約を受ける。理想的なキャパシタは容量特性のみを有するが、現実の非理想的なキャパシタは寄生インダクタンスおよび寄生抵抗も有する。これらの寄生は、直列に作用して抵抗−インダクタンス−キャパシタンス（ＲＬＣ）回路を形成する。ＰＤＮにおけるキャパシタに関連する１つの問題は、ＰＤＮ集合インピーダンスのスパイクである。これらのスパイクは、ＰＤＮにおけるキャパシタンスおよびインダクタンスの組み合わせによって引き起こされ得る。電力分配ラインが特に低いインダクタンスを有するときには、高周波数デカップリングキャパシタと電力分配ラインのキャパシタンスとの間の交差周波数が高いインピーダンスピークを示し得る。インピーダンスは、変化する電流要求に即座に対応するためのバイパスキャパシタの能力を遅延させるので、この周波数においてＩＣが高い過渡電流要求を有するときには、電力供給ノイズが生成され得る。

１つ以上の実施の形態においては、ＰＤＮは、ＩＣ上の２つ以上のデカップリングキャパシタを用いてデカップリングを実現して、よりスムーズなインピーダンスプロファイルを提供する。高い等価直列抵抗（equivalent series resistance：ＥＳＲ）で構成される、デカップリングキャパシタの１つは、ＩＣ上に含まれて、並列共振周波数におけるインピーダンススパイクの影響を低減する。しかしながら、高いＥＳＲキャパシタは、高周波数における低インピーダンス経路を単独で提供できない。これは、第１のキャパシタの過渡応答を、高スピード用途に要求されるものよりも遅くし得る。これらの実施の形態においては、低いＥＳＲを有する追加的なデカップリングキャパシタがＩＣ上に並列に形成されて、付加的に高いそれぞれの周波数において低インピーダンス経路を提供する。

図１は、ＰＤＮの回路図を示す。上述のように、典型的なＰＤＮは、３つのメインセグメントを含む。３つのメインセグメントは、ＩＣダイ、ダイパッケージ、および電力調整回路１０２をＩＣダイパッケージへ接続するプリント回路基板（ＰＣＢ）である。図１に示される回路は、ＰＤＮの寄生インダクタンスおよびキャパシタンスの基礎モデルを提供する。ＰＣＢのキャパシタンスおよびインダクタンスは、要素１０４および要素１０６によってそれぞれモデル化される。ＩＣパッケージのキャパシタンスおよびインダクタンスは、要素１０８および要素１１０によってそれぞれモデル化される。この説明例においては、ＰＤＮは、ＩＣ上に形成された２つのデカップリングキャパシタを含む。第１のデカップリングキャパシタ１１４は、高ＥＳＲキャパシタである。第２のデカップリングキャパシタ１１２は、低ＥＳＲキャパシタである。

ＩＣ上に実現されるデカップリングキャパシタのＥＳＲは、キャパシタとＰＤＮの電力分配ラインとの間の接続の抵抗を調整することによって調整され得る。ＩＣの独立した層においてキャパシタが実現されると、キャパシタを電力分配ラインへ接続するビアの抵抗を調整することによって各デカップリングキャパシタのＥＳＲが調整され得るという認識から、１つ以上の実施の形態が生じる。ビアは、ＩＣの層の間で電気信号または電力を搬送する。

先のＰＤＮは、一般には、デカップリングキャパシタをパッケージに配置して、利用可能なダイスペースを節約する。独立した層上にデカップリングキャパシタを実現するときに、開示されたＰＤＮ配置は、より多くのデカップリングキャパシタがＩＣダイ上により少ないスペース制限で実現されることを可能とする。

図２および図３は、１つ以上の実施の形態に従って用いられ得るオンチップデカップリングキャパシタの実行例を示す。図２は、デカップリングキャパシタ２１０，２１２を有するＩＣ２００の上面図を示す。図３は、方向３における、図２に示されるＩＣの断面図を示す。電力分配ライン２０４は、半導体基板２０２に形成される。この実行例においては、デカップリングキャパシタは、金属−絶縁体−金属キャパシタとして実現される。各キャパシタは、誘電絶縁体２０８によって分離された２つの金属プレート２０６を含む。各キャパシタ２１０，２１２の第１の端部は、第１の電力分配ライン２０４へビア２１４で結合される。各キャパシタ２１０，２１２の第２の端部は、第２の電力分配ライン２０４へビア２１４で結合される。デカップリングキャパシタ２１０の各端部が１つのビア２１４で電力分配ラインへ結合されるのに対し、デカップリングキャパシタ２１２の各端部は並列に結合される２つ以上のビア２１４を用いて電力分配ライン２０４へ結合されることを、当業者は認識するであろう。その結果、デカップリングキャパシタ２１２は、デカップリングキャパシタ２１４よりも低いＥＳＲ有する。

説明を明確にするために、本明細書に描かれ、説明される実施の形態は、２つのデカップリングキャパシタを含む。他の実施の形態および実行例においては、図２および図３に示されるように、任意の数のデカップリングキャパシタが含まれ、電力分配ラインへ結合され得る。デカップリングキャパシタは、異なる数のビア２１４で電力分配ラインへ各々結合される。その結果、各キャパシタは、異なるＥＳＲを示して、全体の周波数範囲に亘ってよりスムーズなＰＤＮのインピーダンス応答を提供するように構成され得る。

当業者は、開示された実施の形態を実現するために他のタイプのキャパシタも用いられ得ることを認識するであろう。たとえば、誘電体によって分離された２つの交互のくし型の金属プレートを有する、金属−絶縁体−金属キャパシタがＩＣの１つの層において実現され得る。各キャパシタは、プレートと、電力分配ラインの異なるものに結合される隣接するプレートとの間に誘電体を有する、３つ以上の積層された金属プレートでも実現され得る。

もう１つの例として、デカップリングキャパシタは、ＩＣの１つの層に形成されるＭＯＳＦＥＴトランジスタでも実現され得る。異なるタイプおよびサイズのキャパシタは、異なる周波数帯に対して、デカップリングキャパシタとしての異なるレベルの有効性を有する。１つ以上の実施の形態においては、各キャパシタは、多数のキャパシタの間で有効デカップリング範囲を分配し、ＰＤＮのインピーダンス応答をさらに平滑化するために、異なる容量値でも実現され得る。

図４は、１つ以上の実施の形態に従うデカップリングキャパシタの抵抗の調整を説明する。この例は、３つの金属−絶縁体−金属デカップリングキャパシタ４０２，４０４，４０６の上面図を示す。破線の円４０８は、各キャパシタの１つのプレートを電力分配ラインへ接続するビアを描き、実線の円４１０は、キャパシタの他のプレートを電力分配ラインへ接続するビアを描く。

デカップリングキャパシタ４０２〜４０６は、左から右へＥＳＲが増加して配置される。なぜなら、多数のビアは、各キャパシタのプレートを電力分配ラインへ並列に接続し、より多くの数のビアは、ＥＳＲの減少をもたらすからである。１つ以上の中間層を通して２つ以上のビアが直列にも接続されて、必要に応じて抵抗を増大し得ることを、当業者は認識するであろう。

１つ以上の実施の形態においては、デカップリングキャパシタへ結合される１つ以上のビアは、プログラマブルヒューズによって電力分配ラインへ接続される。１つ以上のビアによって提供される電気経路は、ヒューズを焼損することによって使用不能とされ得る。このように、キャパシタのＥＳＲは、ＩＣの製造が完了した後に調整され得る。

図５は、プログラマブルロジックリソースと同じ平面に電力分配ラインが配置されるプログラマブル集積回路の一例を説明する。プログラマブル集積回路は、プログラマブルロジックリソース５０４と、Ｉ／Ｏピン５０６とを含む。電力分配ライン５０８，５１０は、並列の交互構成において配置される。この構成においては、ライン５０８，５１０は、集積回路の反対の端部においてそれぞれ接合される。デカップリングキャパシタ（図示せず）は、ＩＣの独立した層において実現され、電力分配ライン５０８，５１０へ結合される。１つ以上の実施の形態が異なる電力分配ライングリッド配置に等しく適用可能であることが理解される。たとえば、電力分配ライン５０８は、５１０が実現される層とは異なるＩＣ層において実現でき、クロスハッチレイアウトを有し得る。

図６は、電力分配ネットワークを実現し得るプログラマブル集積回路の一例のブロック図である。非常に多用途なＩＣの１つは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。ＦＰＧＡは、アレイの中にいくつかの異なるタイプのプログラマブルロジックブロックを含み得る。たとえば、図６は、マルチギガビットトランシーバ（multi-gigabit transceiver：ＭＧＴ）６０１、コンフィギュラブルロジックブロック（configurable logic block：ＣＬＢ）６０２、ランダムアクセスメモリブロック（random access memory block：ＢＲＡＭ）６０３、入出力ブロック（input/output block：ＩＯＢ）６０４、設定およびクロッキングロジック（configuration and clocking logic：ＣＯＮＦＩＧ／ＣＬＯＣＫＳ）６０５，デジタルシグナルプロセッシングブロック（digital signal processing block：ＤＳＰ）６０６，特別な入出力ブロック（specialized input/output block：Ｉ／Ｏ）６０７、たとえば、クロックポート、およびデジタルクロックマネージャ、アナログ−デジタルコンバータ、システムモニタリングロジックなどのような他のプログラマブルロジック６０８を含む多数の異なるプログラマブルタイルを含むＦＰＧＡ構造（６００）を説明する。いくつかのＦＰＧＡは、専用のプロセッサブロック（dedicated processor block：ＰＲＯＣ）６１０、内部再設定ポート、および外部再設定ポート（図示せず）も含む。

いくつかのＦＰＧＡにおいては、各プログラマブルタイルは、各隣接するタイルにおいて対応する相互接続要素への、および対応する相互接続要素からの標準化された接続を有するプログラマブル相互接続要素（programmable interconnect element：ＩＮＴ）６１１を含む。したがって、総合すれば、プログラマブル相互接続要素は、図示されたＦＰＧＡに対するプログラマブル相互接続構造を実現する。図６の上部に含まれる例によって示されるように、プログラマブル相互接続要素ＩＮＴ６１１は、同一のタイル内のプログラマブルロジック要素への、およびプログラマブルロジック要素からの接続も含む。

たとえば、ＣＬＢ６０２は、単一のプログラマブル相互接続要素ＩＮＴ６１１をユーザロジックに加えて実行するようにプログラムされ得るコンフィギュラブルロジック要素（configurable logic element：ＣＬＥ）６１２を含み得る。ＢＲＡＭ６０３は、１つ以上のプログラマブル相互接続要素に加えて、ＢＲＡＭロジック要素（BRAM logic element：ＢＲＬ）６１３を含み得る。典型的には、タイルに含まれる相互接続要素の数は、タイルの高さに依存する。図示された実施の形態においては、ＢＲＡＭタイルは、５つのＣＬＢと同一の高さを有するが、他の数（たとえば、４つ）も用いられ得る。ＤＳＰタイル６０６は、適当な数のプログラマブル相互接続要素に加えて、ＤＳＰロジック要素（DSP logic element：ＤＳＰＬ）６１４を含み得る。ＩＯＢ６０４は、たとえば、プログラマブル相互接続要素ＩＮＴ６１１の１つのインスタンスに加えて、入出力ロジック要素（input/output logic element：ＩＯＬ）６１５の２つのインスタンスを含み得る。当業者に明らかなように、たとえばＩ／Ｏロジック要素６１５へ接続される実際のＩ／Ｏパッドは、様々な図示されたロジックブロックの上に積層された金属を用いて製造され、典型的には、入出力ロジック要素６１５の領域に限定されない。

図示された実施の形態においては、ダイの中心の近くのコラム状の領域（図６において影で示される）は、設定、クロック、および他の制御ロジックのために用いられる。このコラム状の領域から伸びる水平な領域６０９は、ＦＰＧＡの幅に亘ってクロック信号および設定信号を分配するように用いられる。

図６に説明される構造を利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を作る通常のコラム状の構造を分断する追加的なロジックブロックを含む。追加的なロジックブロックは、プログラマブルブロックおよび／または専用のロジックとされ得る。たとえば、図６に示されるプロセッサブロック（processor block：ＰＲＯＣ）６１０は、ＣＬＢおよびＢＲＡＭのいくつかのコラムに及ぶ。

図６は単に例示的なＦＰＧＡ構造を説明することが意図されることに留意すべきである。コラムにおけるロジックブロックの数、コラムの相対幅、コラムの数および順序、コラムに含まれるロジックブロックのタイプ、ロジックブロックの相対サイズ、および図６の上部に含まれる相互接続／ロジックの実行例は、単に例示的である。たとえば、実際のＦＰＧＡにおいては、ＣＬＢの１つよりも多い隣接するコラムは、典型的には、ＣＬＢが現れるところのどこにでも含まれ、ユーザロジックの効果的な実行を容易にする。

実施の形態は、電力分配のための様々なシステムに利用可能であると考えられる。他の局面および実施の形態は、明細書の考慮から当業者に明らかになるであろう。実施の形態は、特定用途向け集積回路（application specific integrated circuit：ＡＳＩＣ）またはプログラマブルＩＣと併せて利用され得る。明細書および説明された実施の形態は、単なる例示であると考慮され、本発明の本当の範囲および精神は、以下の特許請求の範囲によって示されることが意図される。

Claims (15)

1. 集積回路（ＩＣ）であって、
   第１のセットの電力分配ラインと、
   第２のセットの電力分配ラインと、
   前記ＩＣに形成される第１のキャパシタと、
   前記ＩＣに形成される第２のキャパシタと、
   前記第１および第２のキャパシタの第１の入力を前記第１のセットの電力分配ラインへ結合する第１の複数のビアと、
   前記第１および第２のキャパシタの第２の入力を前記第２のセットの電力分配ラインへ結合する第２の複数のビアとを備え、
   前記第１のキャパシタ、ならびに、前記第１のキャパシタへ結合される前記第１および第２の複数のビアは、前記第２のキャパシタ、ならびに、前記第２のキャパシタへ結合される前記第１および第２の複数のビアの等価直列抵抗よりも大きい等価直列抵抗を有する、集積回路。
2. 前記第１の複数のビアは、
   前記第１のセットの電力分配ラインを前記第１のキャパシタの第１の端部へ結合する第１のサブセットのビアと、
   前記第１のセットの電力分配ラインを前記第２のキャパシタの第１の端部へ結合する第２のサブセットのビアとを含み、
   前記第２の複数のビアは、
   前記第１のセットの電力分配ラインを前記第１のキャパシタの第２の端部へ結合する第３のサブセットのビアと、
   前記第１のセットの電力分配ラインを前記第２のキャパシタの第２の端部へ結合する第４のサブセットのビアとを含み、
   前記第１および第３のサブセットのビアは、等しい数のビアを有し、
   前記第２および第４のサブセットのビアは、等しい数のビアを有する、請求項１に記載のＩＣ。
3. 前記第１および第２のキャパシタは、金属−絶縁体−金属キャパシタである、請求項１または２に記載のＩＣ。
4. 前記第１のキャパシタは、
   前記第１のサブセットのビアへ結合される第１の金属層と、
   前記第３のサブセットのビアへ結合される第２の金属層と、
   前記第１および第２の金属層の間に、かつ、それらに隣接して形成される第１の誘電体層とを含む、請求項２または３に記載のＩＣ。
5. 前記第１のキャパシタは、
   前記第１のサブセットのビアへ結合される第３の金属層をさらに含み、
   前記第２の金属層は、前記第１および第３の金属層の間に配置され、
   前記第１のキャパシタは、
   前記第２および第３の金属層の間に、かつ、それらに隣接して形成される第２の誘電体層をさらに含む、請求項４に記載のＩＣ。
6. 前記第１および第２のキャパシタ、ならびに、それらに結合されるビアは、広い周波数範囲に亘る、前記第１および第２のサブセットの電力分配ラインの間の低インピーダンス経路を提供する、請求項１〜５のいずれか１項に記載のＩＣ。
7. 前記第１の複数のビアのうちの１つ以上は、ヒューズを経由して前記第１のサブセットの電力分配ラインへ結合される、請求項１〜６のいずれか１項に記載のＩＣ。
8. 前記等価直列抵抗は、前記ヒューズのうちの１つ以上の焼損に応じて調整可能である、請求項７に記載のＩＣ。
9. 前記第１および第２のキャパシタは、電界効果トランジスタである、請求項１，２，４〜８のいずれか１項に記載のＩＣ。
10. 集積回路を製造するための方法であって、
    半導体基板に第１のセットの電力分配ラインを形成するステップと、
    前記半導体基板に第２のセットの電力分配ラインを形成するステップと、
    前記半導体基板に第１のキャパシタを形成するステップと、
    前記半導体基板に第２のキャパシタを形成するステップと、
    前記第１および第２のキャパシタの第１の入力を前記第１のセットの電力分配ラインへ結合する第１の複数のビアを形成するステップと、
    前記第１および第２のキャパシタの第２の入力を前記第２のセットの電力分配ラインへ結合する第２の複数のビアを形成するステップとを含み、
    前記第１のキャパシタ、ならびに、前記第１のキャパシタへ結合される前記第１および第２の複数のビアは、前記第２のキャパシタ、ならびに、前記第２のキャパシタへ結合される前記第１および第２の複数のビアの等価直列抵抗よりも大きい等価直列抵抗を有する、方法。
11. 前記半導体基板に前記第１の複数のビアを形成するステップは、
    前記基板に第１のセットのビアを形成するステップを含み、
    前記第１のセットのビアは、前記第１のセットの電力分配ラインを前記第１のキャパシタの第１の端部へ結合し、
    前記半導体基板に前記第１の複数のビアを形成するステップは、
    前記基板に第２のセットのビアを形成するステップをさらに含み、
    前記第２のセットのビアは、前記第１のセットの電力分配ラインを前記第２のキャパシタの第１の端部へ結合し、
    前記第２の複数のビアを形成するステップは、
    前記基板に第３のセットのビアを形成するステップを含み、
    前記第３のセットのビアは、前記第２のセットの電力分配ラインを前記第１のキャパシタの第２の端部へ結合し、
    前記第２の複数のビアを形成するステップは、
    前記基板に第４のセットのビアを形成するステップをさらに含み、
    前記第４のセットのビアは、前記第２のセットの電力分配ラインを前記第２のキャパシタの第２の端部へ結合し、
    前記第１および第３のセットのビアは、等しい数のビアを有し、
    前記第２および第４のセットのビアは、等しい数のビアを有する、請求項１０に記載の方法。
12. 前記第１および第２のキャパシタは、金属−絶縁体−金属キャパシタである、請求項１０または１１に記載の方法。
13. 前記第１および第２のキャパシタは、電界効果トランジスタである、請求項１０または１１に記載の方法。
14. 前記第１のキャパシタは、
    前記第１のセットのビアへ結合される第１の金属層と、
    前記第３のセットのビアへ結合される第２の金属層と、
    前記第１および第２の金属層の間に、かつ、それらに隣接して形成される第１の誘電体層とを含む、請求項１１に記載の方法。
15. 前記第１のキャパシタは、
    前記第１のセットのビアへ結合される第３の金属層をさらに含み、
    前記第２の金属層は、前記第１および第３の金属層の間に配置され、
    前記第１のキャパシタは、
    前記第２および第３の金属層の間に、かつ、それらに隣接して形成される第２の誘電体層をさらに含む、請求項１４に記載の方法。