KR20030002668A - 엠아이엠 캐패시터 형성방법 - Google Patents
엠아이엠 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR20030002668A KR20030002668A KR1020010038352A KR20010038352A KR20030002668A KR 20030002668 A KR20030002668 A KR 20030002668A KR 1020010038352 A KR1020010038352 A KR 1020010038352A KR 20010038352 A KR20010038352 A KR 20010038352A KR 20030002668 A KR20030002668 A KR 20030002668A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal layer
- space
- capacitor
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 엠아이엠 캐패시터 형성방법에 관한 것으로,
제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하고 상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성한 다음, 상기 스페이스의 측벽에 절연막 스페이서를 형성하고 상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시킨 다음, 상기 다른 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하여 MIM 캐패시터의 표면적을 증가시키고 그에 따른 캐패시터의 정전용량을 확대하여 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 엠아이엠 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 제조 공정중 다층 금속배선 ( multi-layer metalization )을 만드는 공정을 진행하는 도중에 금속-부도체-금속 ( MIM, metal-insulator-metal 또는 tungsten-insulator-tungsten ) 구조를 갖는 아날로그 캐패시터를 형성하는 기술에 관한 것이다.
메모리 소자는 캐패시터 공정이 핵심공정이므로, 일반적으로 다결정실리콘을 사용하여 캐패시터를 제조하고 있다.
일반적으로, 로직소자의 경우 제1층과 제2층 정도의 다결정실리콘막과 다수의 금속배선층으로 구성되어 있기 때문에 MIM 캐패시터의 형성이 매우 중요하다.
그러나, MIM 캐패시터는 평행한 금속판을 사용하여 캐패시터를 제조함으로써 큰 용량을 얻기 위해서 많은 면적이 캐패시터로 사용하는데 어려움이 있다.
한편, RF 소자의 경우, RF 대역에서 사용되는 혼합신호 ( mixed signal ) 회로가 실리콘 베이스로 제작되는 추세이며 이러한 회로는 기본적인 패시브-레지스트 ( passive-resistor ), 캐패시터 및 인덕터 ( inductor ) 가 사용되며, 인덕터와 캐패시터를 독립적으로 형성하기 때문에 많은 레이아웃 면적이 사용되어 집적도가 낮아지는 문제점이 있다.
상기한 바와같이 종래기술에 따른 엠아이엠 캐패시터 형성방법은, 반도체소자의 고집적화에 충분한 캐패시턴스를 확보할 수 없는 문제점이 있다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, MIM 캐패시터의 하부전극용 금속층에 다수의 콘택홀을 형성하고 그 측벽과 상기 하부전극 금속층 상부에 유전체막을 형성한 다음, 상기 콘택홀을 매립하는 상부전극용 금속층을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하는 엠아이엠 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f 는 본 발명의 제1실시예에 엠아이엠 캐패시터 형성방법을 도시한 단면도.
도 2 는 본 발명의 제2실시예에 엠아이엠 캐패시터 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판13,33 : 하부전극용 금속층
15 : 제1콘택홀17 : 질화막 스페이스
19 : 제2층간절연막21 : 제2콘택홀
23 : 상부전극용 금속층
이상의 목적을 달성하기 위해 본 발명에 따른 엠아이엠 캐패시터 형성방법은,
제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하는 공정과,
상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,
상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,
상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,
상기 다른 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 것을 제1특징으로한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 엠아이엠 캐패시터 형성방법은,
제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층인 인더덕용 하부금속층을 형성하는 공정과,
상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,
상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,
상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,
상기 다른 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1f 는 본 발명의 실시예에 따른 엠아이엠 캐패시터 형성방법을 도시한 단면도로서, 상기 도 1c 내지 도 1f 는 상기 도 1b의 ⓐ 부분을 확대하여 도시한 것이다.
도 1a를 참조하면, 제1층간절연막이 구비되는 반도체기판(11) 상부에 하부전극용 금속층(13)을 형성한다.
도 1b를 참조하면, 상기 하부전극용 금속층(13)을 식각하여 제1콘택홀(15)을 형성하되, 상기 제1콘택홀(15)은 상기 금속층(13)에 고르게 분포하여 형성한다.
도 1c를 참조하면, 상기 제1콘택홀(15)의 측벽에 질화막 스페이서(17)를 형성한다. 이때, 상기 질화막 스페이서(17)는 산화막이나 산화질화막으로 스페이서를 형성할 수도 있다.
도 1d를 참조하면, 상기 제1콘택홀(15)을 매립하는 제2층간절연막(19)을 전체표면상부에 형성한다.
상기 제2층간절연막(19)은 산화막, 질화막 또는 산화질화막으로 형성한 것이다.
도 1e를 참조하면, 상기 제1콘택홀(15) 보다 작은 크기로 상기 제1콘택홀 (15) 내측에 제2콘택홀(21)을 형성한다. 이때, 상기 제2콘택홀(21)을 형성하는 사진식각공정은 상기 제2콘택홀(21)을 형성할 수 있는 별도의 마스크를 이용하여 실시한다.
도 1f를 참조하면, 제2콘택홀(21)을 매립할 수 있는 상부전극 금속층(23)을 형성하여 ⓑ 부분과 같은 MIM 캐패시터를 형성한다.
도 2 는 본 발명의 제2실시예에 따른 엠아이엠 캐패시터 형성방법을 도시한 평면도로서, 층간절연막이 구비되는 반도체기판(31) 상부에 나선형 구조의 금속 인덕터(33)를 형성한 것이다.
후속공정으로 상기 제1실시예에서와 같이 상기 금속 인덕터(33) 측벽에 절연막 스페이서(도시안됨)를 형성하고 전체표면상부에 층간절연막을 형성한 다음, 상기 금속 인덕터(33)를 패터닝한 마스크보다 작은 크기의 마스크를 이용하여 상기 금속 인덕터(33) 사이의 스페이스를 노출시킨 다음, 노출된 스페이스를 매립하는 상부전극 금속층을 형성하여 MIM 캐패시터를 형성하는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 엠아이엠 캐패시터 형성방법은, 하부전극용 금속층을 관통하여 그 하부의 층간절연막을 노출시키는 스페이스를 형성한 다음, 그 상기 하부전극용 금속층 측벽에 절연막 스페이서를 형성하고 상기 하부전극용 금속층 상부에 절연막을 형성한 다음, 상기 노출된 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하여 MIM 캐패시터의 정전용량을 증가시킴으로써 반도체소자의 고집적화에 충분한 정전용량을 확보하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
Claims (4)
- 제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층을 형성하는 공정과,상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,상기 다른 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 엠아이엠 캐패시터 형성방법.
- 제 1 항에 있어서,상기 스페이스는 콘택홀이고, 다른 스페이스는 상기 콘택홀보다 작은 크기의 콘택홀인 것을 특징으로하는 엠아이엠 캐패시터 형성방법.
- 제 1 항에 있어서,상기 다른 절연막은 산화막인 것을 특징으로 하는 엠아이엠 캐패시터 형성방법.
- 제1층간절연막이 구비되는 반도체기판 상부에 하부전극용 금속층인 인더덕용 하부금속층을 형성하는 공정과,상기 하부전극용 금속층을 관통하여 상기 하부금속층을 노출시키는 스페이스를 형성하는 공정과,상기 스페이스의 측벽에 절연막 스페이서를 형성하는 공정과,상기 하부전극용 금속층 상부에 제2층간절연막을 형성하되, 상기 스페이스의 일정부분을 다시 노출시키는 공정과,상기 다른 스페이스를 매립하는 상부전극용 금속층을 전체표면상부에 형성하는 공정을 포함하는 엠아이엠 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038352A KR100761544B1 (ko) | 2001-06-29 | 2001-06-29 | 엠아이엠 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038352A KR100761544B1 (ko) | 2001-06-29 | 2001-06-29 | 엠아이엠 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002668A true KR20030002668A (ko) | 2003-01-09 |
| KR100761544B1 KR100761544B1 (ko) | 2007-09-27 |
Family
ID=27712371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038352A KR100761544B1 (ko) | 2001-06-29 | 2001-06-29 | 엠아이엠 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100761544B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701688B1 (ko) * | 2004-12-03 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US7763925B2 (en) | 2006-05-30 | 2010-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device incorporating a capacitor and method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221266A (ja) * | 1994-02-08 | 1995-08-18 | Mitsubishi Electric Corp | Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法 |
| KR100247479B1 (ko) * | 1997-06-30 | 2000-03-15 | 김영환 | 고집적 기억소자 및 그 제조방법 |
| KR20010038145A (ko) * | 1999-10-22 | 2001-05-15 | 윤종용 | 컨캐이브형의 캐패시터 하부전극 형성방법 |
| KR20020017264A (ko) * | 2000-08-29 | 2002-03-07 | 박종섭 | 반도체장치의 제조방법 |
-
2001
- 2001-06-29 KR KR1020010038352A patent/KR100761544B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701688B1 (ko) * | 2004-12-03 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US7763925B2 (en) | 2006-05-30 | 2010-07-27 | Samsung Electronics Co., Ltd. | Semiconductor device incorporating a capacitor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100761544B1 (ko) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006512787A (ja) | キャパシタおよびその製造方法 | |
| KR20090038599A (ko) | 반도체 소자의 스택 커패시터 및 그의 형성방법 | |
| JP2004165559A (ja) | 半導体装置 | |
| KR20040006743A (ko) | 반도체 메모리 소자의 스토리지 캐패시터 제조방법 및스토리지 캐패시터 구조 | |
| KR100526867B1 (ko) | 커패시터 및 그의 제조방법 | |
| KR100761544B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
| KR100816247B1 (ko) | Ｍｉｍ 캐패시터 및 그 제조방법 | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
| KR20040007155A (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR100475730B1 (ko) | 가변용량커패시터및그제조방법 | |
| KR20040069809A (ko) | 박막 커패시터 제조 방법 | |
| JP2001339048A (ja) | 半導体装置およびその製造方法 | |
| KR100385462B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100322882B1 (ko) | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 | |
| KR20040009749A (ko) | 반도체 소자의 제조방법 | |
| KR100611005B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR20040022082A (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| KR100816245B1 (ko) | 커패시터 및 그 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| CN115602626A (zh) | 具有mom电容的半导体器件及其制备方法 | |
| KR970000976B1 (ko) | 스택 캐패시터 제조방법 | |
| KR100368976B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100546165B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JP2004103622A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |