KR20080019032A - 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정 - Google Patents
감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정 Download PDFInfo
- Publication number
- KR20080019032A KR20080019032A KR1020077030983A KR20077030983A KR20080019032A KR 20080019032 A KR20080019032 A KR 20080019032A KR 1020077030983 A KR1020077030983 A KR 1020077030983A KR 20077030983 A KR20077030983 A KR 20077030983A KR 20080019032 A KR20080019032 A KR 20080019032A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- containing gas
- etching
- processing chamber
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 229910021342 tungsten silicide Inorganic materials 0.000 title claims abstract description 48
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 239000007789 gas Substances 0.000 claims abstract description 98
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 29
- 239000011737 fluorine Substances 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 29
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000000460 chlorine Substances 0.000 claims abstract description 21
- 239000000203 mixture Substances 0.000 claims abstract description 17
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 15
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 230000000694 effects Effects 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 229910052743 krypton Inorganic materials 0.000 claims description 2
- 229910052754 neon Inorganic materials 0.000 claims description 2
- 229910052724 xenon Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 229910016006 MoSi Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
실시형태들은 감소된 에칭률 마이크로-로딩 효과를 가지고 개선된 텅스텐 실리사이드 에칭 공정을 제공한다. 일 실시형태에서는 기판상에 형성된 층을 에칭하기 위한 방법을 제공한다. 이 방법은 기판을 플라즈마 처리 챔버에 제공하는 것을 포함하며, 기판은 그 위에 형성된 금속 실리사이드층과 이 금속 실리사이드층 상부에 정의된 패터닝된 마스크를 갖는다. 또한 이 방법은 불소 함유 가스, 염소 함유 가스, 질소 함유 가스 및 산소 함유 가스의 에칭 가스 혼합물을 플라즈마 처리 챔버에 공급하는 것을 포함하며, 질소 함유 가스 대 불소 함유 가스의 비는 약 5 내지 약 15 사이이다. 또한 이 방법은 공급된 에칭 가스 혼합물을 이용한 플라즈마 처리 챔버에서 플라즈마를 발생시켜 조밀한 영역과 격리된 영역을 정의하는 패터닝된 마스크에 의해 피복되지 않은 영역의 금속 실리사이드층을 에칭하는 것을 포함하며, 발생된 플라즈마는 감소된 에칭률 마이크로-로딩으로 조밀한 영역과 격리된 영역의 금속 실리사이드층를 제거하도록 구성된다.
텅스텐 실리사이드 에칭, 마이크로-로딩, 플라즈마 에칭
Description
발명자:
속 키오 탄 (Sok Kiow Tan) , 선지앙 리우 (Shenjian Liu) , 하미트 싱 (Harmeet Singh) , 삼 도 리 (Sam Do Lee) 및 린다 펑-밍 리 (Linda Fung-Ming Lee)
배경
반도체 기반 디바이스 (예를 들면, 집적 회로 또는 평면 패널 디스플레이) 의 제조 시에는 재료층들이 교대로 기판 표면 (예를 들면, 반도체 웨이퍼 또는 유리 패널) 상에 증착되거나 기판 표면으로부터 에칭된다. 종래 기술에서 잘 알려진 것처럼, 재료층의 증착과 재료층의 에칭은 플라즈마-강화 증착 및 에칭을 포함한 다양한 기술로 달성될 수 있다. 플라즈마-강화 증착 또는 에칭에 있어서, 기판의 실제 증착이나 에칭이 플라즈마 처리 챔버에서 발생한다. 이러한 증착이나 에칭 공정 동안, 플라즈마가 적절한 소스 가스로부터 형성되어 기판상에 재료층을 증착하거나 에칭 마스크에 의해 보호되지 않는 기판 지역을 에칭함으로써, 원하는 패턴을 남기게 된다.
실리사이드 막은 조밀하고 고성능 디바이스를 제조하는데 있어서 중요한 저 저항 배선 경로 (interconnection paths) 를 제공하는데 사용된다. 하나의 구조는 MOS 트랜지스터의 폴리사이드 게이트이다. 이것은 도핑된 폴리실리콘층 위에 내화 금속 (refractory metal) 실리사이드 (예를 들면, WS2, TiSi2, MoSi2 또는 TaSi2) 로 이루어진다. 하나의 공정 예에서, 이러한 구조는 실리사이드를 구비하지 않은 도핑된 폴리실리콘에 의해 나타난 15-30 옴/스퀘어 (ohms/square) 미만으로 배선 저항을 감소시킨다. 최소 지오메트리 (minimum geometries) 가 감소함에 따라, 배선 저항은 증가한다. 약 반 마이크론의 최소 지오메트리를 갖는 기술의 경우 내화 금속 폴리사이드 공정을 도입하는 것은 게이트 배선 저항을 현저하게 감소시킨다. 최소 지오메트리 피쳐 (features) 에서, 텅스텐 실리사이드는 그것의 낮은 면 저항과 열적 안정성으로 인해 최선의 재료이다.
현재 텅스텐 실리사이드 에칭 공정은 심각한 에칭률 마이크로-로딩 (etch rate micro-loading) 문제를 갖는다. 격리된 피쳐 지역에서의 텅스텐 실리사이드는 조밀한 피쳐 지역 (dense feature area) 에서보다 높은 에칭률로 에칭된다. 이러한 마이크로-로딩의 심각성 때문에, 게이트 산화물 천공의 위험의 증가에도 불구하고 더욱 긴 과도-에칭 작업이 요구되며, 이것은 디바이스 수율을 감소시킨다.
상기와 같은 관점에서 감소된 에칭률 마이크로-로딩을 갖는 개선된 텅스텐 실리사이드 에칭 공정을 제공하는 방법이 필요하다.
요약
후술하는 실시형태들은 감소된 에칭률 마이크로-로딩 효과를 갖는 개선된 텅스텐 실리사이드 에칭 공정을 제공한다. 본 발명은 다른 플라즈마 에칭 시스템 을 비롯한 다양한 방법으로 구현될 수 있을 것으로 이해되어야 한다. 후술하는 것은 본 발명의 몇몇 실시형태들이다.
일 실시형태에서는 기판상에 형성된 층을 에칭하기 위한 방법이 제공된다. 이 방법은 그 위에 형성된 금속 실리사이드층과 금속 실리사이드층 위에 정의되는 패터닝된 마스크를 구비한 기판을 플라즈마 처리 챔버내로 제공하는 단계를 포함한다. 이 방법은 또한 불소 함유 가스, 염소 함유 가스, 질소 함유 가스 및 산소 함유 가스의 에칭 가스 혼합물을 플라즈마 처리 챔버에 공급하는 단계를 포함하며, 질소 함유 가스 대 불소 함유 가스의 비는 약 5 내지 약 15 사이이다.
또한, 이 방법은 공급된 에칭 가스 혼합물을 이용하여 플라즈마 처리 챔버에서 플라즈마를 발생시켜, 조밀한 영역과 격리된 영역을 정의하는 패터닝된 마스크에 의해 피복되지 않은 영역의 금속 실리사이드층을 에칭하는 단계를 포함하며, 발생된 플라즈마는 감소된 에칭률 마이크로-로딩으로 조밀한 영역과 격리된 영역의 금속 실리사이드층을 제거하도록 구성된다.
다른 실시형태에서는 기판상에 형성된 층을 에칭하기 위한 방법이 제공된다. 이 방법은 플라즈마 처리 챔버 위에 위치한 RF 전원공급부 및 기판 지지체와 커플링된 바이어스 전원공급부를 갖는 플라즈마 처리 챔버내로 기판을 제공하는 단계를 포함하며, 그 위에 형성된 금속 실리사이드층 및 금속 실리사이드층 위에 정의되는 패터닝된 마스크를 구비하는 패터닝된 기판이 기판 지지체 상에 위치한다. 이 방법은 NF3 가스, Cl2 가스, N2 가스 및 O2 가스의 에칭 가스 혼합물을 플라즈마 처리 챔버에 공급하는 단계를 더 포함하며, N2 가스 대 NF3 가스의 비율은 약 5 내지 약 15 사이이다.
또한 이 방법은 공급된 에칭 가스 혼합물을 이용하여 플라즈마 처리 챔버에서 플라즈마를 발생시켜 조밀한 영역과 격리된 영역을 정의하는 패터닝된 마스크에 의해 피복되지 않는 영역의 금속 실리사이드층을 에칭하는 단계를 포함하며, 발생된 플라즈마는 감소된 에칭률 마이크로-로딩으로 조밀한 영역과 격리된 영역의 금속 실리사이드층을 제거하도록 구성된다.
본 발명의 다른 양태와 본 발명의 이점들은 첨부된 도면들과 연결하여 본 발명의 원리를 예시적인 방법으로 설명하는 다음의 설명으로부터 보다 명확해 진다.
도면의 간단한 설명
본 발명은 첨부된 도면들과 연결하여 다음의 상세한 설명에 의해 쉽게 이해되고, 동일한 참조 번호들은 동일한 구성 요소들을 가리킨다.
도 1은 기판상에 텅스텐 실리사이드와 포토마스크를 갖는 예시적인 게이트 적층을 도시한다.
도 2a는 조밀한 피쳐 지역의 에칭된 텅스텐 실리사이드를 도시한다.
도 2b는 격리된 피쳐 지역의 에칭된 텅스텐 실리사이드를 도시한다.
도 3a는 텅스텐 실리사이드 풋 (tungsten silicide foot) 을 도시한다.
도 3b는 피쳐 사이의 텅스텐 실리사이드 에칭 잔류물을 도시한다.
도 4a는 WSix 표면을 에칭하는 불소 라디칼을 도시한다.
도 4b는 질소 보호막이 씌워진 (nitrogen-passivated) WSix 표면을 에칭할 수 없는 불소 라디칼을 도시한다.
도 5a는 조밀한 피쳐 지역의 에칭된 게이트 적층을 도시한다.
도 5b는 격리된 피쳐 지역의 에칭된 게이트 적층을 도시한다.
도 6은 텅스텐 실리사이드를 에칭하는 예시적인 플라즈마 에칭 시스템을 도시한다.
예시적 실시형태의 상세한 설명
이하, 개선된 텅스텐 실리사이드 에칭 공정에 대한 몇몇 예시적인 실시형태를 기술한다. 본 발명은 여기서 언급된 특정 세부사항의 일부 또는 전부 없이도 실시될 수도 있다는 것이 당업자에게 명백할 것이다.
도 1은 기판 (100) 상에 텅스텐 실리사이드와 포토마스크를 갖는 예시적인 게이트 적층을 도시한다. 게이트 적층은 다양한 형태의 디바이스를 형성하는데 사용될 수 있다. 예를 들면, DRAM과 같은 일부 메모리 소자는 이러한 시작 구조를 사용할 수도 있다. 이 예시적인 게이트 적층에서는, 산화물층 (110) 이 기판 (100) 상에 증착된다. 산화물층 (110) 의 상부에 폴리실리콘층 (120) 이 있다. 텅스텐 실리사이드층 (130) 은 폴리실리콘층 (120) 위에 증착된다. 패터닝된 포토레지스트막이나 하드 마스크층 (140) 이 텅스텐 실리사이드층 (130) 위에 형성된다. 하드 마스크층으로 사용될 수 있는 물질의 예는 이산화 규소, 질화 규소, 비정질 탄소 등을 포함한다.
몇몇 텅스텐 실리사이드 에칭 공정은 심각한 마이크로-로딩 효과를 갖는다. 마이크로-로딩 효과는 기판상에서 조밀한 피쳐를 갖는 지역과 격리된 피쳐를 갖는 지역의 에칭률 차이를 말한다. 몇몇 텅스텐 실리사이드 에칭 공정에 대해 텅스텐 실리사이드 (WSix, x~2) 는 조밀한 지역보다 격리된 지역에서 현저하게 높은 비율로 에칭된다.
도 2a 및 도 2b는 조밀한 피쳐 지역 (도 2a) 과 격리된 피쳐 지역 (도 2b) 에서의 부분적으로 에칭된 텅스텐 실리사이드를 도시한다. 마이크로-로딩 효과의 심각성은 에칭률 마이크로-로딩 (etch rate micro-loading) 에 의해 판단될 수 있으며, 이는 우선 격리된 지역의 남은 텅스텐 실리사이드 두께 (Hi) 로부터 조밀한 지역의 남은 텅스텐 실리사이드 두께 (Hd) 를 뺀 후, 조밀한 지역과 격리된 지역의 평균 텅스텐 실리사이드 두께로 그 뺀 결과를 나눔으로써 계산된다. 이와 같은 공식은 수학식 1로 도시된다.
통상의 텅스텐 실리사이드 에칭 공정에 대해서는 마이크로-로딩이 40%만큼 높을 수 있다.
격리된 피쳐 지역 (도 2b) 에서는 WSix 표면 (Ai) 이 더 오픈되며 에칭 화학작용 (etching chemistry) 에 더 노출된다. 반면, 조밀한 피쳐 지역 (도 2a) 에서는 피쳐들 사이의 지역 (Ad) 이 격리된 피쳐에 인접한 지역 (Ai) 에 비해 에칭 화학 작용에 상대적으로 덜 접근가능하다. 따라서, 조밀한 지역의 에칭률은 격리된 지역의 에칭률보다 상대적으로 낮다. 이들 두 지역의 에칭률 차이는 마이크로-로딩을 초래한다. 상술한 것처럼 몇몇 텅스텐 실리사이드 에칭 공정에 대해서는 에칭률 마이크로-로딩이 40%만큼 높을 수 있다. 마이크로-로딩의 심각성에 기인하여, 조밀한 지역의 피쳐들 사이의 텅스텐 실리사이드가 기판 (또는 웨이퍼) 전반에 걸쳐 제거되는 것을 보장하도록 더욱 긴 과도 에칭 작업이 요구된다. 더욱 긴 과도 에칭은 격리된 피쳐 지역의 게이트 산화물 천공을 초래할 수 있다. 게이트 산화물 천공은 수율 손실을 초래할 수도 있다. 또한, 게이트 산화물 천공뿐만 아니라, 과도 에칭이 충분하지 않을 경우, 종래의 텅스텐 실리사이드 에칭 공정을 통과한 웨이퍼상에 텅스텐 실리사이드 풋 또는 에칭 잔류물이 나타난다. 도 3a 및 도 3b는 텅스텐 실리사이드 풋 (도 3a) 과 에칭 잔류물 (도 3b) 의 개략도를 도시한다. 텅스텐 실리사이드 풋은 텅스텐 실리사이드와 폴리실리콘층 계면에 인접한 텅스텐 실리사이드가 나머지 텅스텐 실리사이드보다 넓은 에칭-후 텅스텐 실리사이드 프로파일을 기술하는데 사용된 용어이다. 텅스텐 실리사이드 풋과 피쳐 사이의 에칭 잔류물은 갭 필링 (gap filling) 에 영향을 미칠 수 있고 디바이스 수율을 감소시킬 수 있다. 따라서, 게이트 산화물 천공, 텅스텐 실리사이드 풋 및 에칭 잔류물을 제거하도록 최소의 마이크로-로딩 효과를 갖는 텅스텐 실리사이드 에칭 공정을 갖는 것이 바람직하다.
일 실시형태에 따른 공정은 NF3, SF6, C2F6 또는 CF4와 같은 불소 함유 가스, Cl2 또는 HCl과 같은 염소 함유 가스, N2 또는 N2O와 같은 질소 함유 가스, O2와 같은 산소 함유 가스 및 He, Ar, Ne, Kr 또는 Xe과 같은 선택적 불활성 가스를 이용한다. 불소 함유 가스로부터의 불소 라디칼과 염소 함유 가스로부터의 염소 라디칼은 WSiX 를 에칭하기에 매우 적합한 에칭종 (etching species) 을 제공한다. 불소 라디칼은 WSiX 에칭 시 염소 라디칼보다 더 활성적이다. 일 실시형태에 따르면, 염소 라디칼이 불소 라디칼에 의한 에칭으로부터 에칭된 피쳐 측벽들을 보호하는 에칭 폴리머를 형성하는 것을 도울 수 있기 때문에, 에칭 동안에 염소 라디칼을 필요로 한다. 산소 함유 가스는 불소 함유 가스, 염소 함유 가스 및 질소 함유 가스의 해리를 돕는다. 질소 함유 가스는 오픈 지역 (또는 격리된 피쳐 지역) 에서 WSiX 에칭을 늦추도록 돕는다.
일례에서, 불소 함유 가스 대 염소 함유 가스 유량률 비는 약 0.3 내지 약 3 사이이며, 바람직하게는 약 0.5 내지 약 1.5 사이이다. 불소 함유 가스 대 산소 함유 가스 비는 약 1 내지 약 10 사이이며, 바람직하게는 약 5 내지 약 7 사이이다. 질소 함유 가스 대 불소 함유 가스 비는 약 5 내지 약 15 사이이며, 바람직하게는 약 6 내지 약 10 사이이고, 가장 바람직하게는 약 7 내지 약 9 사이이다. 불활성 가스 유량은 0 sccm (standard cubic centimeter per minute) 내지 약 200 sccm 사이이다. 전체 가스 혼합물 유량은 약 150 sccm 내지 약 1000 sccm 사이이며, 바람직하게는 약 300 sccm 내지 약 600 sccm 사이이다. 웨이퍼 온도는 약 20 ℃ 내지 약 75 ℃ 사이이며, 바람직하게는 약 25℃ 내지 약 60℃ 사 이이다. 공정 압력은 약 3 mTorr 내지 약 15 mTorr 사이이다. 전력은 200 와트 내지 약 1000 와트 사이이다. 기판 바이어스 전압은 약 100 볼트 내지 약 300 볼트 사이이며, 바람직하게는 약 100 볼트 내지 약 200 볼트 사이이다. 일 실시형태에서는 종국적인 플라즈마 밀도가 세제곱 센티 미터 (㎤) 당 약 1E9 내지 약 1E11 사이이다.
일 특정 실시형태에서는 불소 함유 가스가 NF3이며, 염소 함유 가스가 Cl2이고, 산소 함유 가스가 O2이며, 질소 함유 가스가 N2이고, 에칭 가스 혼합물에 불활성 가스는 없다.
N2는 주로 불소 에칭 화학 작용으로부터 WSix 표면을 보호하도록 사용된다. 도 4a는 불소에 의해 에칭되고 있는 WSix 표면을 도시한다. 도 4b는 질소에 의해 보호막이 씌워져(또는 보호되어) 불소에 의해 에칭되지 않는 소정의 W 표면 사이트를 도시한다. N2 유동률을 증가시킴으로써 불소 라디칼로부터 더 넓은 부분의 W 표면 사이트가 보호된다 (또는 보호막이 씌워진다). 조밀한 패턴 사이 (또는 도 2a에 도시된 지역 (Ad)) 의 W 표면 사이트와 비교하면, 도 2b에 도시된 지역 (Ai) 과 같은 격리된 피쳐 지역에 대해서는 더 많은 W 표면 사이트가 질소에 의해 접근되기 쉽고, 질소에 의해 방어될 수 있다. 결국, 가스 혼합물에서 증가된 질소는 공격적인 불소 라디칼의 공격으로부터 격리된 피쳐 지역의 WSiX 표면을 방어하고 격리된 피쳐 지역의 에칭률을 감소시킨다. 격리된 피쳐 지역의 이 증가된 질소 보호는 에칭 화학작용에 노출에 의한 이 지역의 증가된 에칭률을 보상한다. 한편, 조밀한 피쳐 지역에서 피쳐 사이의 지역 (Ad) (도 2a에 도시된 바와 같이) 는 질소 보호에 덜 노출되어; 결국 에칭률은 격리된 피쳐 지역보다 더 작은 정도까지 감소된다. 그러나, 조밀한 피쳐 지역의 에칭률은 또한 에칭 화학작용에 더 적은 노출에 의해 격리된 피쳐 지역보다 더 작다. 결국, 가스 혼합물의 질소 증가는 에칭률 마이크로-로딩을 현저하게 감소시키거나 완전하게 제거한다. 일 실시형태에서는 개선된 에칭 방법이 텅스텐 실리사이드 에칭률 마이크로-로딩을 약 0% 내지 약 20%까지 감소시킨다. 다른 실시형태에서 이 개선된 에칭 방법은 텅스텐 실리사이드 에칭률 마이크로-로딩을 약 0% 내지 약 10%로 감소시킨다.
도 5a 및 도 5b는 하나의 에칭된 웨이퍼로부터 얻어진 조밀한 피쳐 (도 5a) 와 격리된 피쳐 (도 5b) 의 단면 샘플들의 나란한 주사 전자 현미경 (SEM: scanning electron microscope) 사진들을 도시한다. 조밀한 피쳐 지역 (도 5a) 에서 텅스텐 실리사이드의 에칭된 두께는 약 134nm이다. 격리된 피쳐 지역 (도 5b) 에서 텅스텐 실리사이드의 에칭된 두께도 또한 약 134nm이다. 이 새로운 텅스텐 실리사이드 에칭 공정에 의해 거의 영 (zero) 의 에칭률 마이크로-로딩을 얻을 수 있었다.
이러한 거의 영의 에칭률 마이크로-로딩 능력 때문에 연장된 과도 에칭은 요구되지 않고 게이트 산화물 천공은 크게 감소된다. 그리고 텅스텐 실리사이드 풋과 에칭 잔류물도 또한 크게 감소된다.
상술한 텅스텐 실리사이드 에칭은 다양한 형태의 에칭 챔버들에서 수행될 수 있다. 도 6은 상술한 공정으로 텅스텐 실리사이드를 에칭하는데 사용될 수 있는 플라즈마 처리 반응기 (601) 를 포함하는 플라즈마 처리 시스템 (600) 의 개략도이다. 플라즈마 처리 반응기 (601) 는 유도 결합된 플라즈마 에칭 반응기이며 플라즈마 처리 챔버 (604) 를 포함한다. 무선 주파수 (RF: radio frequency) 전원 (624) 과 RF 바이어스 전원공급부 (628) 는 플라즈마 챔버 (604) 내에서 생성되는 플라즈마 (644) 를 생성하고 플라즈마 (644) 에 영향을 미치도록 전력을 제공한다. 일 실시형태에서는 전원 (624) 에 의해 공급된 RF 전력이 약 13.56 MHz이다. RF 전원공급부 (624) 는 전원 제어 장치 (미도시) 에 의해 제어되고 RF 매치 네트워크 (match network, 미도시) 에 의해 튜닝될 수 있다. RF 전원공급부 (624) 는 플라즈마 챔버 (604) 와 인접한 곳에 위치한 코일 (622) 에 전력을 제공한다. 코일 (622) 로부터 플라즈마 챔버 (604) 에 에너지를 전달하도록 허용하면서 RF 투과 윈도우 (654, transparent window) 는 코일 (622) 을 플라즈마 챔버 (604) 로부터 격리하도록 제공된다.
RF 바이어스 전원공급부 (628) 는 플라즈마 챔버 (604) 내에 위치된 정전 척 전극 (626) 에 RF 신호를 공급하도록 구성되어, 처리될 반도체 웨이퍼 워크피스 또는 유리 패널과 같은 기판 (627) 을 수용하도록 적응된 전극 (626) 위에 직류 바이어스를 생성한다. RF 바이어스 전원공급부 (628) 는 전원 제어 장치 (미도시) 에 의해 제어되고 RF 매치 네트워크 (미도시) 에 의해 튜닝될 수 있다. 이 플라즈마 처리 반응기는 가스 공급 매카니즘 (미도시) 을 포함하며 에칭 공정에 의해 요구된 적절한 화학작용을 플라즈마 챔버 (604) 내부로 공급하기 위해 가스 매니폴드 (gas manifold, 미도시) 를 통해 부착된 에천트 가스 (etchant gas) 또는 가스들 (미도시) 의 소스 또는 소스들을 포함한다. 가스 배출장치 (632) 는 플라즈마 챔버 (604) 내로부터 배출 가스와 불순물을 제거하고 플라즈마 챔버 (604) 내에 특정 압력을 유지하도록 배출 펌프 (634) 와 연결된다.
온도 제어 장치 (680) 는 히터 전원공급부 (684) 를 제어함으로써 척 (626) 내에 제공된 히터 (682) 의 온도를 제어한다. 일반적으로, 플라즈마 챔버 (604) 에서는 진공하에서 이온화된 가스 화합물 (플라즈마) 에 기판 (627) 을 노출함으로써 기판 에칭을 달성한다. 에칭 공정은 가스가 플라즈마 챔버 (604) 로 수송될 때 시작된다. 코일 (622) 에 의해 전달된 RF 전력은 불소 함유 가스, 염소 함유 가스, 산소 함유 가스, 질소 함유 가스 및 선택적 불활성 가스를 포함하는 반응성 가스를 이온화시킨다. 전극 (626) 에 의해 전달된 전력은 기판 (627) 에 대한 이온 충격 (ion bombardment) 의 방향과 에너지를 제어하도록 기판 (627) 상에 DC 바이어스를 유도한다. 이 에칭 공정 동안 이 플라즈마는 마스크에 의해 피복되지 않은 물질을 제거하도록 기판 (627) 의 표면과 화학적으로 반응한다.
본 발명의 바람직한 일 실시형태에서, 적절한 플라즈마 처리 도구는 Fremont, California 의 Lam Research Corporation 에 의해 제공된 것과 같은 2300TM Versys® Etch System 이다. 도 6에 도시된 플라즈마 처리 챔버의 다른 상세 설명은 공통으로 양도된 미국 특허 제6,939,811호와 제6,776,851호에서 얻을 수 있다. 텅스텐 실리사이드뿐 아니라, 상술한 화학작용은 TiSi2, MoSi2 또는 TaSi2 와 같은 다른 금속 실리사이드를 에칭하는데도 사용될 수 있다. 일 실시형태에서 WSix 층은 비-화학량적 (non-stoichiometric) 이고 다른 금속 또는 합금을 함유할 수 있다.
본 발명이 명확한 이해를 위해 몇몇 실시형태에 의해 설명되고 있지만, 첨부된 청구범위의 범위내에서 어떤 변형 및 수정이 실행될 수 있다는 것은 명백하다. 따라서, 본 발명의 실시형태들은 예시적이고 제한적이지 않은 것으로 고려될 수 있고, 본 발명은 여기서 주어진 상세 설명에 제한되는 것이 아니라 첨부된 청구범위의 범위와 등가물 내에서 수정될 수 있다.
Claims (20)
- 기판상에 형성된 층을 에칭하는 방법으로서,기판을 플라즈마 처리 챔버 내로 제공하는 단계로서, 상기 기판은 그 위에 형성된 금속 실리사이드층과 상기 금속 실리사이드층 위에 정의된 패터닝된 마스크를 구비하는 상기 제공 단계;불소 함유 가스, 염소 함유 가스, 질소 함유 가스 및 산소 함유 가스의 에칭 가스 혼합물을 상기 플라즈마 처리 챔버로 공급하는 단계로서, 상기 질소 함유 가스 대 상기 불소 함유 가스의 비는 약 5 내지 약 15 사이인 상기 공급단계; 및공급된 에칭 가스 혼합물을 이용하여 상기 플라즈마 처리 챔버에서 플라즈마를 발생시켜 조밀한 영역 (dense regions) 과 격리된 영역 (isolated regions) 을 정의하는 상기 패터닝된 마스크에 의해 피복되지 않은 영역의 상기 금속 실리사이드층을 에칭하는 단계로서, 발생된 플라즈마는 감소된 에칭률 마이크로-로딩 (etch rate micro-loading) 으로 상기 조밀한 영역과 상기 격리된 영역의 상기 금속 실리사이드층을 제거하도록 구성되는 상기 에칭 단계를 포함하는, 에칭 방법.
- 제 1 항에 있어서,약 5 내지 약 15 사이의 상기 질소 함유 가스 대 불소 함유 가스의 비는 패터닝된 기판상의 에칭률 마이크로-로딩 효과를 감소시키는, 에칭 방법.
- 제 1 항에 있어서,상기 불소 함유 가스 대 상기 염소 함유 가스의 비는 약 0.3 내지 약 3 사이이며, 상기 불소 함유 가스 대 상기 산소 함유 가스의 비는 약 1 내지 약 10 사이인, 에칭 방법.
- 제 1 항에 있어서,전체 에칭 가스 혼합물 유량은 약 150 sccm 내지 약 1000 sccm 사이이며, 웨이퍼 온도는 약 20℃ 내지 약 75℃ 사이이고, 상기 플라즈마 처리 챔버 압력은 약 3 mTorr 내지 약 15 mTorr 사이인, 에칭 방법.
- 제 1 항에 있어서,약 200 와트 내지 약 1000 와트 사이의 RF 전력은 상기 플라즈마 처리 챔버에 제공되며, 약 100 볼트 내지 약 300 볼트 사이의 바이어스 전압은 기판 지지체에 공급되어 플라즈마를 발생시키고 플라즈마에 영향을 미치는, 에칭 방법.
- 제 1 항에 있어서,상기 금속 실리사이드는 텅스텐 실리사이드인, 에칭 방법.
- 제 1 항에 있어서,상기 가스 혼합물은 불활성 가스를 더 포함하며, 상기 불활성 가스는 He, Ar, Ne, Kr 및 Xe으로 이루어진 그룹으로부터 선택되는, 에칭 방법.
- 제 1 항에 있어서,상기 불소 함유 가스는 NF3, SF6, C2F6 및 CF4로 이루어진 그룹으로부터 선택되는, 에칭 방법.
- 제 1 항에 있어서,상기 염소 함유 가스는 Cl2 및 HCl로 이루어진 그룹으로부터 선택되는, 에칭 방법.
- 제 1 항에 있어서,상기 질소 함유 가스 대 상기 불소 함유 가스의 비는 약 7 내지 약 9 사이인, 에칭 방법.
- 제 1 항에 있어서,상기 감소된 에칭률 마이크로-로딩은 약 0% 내지 약 20% 사이인, 에칭 방법.
- 제 1 항에 있어서,상기 감소된 에칭률 마이크로-로딩은 약 0% 내지 약 10% 사이인, 에칭 방법.
- 기판상에 형성된 층을 에칭하는 방법으로서,플라즈마 처리 챔버 위에 위치된 RF 전원공급부 및 기판 지지체와 커플링된 바이어스 전원공급부를 갖는 상기 플라즈마 처리 챔버내로 기판을 제공하는 단계로서, 상기 기판은 그 위에 형성된 금속 실리사이드층 및 상기 금속 실리사이드층 위에 정의된 패터닝된 마스크를 구비하며 상기 지지체 상에 위치되는, 상기 제공 단계;상기 플라즈마 처리 챔버에 NF3 가스, Cl2 가스, N2 가스 및 O2 가스의 에칭 가스 혼합물을 공급하는 단계로서, 상기 N2 가스 대 상기 NF3 가스의 비는 약 5 내지 약 15 사이인 상기 공급단계; 및공급된 에칭 가스 혼합물을 이용하여 상기 플라즈마 처리 챔버에 플라즈마를 발생시켜 조밀한 영역과 격리된 영역을 정의하는 상기 패터닝된 마스크에 의해 피복되지 않은 영역의 상기 금속 실리사이드층을 에칭하는 단계로서, 상기 발생된 플라즈마는 감소된 에칭률 마이크로-로딩으로 상기 조밀한 영역과 상기 격리된 영역의 상기 금속 실리사이드층을 제거하도록 구성되는 상기 에칭 단계를 포함하는, 에칭 방법.
- 제 13 항에 있어서,약 5 내지 약 15 사이의 상기 N2 가스 대 NF3 가스의 비는 에칭률 마이크로- 로딩을 감소시키는, 에칭 방법.
- 제 13 항에 있어서,상기 NF3 가스 대 상기 Cl2 가스의 비는 약 0.3 내지 약 3 사이이며, 상기 NF3 가스 대 상기 O2 가스의 비는 약 1 내지 약 10 사이인, 에칭 방법.
- 제 13 항에 있어서,전체 에칭 가스 혼합물 유량은 약 150 sccm 내지 약 600 sccm 사이이며, 웨이퍼 온도는 약 20℃ 내지 약 75℃ 사이이고, 플라즈마 처리 챔버 압력은 약 3 mTorr 내지 약 15 mTorr 사이인, 에칭 방법.
- 제 13 항에 있어서,상기 플라즈마 처리 챔버 위에 위치된 상기 RF 전원공급부는 상기 플라즈마 처리 챔버에 약 200 와트 내지 약 1000 와트 사이의 전력을 공급하며, 상기 기판 지지에와 커플링된 상기 바이어스 전원공급부는 약 100 볼트 내지 약 300 볼트 사이의 바이어스 전압을 공급하여 플라즈마를 발생시키고 플라즈마에 영향을 미치는, 에칭 방법.
- 제 13 항에 있어서,상기 감소된 에칭률 마이크로-로딩은 약 0% 내지 약 10% 사이인, 에칭 방법.
- 제 13 항에 있어서,상기 바이어스 전원공급부는 상기 기판 지지체 상의 상기 패터닝된 기판상에 바이어스 전압을 생성시키는 RF 전원공급부이며, 상기 바이어스 전압은 DC 바이어스인, 에칭 방법.
- 제 13 항에 있어서,상기 기판 지지체는 히터 전원공급부에 의해 제어되는 정전 척인, 에칭 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68678705P | 2005-06-01 | 2005-06-01 | |
| US60/686,787 | 2005-06-01 | ||
| US11/440,163 | 2006-05-23 | ||
| US11/440,163 US7413992B2 (en) | 2005-06-01 | 2006-05-23 | Tungsten silicide etch process with reduced etch rate micro-loading |
| PCT/US2006/021214 WO2006130744A1 (en) | 2005-06-01 | 2006-05-31 | Tungsten silicide etch process with reduced etch rate micro-loading |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080019032A true KR20080019032A (ko) | 2008-02-29 |
| KR101224747B1 KR101224747B1 (ko) | 2013-01-21 |
Family
ID=36847748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077030983A KR101224747B1 (ko) | 2005-06-01 | 2006-05-31 | 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7413992B2 (ko) |
| KR (1) | KR101224747B1 (ko) |
| CN (1) | CN101189709B (ko) |
| WO (1) | WO2006130744A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7754610B2 (en) * | 2006-06-02 | 2010-07-13 | Applied Materials, Inc. | Process for etching tungsten silicide overlying polysilicon particularly in a flash memory |
| JP5095242B2 (ja) * | 2007-03-08 | 2012-12-12 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| KR101564473B1 (ko) * | 2007-11-21 | 2015-10-29 | 램 리써치 코포레이션 | 텅스턴 함유층에 대한 에칭 마이크로로딩을 제어하는 방법 |
| US8911559B2 (en) * | 2008-09-22 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to pre-heat and stabilize etching chamber condition and improve mean time between cleaning |
| TW201104903A (en) * | 2009-07-27 | 2011-02-01 | Solapoint Corp | Method for manufacturing photodiode device |
| US9960050B2 (en) | 2013-08-05 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company Limited | Hard mask removal method |
| CN110249410B (zh) * | 2017-02-01 | 2023-07-04 | 应用材料公司 | 用于硬掩模应用的硼掺杂碳化钨 |
| CN111593325A (zh) * | 2020-07-01 | 2020-08-28 | 西安微电子技术研究所 | 一种低压化学气相淀积法淀积两层钨硅的方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US626996A (en) * | 1899-06-13 | Power transmission apparatus | ||
| US5843847A (en) * | 1996-04-29 | 1998-12-01 | Applied Materials, Inc. | Method for etching dielectric layers with high selectivity and low microloading |
| US5851926A (en) * | 1996-10-01 | 1998-12-22 | Applied Materials, Inc | Method for etching transistor gates using a hardmask |
| US6124212A (en) * | 1997-10-08 | 2000-09-26 | Taiwan Semiconductor Manufacturing Co. | High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers |
| US6797188B1 (en) * | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| JP4013308B2 (ja) * | 1998-01-21 | 2007-11-28 | ヤマハ株式会社 | 配線形成方法 |
| US6318384B1 (en) * | 1999-09-24 | 2001-11-20 | Applied Materials, Inc. | Self cleaning method of forming deep trenches in silicon substrates |
| US6869885B1 (en) * | 1999-12-17 | 2005-03-22 | Koninklijke Philips Electronics N.V. | Method for a tungsten silicide etch |
| US6776851B1 (en) * | 2001-07-11 | 2004-08-17 | Lam Research Corporation | In-situ cleaning of a polymer coated plasma processing chamber |
| JP2003077900A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | 半導体装置の製造方法 |
| US6897154B2 (en) * | 2002-06-14 | 2005-05-24 | Applied Materials Inc | Selective etching of low-k dielectrics |
| US20040129674A1 (en) * | 2002-08-27 | 2004-07-08 | Tokyo Electron Limited | Method and system to enhance the removal of high-k dielectric materials |
| US6939811B2 (en) * | 2002-09-25 | 2005-09-06 | Lam Research Corporation | Apparatus and method for controlling etch depth |
| US20050064714A1 (en) * | 2003-09-19 | 2005-03-24 | Applied Materials, Inc. | Method for controlling critical dimensions during an etch process |
-
2006
- 2006-05-23 US US11/440,163 patent/US7413992B2/en not_active Expired - Fee Related
- 2006-05-31 CN CN2006800197530A patent/CN101189709B/zh active Active
- 2006-05-31 KR KR1020077030983A patent/KR101224747B1/ko not_active IP Right Cessation
- 2006-05-31 WO PCT/US2006/021214 patent/WO2006130744A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006130744A1 (en) | 2006-12-07 |
| CN101189709A (zh) | 2008-05-28 |
| US20060273072A1 (en) | 2006-12-07 |
| US7413992B2 (en) | 2008-08-19 |
| KR101224747B1 (ko) | 2013-01-21 |
| CN101189709B (zh) | 2010-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101111924B1 (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| KR101095416B1 (ko) | 금속함유 게이트전극을 갖는 전계효과 트랜지스터의게이트 구조체를 제조하는 방법 | |
| US6759286B2 (en) | Method of fabricating a gate structure of a field effect transistor using a hard mask | |
| US6440870B1 (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| US6537918B2 (en) | Method for etching silicon oxynitride and dielectric antireflection coatings | |
| US9299580B2 (en) | High aspect ratio plasma etch for 3D NAND semiconductor applications | |
| KR101224747B1 (ko) | 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정 | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| US20090004875A1 (en) | Methods of trimming amorphous carbon film for forming ultra thin structures on a substrate | |
| EP1087421A2 (en) | Method and apparatus for providing a stable plasma | |
| JPH04350932A (ja) | ドライエッチング方法 | |
| KR101333744B1 (ko) | 포토리소그래픽 레티클을 프로세싱하기 위한 방법 | |
| KR20030022272A (ko) | 반도체 구조에서 텅스텐 또는 텅스텐 질화물 전극게이트를 에칭하는 방법 | |
| US20060060565A9 (en) | Method of etching metals with high selectivity to hafnium-based dielectric materials | |
| EP2065923A2 (en) | Methods for adjusting critical dimension uniformity in an etch process | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| JP2006261216A (ja) | 半導体装置の形成方法 | |
| KR20220124637A (ko) | 선택적 배리어 금속 에칭 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170104 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171229 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |