CN101937865A - 沟槽的形成方法 - Google Patents
沟槽的形成方法 Download PDFInfo
- Publication number
- CN101937865A CN101937865A CN2009100544033A CN200910054403A CN101937865A CN 101937865 A CN101937865 A CN 101937865A CN 2009100544033 A CN2009100544033 A CN 2009100544033A CN 200910054403 A CN200910054403 A CN 200910054403A CN 101937865 A CN101937865 A CN 101937865A
- Authority
- CN
- China
- Prior art keywords
- etching
- groove
- bottom anti
- etching technics
- per minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种沟槽的形成方法,包括:提供形成有介质层的衬底;在所述介质层上形成底部抗反射层;在所述底部抗反射层上形成光刻胶图形;以所述光刻胶图形为掩膜,以第一刻蚀工艺刻蚀第一厚度的底部抗反射层,形成第一抗反射层图形;以所述光刻胶图形,第一底部抗反射层图形为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层直至形成第二底部抗反射层图形,所述第二刻蚀工艺中的等离子轰击能力低于所述第一刻蚀工艺;以所述光刻胶图形、第一底部抗反射层图形和第二底部抗反射层图形为掩膜,以第三刻蚀工艺刻蚀介质层,形成沟槽。本发明能够避免沟槽边角弧形化,提高器件的防击穿能力。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种沟槽的形成方法。
背景技术
大规模集成电路制造工艺是一种平面制作工艺,其在同一衬底上形成大量各种类型的半导体器件,并互相连接以具有完整的功能。在集成电路制造过程中,常需要在衬底上形成大量的沟槽,形成的沟槽可通过填充金属形成金属连线。在例如申请号为200610159332.X的中国专利申请中还能发现更多关于形成沟槽的相关信息。
现有的沟槽的形成方法包括以下步骤,参考图1:
步骤S101,提供形成有介质层的衬底;
步骤S102,在所述介质层上依次形成底部抗反射层、光刻胶图形;
步骤S103,以所述光刻胶图形为掩膜,采用等离子刻蚀工艺依次刻蚀底部抗反射层、介质层,形成沟槽。
参考图2所示,通过上述形成方法形成的沟槽包括:衬底10,位于衬底10上的沟槽11,所述沟槽的边角12呈现弧形,所述具有弧形边角12的沟槽11在后续步骤填充金属连线形成器件,所述器件容易被电压击穿。
发明内容
本发明提供一种沟槽的形成方法,避免了形成的沟槽边角呈现弧形,提高了器件防击穿能力。
为解决上述问题,本发明提供一种沟槽的形成方法,包括:提供形成有介质层的衬底;在所述介质层上形成底部抗反射层;在所述底部抗反射层上形成光刻胶图形;以所述光刻胶图形为掩膜,以第一刻蚀工艺刻蚀第一厚度的底部抗反射层,形成第一抗反射层图形;以所述光刻胶图形,第一底部抗反射层图形为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层直至形成第二底部抗反射层图形,所述第二刻蚀工艺中的等离子轰击能力低于所述第一刻蚀工艺;以所述光刻胶图形、第一底部抗反射层图形和第二底部抗反射层图形为掩膜,以第三刻蚀工艺刻蚀介质层,形成沟槽。
与现有技术相比,本发明具有以下优点:在刻蚀底部抗反射层时,保留底部抗反射层厚度的25%至40%,然后选用H2和N2作为刻蚀气体,H2和N2等离子化形成的等离子体,物理轰击作用比O2和N2作为刻蚀气体要弱,这是因为H原子比O原子小,由H原子等离子化形成的等离子体轰击作用也比O2弱,避免了在刻蚀介质层时,形成沟槽边角会弧形化,并且在刻蚀介质层形成沟槽工艺中,采用了保护沟槽边角的刻蚀工艺,降低轰击的能量,将偏压功率从现有工艺中的13.6M降低到2MHz,有效的降低了等离子的轰击作用,并采用源功率来控制等离子体对沟槽的边角起到了保护作用,避免了沟槽边角呈现弧形现象。
附图说明
图1是现有形成沟槽方法的流程示意图;
图2是以现有工艺形成具有弧形现象沟槽的扫描电镜图片;
图3是本发明的形成沟槽的方法的流程示意图;
图4至图9是本发明形成沟槽的方法的结构示意图。
具体实施方式
由背景技术可知,现有的沟槽的形成方法形成的沟槽结构边角呈现弧形,所述弧形边角沟槽在后续步骤填充金属连线形成器件,所述器件容易被电压击穿,本发明的发明人经过大量创造性劳动,发现所述形成的沟槽结构边角呈现弧形的原因是:在等离子刻蚀形成沟槽时,等离子体对沟槽边角选择性轰击刻蚀造成的,具体地说,等离子体在刻蚀工艺中包括化学刻蚀和物理轰击刻蚀两种机制,在等离子刻蚀形成沟槽时,沟槽的边角受到物理轰击的几率会大,沟槽的边角会在刻蚀中被去除,呈现弧形。
有鉴于此,本发明提供一种沟槽的形成方法,其流程如图3所示,具体包括如下步骤:
步骤S201,提供形成有介质层的衬底;
步骤S202,在所述介质层上形成底部抗反射层;
步骤S203,在所述底部抗反射层上形成光刻胶图形;
步骤S204,以所述光刻胶图形为掩膜,以第一刻蚀工艺刻蚀第一厚度的底部抗反射层,形成第一抗反射层图形;
步骤S205,以所述光刻胶图形,第一底部抗反射层图形为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层直至形成第二底部抗反射层图形,所述第二刻蚀工艺中的等离子轰击能力低于所述第一刻蚀工艺;
步骤S206,以所述光刻胶图形、第一底部抗反射层图形和第二底部抗反射层图形为掩膜,以第三刻蚀工艺刻蚀介质层,形成沟槽。
下面结合附图,对于本发明形成沟槽的方法进行详细说明。
首先,参考图4,提供形成有介质层110的衬底100。所述衬底100可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述介质层110的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped silicon glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate glass,掺杂硼磷的硅玻璃)、BSG(borosilicate glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层110形成工艺可以为现有的沉积工艺,具体工艺可以为等离子体增强化学气相沉积工艺或者亚常压化学气相沉积工艺。
所述介质层110可以是金属前介质层(Pre-Metal Dielectric,PMD),也可以是层间介质层(Inter-Metal Dielectric,ILD)。PMD是沉积在具有MOS器件的衬底上,利用化学气相沉积(Chemical Vapor deposition,CVD)工艺形成,在PMD中会在后续工艺形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接MOS器件的电极和上层互连层中的金属导线。
ILD是后道工艺在金属互联层之间的介电层,ILD中会在后续工艺中形成沟槽,用金属填充沟槽形成连接孔,所述连接孔用于连接相邻金属互连层中的导线。
参考图5,在所述介质层110上形成底部抗反射层120。
所述底部抗反射层120用于防止光线通过后续形成的光刻胶后在晶圆界面发生反射,使得光刻胶均匀曝光,提高曝光的精度。所述底部抗反射层130材料为含C元素、H元素和O元素的化合物,形成底部抗反射层120的工艺可以为旋涂工艺。
参考图6,在所述底部抗反射层120上形成光刻胶图形130。
所述光刻胶图形130用于定义沟槽图形,所述光刻胶图形130的形成方法具体包括:在所述所述底部抗反射层120表面旋涂光刻胶,接着通过曝光将掩膜版上的与光刻胶图形130相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形130。
参考图7,以所述光刻胶图形130为掩膜,以第一刻蚀工艺刻蚀第一厚度的底部抗反射层120,形成第一抗反射层图形121。
所述第一刻蚀工艺可以采用现有的等离子体刻蚀工艺,具体工艺参数包括:腔体压力可以为35毫托至45毫托(1托=133.32帕),偏压功率(Bias Power,13.6MHz)可以为550瓦至700瓦,O2流量为每分钟40标准立方厘米(SCCM)至每分钟50标准立方厘米,N2流量为每分钟300标准立方厘米至每分钟400标准立方厘米,直至刻蚀到所述底部抗反射层120第一厚度,所述第一厚度为所述底部抗反射层厚度的60%至75%,保留所述底部抗反射层厚度的25%至40%。
现有的等离子体刻蚀工艺会完全刻蚀底部抗反射层120甚至会刻蚀去除一部分的介质层,这样会对后续形成的沟槽的边角造成弧形化。
本发明刻蚀底部抗反射层120直至刻蚀到所述底部抗反射层120的第一厚度的目的是保留一部分底部抗反射层120,然后采用轰击能力比较低的等离子刻蚀保留的底部抗反射层120,用于保护后续刻蚀形成沟槽的边角不被刻蚀形成弧形。
参考图8,以所述光刻胶图形130,第一底部抗反射层图形121为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层120直至形成第二底部抗反射层图形122。
所述刻蚀剩余25%至40%底部抗反射层厚度的第二刻蚀工艺采用不会造成后续形成沟槽的边角弧形化的刻蚀工艺,本发明采用的第二刻蚀工艺是选用直径小于O原子的原子作为刻蚀剂的等离子体刻蚀工艺。比较优选的是选用H原子作为刻蚀剂。
具体工艺参数包括:腔体压力可以为35毫托至45毫托,偏压功率(BiasPower,13.6MHz)可以为700瓦至900瓦,H2流量为每分钟150标准立方厘米(SCCM)至每分钟250标准立方厘米,N2流量为每分钟300标准立方厘米至每分钟400标准立方厘米,直至刻蚀形成第二底部抗反射层图形122。
发明人发现,刻蚀底部抗反射层120工艺会去除一定的介质层,如果采用现有工艺,选用O2和N2作为刻蚀气体,会在去除介质层形成沟槽的时候,等离子体对沟槽边角选择性轰击刻蚀严重,造成刻蚀形成的沟槽边角弧形化。
通过大量的实验,本发明在刻蚀底部抗反射层120时,保留底部抗反射层120厚度的25%至40%,然后选用H2和N2作为刻蚀气体,H2和N2等离子化形成的等离子体,物理轰击作用比O2和N2作为刻蚀气体要弱,这是因为H原子比O原子小,由H原子等离子化形成的等离子体轰击作用也比O2弱,避免了在刻蚀介质层时,形成沟槽边角会弧形化。
参考图9,以所述光刻胶图形130、第一底部抗反射层图形121和第二底部抗反射层图形122为掩膜,以第三刻蚀工艺刻蚀介质层110,形成沟槽111。
特别地,所述形成的第一抗反射层图形121和第二底部抗反射层图形122都是采用所述光刻胶图形130形成的图形,定义第一抗反射层图形121和第二底部抗反射层图形122只是更容易的理解本发明。
由发明人的大量创造性劳动可知,所述形成的沟槽边角呈现弧形的原因是:在等离子刻蚀形成沟槽时,等离子体对沟槽边角选择性轰击刻蚀造成的,针对这点,发明人采用了保护沟槽边角的刻蚀工艺,降低轰击的能量,将偏压功率从现有工艺中的13.6M降低到2MHz,有效的降低了等离子的轰击作用,并采用源功率来控制等离子体,使得在刻蚀介质层110形成沟槽111工艺中,对沟槽111的边角起到了保护作用,避免了沟槽边角呈现弧形现象。
具体工艺参数包括:腔体压力可以为45毫托至60毫托,源功率(Source Power)可以为1200瓦至1500瓦,偏压功率(Bias Power,2MHz)可以为150瓦至200瓦,CF4流量为每分钟280标准立方厘米(SCCM)至每分钟300标准立方厘米,刻蚀介质层110直至形成沟槽111。
本发明采用以第一刻蚀工艺刻蚀第一厚度的底部抗反射层,形成第一抗反射层图形;以所述光刻胶图形,第一底部抗反射层图形为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层直至形成第二底部抗反射层图形;以所述光刻胶图形、第一底部抗反射层图形和第二底部抗反射层图形为掩膜,以第三刻蚀工艺刻蚀介质层,形成沟槽。所第二刻蚀工艺选用H2和N2作为刻蚀气体,并且第三刻蚀工艺采用了降低轰击的能量的刻蚀工艺,避免出现刻蚀形成的沟槽边角弧形化的现象。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种沟槽的形成方法,包括:
提供形成有介质层的衬底;
在所述介质层上形成底部抗反射层;
在所述底部抗反射层上形成光刻胶图形;
其特征在于,还包括:
以所述光刻胶图形为掩膜,以第一刻蚀工艺刻蚀第一厚度的底部抗反射层,形成第一抗反射层图形;
以所述光刻胶图形,第一底部抗反射层图形为掩膜,以第二刻蚀工艺刻蚀所述底部抗反射层直至形成第二底部抗反射层图形,所述第二刻蚀工艺中的等离子轰击能力低于所述第一刻蚀工艺;
以所述光刻胶图形、第一底部抗反射层图形和第二底部抗反射层图形为掩膜,以第三刻蚀工艺刻蚀介质层,形成沟槽。
2.如权利要求1所述的沟槽的形成方法,其特征在于,所述的第一厚度为所述底部抗反射层厚度的60%至75%。
3.如权利要求1所述的沟槽的形成方法,其特征在于,所述第一刻蚀工艺为等离子体刻蚀工艺。
4.如权利要求3所述的沟槽的形成方法,其特征在于,所述第一刻蚀工艺具体参数为:腔体压力为35毫托至45毫托,偏压功率为550瓦至700瓦,O2流量为每分钟40标准立方厘米至每分钟50标准立方厘米,N2流量为每分钟300标准立方厘米至每分钟400标准立方厘米。
5.如权利要求1所述的沟槽的形成方法,其特征在于,所述第二刻蚀工艺等离子体刻蚀工艺,所述第二刻蚀工艺刻蚀气体选用原子直径小于O的气体。
6.如权利要求1所述的沟槽的形成方法,其特征在于,所述第二刻蚀工艺刻蚀气体为H2。
7.如权利要求5所述的沟槽的形成方法,其特征在于,所述第二刻蚀工艺具体参数为:腔体压力为35毫托至45毫托,偏压功率为700瓦至900瓦,H2流量为每分钟150标准立方厘米至每分钟250标准立方厘米,N2流量为每分钟300标准立方厘米至每分钟400标准立方厘米。
8.如权利要求1所述的沟槽的形成方法,其特征在于,所述第三刻蚀工艺为偏压频率为2MHz的等离子体刻蚀工艺。
9.如权利要求7所述的沟槽的形成方法,其特征在于,所述第三刻蚀工艺具体参数为:腔体压力可以为45毫托至60毫托,源功率为1200瓦至1500瓦,2MHz的偏压功率为150瓦至200瓦,CF4流量为每分钟280标准立方厘米至每分钟300标准立方厘米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100544033A CN101937865B (zh) | 2009-07-03 | 2009-07-03 | 沟槽的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100544033A CN101937865B (zh) | 2009-07-03 | 2009-07-03 | 沟槽的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101937865A true CN101937865A (zh) | 2011-01-05 |
CN101937865B CN101937865B (zh) | 2012-01-25 |
Family
ID=43391106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100544033A Expired - Fee Related CN101937865B (zh) | 2009-07-03 | 2009-07-03 | 沟槽的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101937865B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752159A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN104916529A (zh) * | 2014-03-14 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 一种用于沟槽功率mosfet晶片的沟槽制备方法 |
CN111902910A (zh) * | 2018-05-09 | 2020-11-06 | 应用材料公司 | 用于图案化具有所需尺寸的材料层的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0263220B1 (en) * | 1986-10-08 | 1992-09-09 | International Business Machines Corporation | Method of forming a via-having a desired slope in a photoresist masked composite insulating layer |
US6355567B1 (en) * | 1999-06-30 | 2002-03-12 | International Business Machines Corporation | Retrograde openings in thin films |
CN100517606C (zh) * | 2006-12-22 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
CN101329519A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法和制造镶嵌结构的方法 |
CN101459125B (zh) * | 2007-12-13 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 连接孔的形成方法 |
-
2009
- 2009-07-03 CN CN2009100544033A patent/CN101937865B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752159A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN104916529A (zh) * | 2014-03-14 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 一种用于沟槽功率mosfet晶片的沟槽制备方法 |
CN111902910A (zh) * | 2018-05-09 | 2020-11-06 | 应用材料公司 | 用于图案化具有所需尺寸的材料层的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101937865B (zh) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7314293B2 (ja) | リソグラフィ応用のための膜積層体 | |
US8138093B2 (en) | Method for forming trenches having different widths and the same depth | |
US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
KR20010032913A (ko) | 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법 | |
JP2006261307A (ja) | パターン形成方法 | |
EP1042796A1 (en) | Improved techniques for etching an oxide layer | |
US6103632A (en) | In situ Etching of inorganic dielectric anti-reflective coating from a substrate | |
CN100517576C (zh) | 半导体器件的制造方法 | |
US9564342B2 (en) | Method for controlling etching in pitch doubling | |
CN101937865B (zh) | 沟槽的形成方法 | |
CN101764081B (zh) | 连接孔的制造方法 | |
KR20090000428A (ko) | 반도체 소자의 제조방법 | |
CN102044483B (zh) | 沟槽形成方法 | |
WO2008150703A1 (en) | Reverse masking profile improvements in high aspect ratio etch | |
CN103165515B (zh) | 半导体器件的制作方法 | |
CN101471284A (zh) | 半导体器件中的金属线及其制造方法 | |
CN102097362A (zh) | 掩膜层的形成方法及刻蚀方法 | |
CN101958245B (zh) | 刻蚀方法 | |
CN102129168B (zh) | 光刻胶图形的修正方法 | |
US7435681B2 (en) | Methods of etching stacks having metal layers and hard mask layers | |
KR100664376B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR20060122578A (ko) | 반도체 메모리 소자의 하드 마스크 형성방법 | |
US20100326954A1 (en) | Method of etching a multi-layer | |
KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100777925B1 (ko) | 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120125 Termination date: 20200703 |