CN106505028B - 掩模图案的形成方法、基板的加工方法及元件芯片的制法 - Google Patents

掩模图案的形成方法、基板的加工方法及元件芯片的制法 Download PDF

Info

Publication number
CN106505028B
CN106505028B CN201610795913.6A CN201610795913A CN106505028B CN 106505028 B CN106505028 B CN 106505028B CN 201610795913 A CN201610795913 A CN 201610795913A CN 106505028 B CN106505028 B CN 106505028B
Authority
CN
China
Prior art keywords
protective film
substrate
protective
protective sheet
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610795913.6A
Other languages
English (en)
Other versions
CN106505028A (zh
Inventor
广岛满
针贝笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN106505028A publication Critical patent/CN106505028A/zh
Application granted granted Critical
Publication of CN106505028B publication Critical patent/CN106505028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种即使在将较薄的晶片状基板作为对象的情况下，也能够防止基板或基板的掩模图案发生损伤的掩模图案的形成方法、基板的加工方法及元件芯片的制造方法。在元件芯片的制造方法、掩模图案的形成方法以及基板的加工方法中，将工序顺序设定为在进行了设为对与贴附有感光性的保护膜(2)的第1面(1a)对置的第2面(1b)进行研磨而薄化的基板(1T)的研磨工序之后，进行将曝光完毕的保护膜(2I)图案化的显影工序。由此，能够在保护膜(2I)未图案化的稳定的状态下进行用于薄化的研磨，即使在将较薄的晶片状基板(1)作为对象的情况下，也能够防止基板(1)或形成基板(1)的掩模图案的保护膜(2I)的研磨时发生损伤。

Description

掩模图案的形成方法、基板的加工方法及元件芯片的制法
技术领域
本公开涉及用于通过蚀刻而将基板单片化来制造元件芯片的掩模图案的形成方法、基板的加工方法以及元件芯片的制造方法。
背景技术
半导体元件等元件芯片是通过将具有被分割区域划分的多个半导体元件部的晶片状基板按每个单片的半导体元件部进行分割来制造的(例如参照专利文献1)。在该专利文献所示的在先技术中，首先，执行第1等离子切割，在该第1等离子切割中在形成了覆盖形成于第1面的半导体元件部但使分割区域露出的抗蚀剂膜的掩模之后除去存在于分割区域的保护膜，然后，在将保护带贴附于第1面之后对相反面进行机械研磨来使基板薄化。并且进一步执行第2等离子切割，在该第2等离子切割中除去从掩模露出的分割区域的部分来将基板按照每个半导体元件部进行分割。
在先技术文献
专利文献
专利文献1：日本专利第5591181号公报
但是，包含上述的专利文献例，在现有技术中，由于掩模形成与相反面的机械研磨的执行定时的关联，可能产生以下的不良情况。也就是说，在如上述专利文献例那样，在结束掩模形成之后执行相反面的机械研磨的情况下，由于在基板的第1面形成了基于掩模图案的凹凸的状态下进行机械研磨，因此可能产生由于机械研磨中施加的力而导致的掩模图案的变形、保护带剥离时对掩模图案的损伤。
发明内容
以避免这种不良情况为目的，也考虑将掩模形成与相反面的机械研磨的执行定时反过来。但是，在该情况下，由于以机械研磨后的薄化了的基板为对象而进行掩模形成，因此成为对从数百微米到较薄的数十微米程度的薄的晶片状基板进行处理，可能会产生基板的破裂等损伤。这样，在现有技术中，在用于通过蚀刻而将基板单片化来制造元件芯片的掩模图案的形成方法、基板的加工方法以及元件芯片的制造方法中，需要即使在以较薄的晶片状基板为对象的情况下也能防止基板或基板的掩模图案发生损伤。
因此，本发明的目的在于，提供一种即使在以较薄的晶片状基板为对象的情况下也能够防止基板或基板的掩模图案发生损伤的掩模图案的形成方法、基板的加工方法以及元件芯片的制造方法。
本公开的掩模图案的形成方法将掩模图案形成于基板，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和曝光工序，对所述保护膜的至少一部分进行曝光。并且包括：贴附工序，在所述曝光工序之后，将保护片贴附于所述第1面的所述保护膜；研磨工序，在所述贴附工序之后，对与所述第1面对置的第2面进行研磨来使所述基板薄化；和剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出。并且包括：显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。
本公开的掩模图案的形成方法将掩模图案形成于基板，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和贴附工序，在所述准备工序之后，将保护片贴附于所述第1面的所述保护膜。并且包括：曝光工序，在所述贴附工序之后，透过所述保护片来对所述保护膜的至少一部分进行曝光；和研磨工序，对与所述第1面对置的第2面进行研磨来使所述基板薄化。并且包括：剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出；和显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。
本公开的基板的加工方法通过蚀刻来对基板进行加工，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和曝光工序，对所述保护膜的至少一部分进行曝光。并且包括：贴附工序，在所述曝光工序之后，将保护片贴附于所述第1面的所述保护膜；研磨工序，在所述贴附工序之后，对与所述第1面对置的第2面进行研磨来使所述基板薄化；和剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出。并且包括：显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。并且包括：蚀刻工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻。
本公开的基板的加工方法通过蚀刻来对基板进行加工，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和贴附工序，在所述准备工序之后，将保护片贴附于所述第1面的所述保护膜。并且包括：曝光工序，在所述贴附工序之后，透过所述保护片来对所述保护膜的至少一部分进行曝光；研磨工序，对与所述第1面对置的第2面进行研磨来使所述基板薄化；和剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出。并且包括：显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。并且包括：蚀刻工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻。
本公开的元件芯片的制造方法通过蚀刻而将基板单片化来制造元件芯片，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和曝光工序，对所述保护膜的至少一部分进行曝光。并且包括：贴附工序，在所述曝光工序之后，将保护片贴附于所述第1面的所述保护膜；研磨工序，在所述贴附工序之后，对与所述第1面对置的第2面进行研磨来使所述基板薄化；和剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出。并且包括：显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。并且包括：单片化工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻，从而将所述基板单片化为多个元件芯片。
本公开的元件芯片的制造方法通过蚀刻而将基板单片化来制造元件芯片，包括：准备工序，准备在第1面具备感光性的保护膜的基板；和贴附工序，在所述准备工序之后，将保护片贴附于所述第1面的所述保护膜。并且包括：曝光工序，在所述贴附工序之后，透过所述保护片来对所述保护膜的至少一部分进行曝光；研磨工序，对与所述第1面对置的第2面进行研磨来使所述基板薄化；和剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出。并且包括：显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。并且包括：单片化工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻，从而将所述基板单片化为多个元件芯片。
(发明效果)
根据本公开所涉及的发明，即使在将较薄的晶片状基板作为对象的情况下，也能够防止基板或基板的掩模图案发生损伤。
附图说明
图1A是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图1B是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图1C是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图1D是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图2A是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图2B是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图2C是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图3A是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图3B是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图3C是表示本公开的一实施方式的元件芯片的制造方法中的第1实施例的工序说明图。
图4是本公开的一实施方式的元件芯片的制造方法中被使用的保护片的剖视图。
图5A是本公开的一实施方式的元件芯片的制造方法中被使用的保护片的剖视图。
图5B是本公开的一实施方式的元件芯片的制造方法中被使用的保护片的剖视图。
图6A是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图6B是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图6C是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图7A是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图7B是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图7C是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图7D是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图8A是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图8B是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图8C是表示本公开的一实施方式的元件芯片的制造方法中的第2实施例的工序说明图。
图9A是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图9B是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图9C是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图10A是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图10B是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图10C是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图10D是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图11A是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图11B是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图11C是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图12A是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图12B是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
图12C是表示本公开的一实施方式的元件芯片的制造方法中的第3实施例的工序说明图。
符号说明
1、1T 基板
1a 第1面
1b 第2面
2、2a、2b、2I 保护膜
3 光掩模
4、4A、40、41、42 保护片
具体实施方式
(第1实施例)
接下来，参照附图来说明本公开的实施方式。首先，参照图1A～图3C来对本实施方式的元件芯片的制造方法中的第1实施例进行说明。在图1A～C中，图1A所示的基板1是形成有多个元件芯片(参照图3C所示的元件芯片10)的具备第1面1a的晶片状基板。如图1B所示，在基板1的第1面1a，通过涂覆抗蚀剂来形成感光性的保护膜2。由此，准备了在第1面1a具备感光性的保护膜2的基板1(准备工序)。另外，与第1面1a对置的第2面1b是后面工序中作为研磨的对象的研磨面。另外，也可以取代涂覆抗蚀剂，通过将把感光性材料成型为较薄的薄膜状的干膜抗蚀剂(dry film resist)贴附于基板1的第1面1a，来在基板1的第1面1a形成感光性的保护膜2。
接下来，基板1被送到曝光工序，如图1C所示，以规定的图案形成有开口部3a的光掩模3被设置于保护膜2的上面。然后，通过在该状态下以规定波长的光对光掩模3进行照射，从而保护膜2只有与光掩模3的开口部3a对应的范围进行曝光。也就是说，在曝光工序中，对保护膜2的至少一部分进行曝光。由此，如图1D所示，形成被曝光的保护膜2b和未被曝光的保护膜2a与光掩模3的开口部3a的图案对应分布的曝光完毕的保护膜2I。在以下的记载中，“保护膜2I”是指经过了曝光工序的曝光完毕的保护膜2。另外，作为曝光工序中使用的曝光的方式，能够使用接触曝光、等倍的投影曝光、基于步进器的缩小投影型曝光、或者基于激光或电子束的直接描绘等一般使用的曝光方式。
接下来，在曝光工序后，如图2A所示，在基板1的第1面1a的保护膜2I贴附保护片4(贴附工序)。这里，保护片4具有在为了以机械方式使基板1薄化而进行的研磨时保护形成了保护膜2I的基板1的功能。然后，在贴附工序之后，如图2B所示，机械式研磨与第1面1a对置的第2面1b，设为将基板1薄化到规定厚度的基板1T(研磨工序)。另外，在以下的记载中，“基板1T”是指通过研磨而薄化了的基板1。由此，基板1T成为在形成于第1面1a的保护膜2I的下表面进一步贴附有保护片4的状态。
然后，如图2C所示，通过具有粘着性的载体5的保持面5a来保持上述状态的基板1T的第2面1b一侧。然后，在该状态下，如图3A所示，将保护片4从保护膜2I剥离，使第1面1a的保护膜2I露出(剥离工序)。由此，在保护膜2I，被曝光的保护膜2b和未被曝光的保护膜2a在上表面露出。另外，作为载体5，能够例示由切割框架保持的切割带、在保持面5a具备粘合层的支撑基板。
此外，作为载体5，也可以使用静电吸附型的载体。在静电吸附型的载体的情况下，通过向内置于载体的电极施加电压，在基板1与载体之间产生基于静电力的吸附力，因此即使保持面不具备粘着性，也能够将基板1保持于保持面。由于静电吸附型的载体在高温下也能够保持吸附力，因此具有即使在对保持于载体的基板1以例如若是树脂性的粘合剂则劣化的较高温度进行热处理的情况下，载体也能够保持基板1的优点。
接下来，对形成有保护膜2I的基板1T进行保持的载体5被送到显影工序。这里，在剥离工序之后，使保护膜2I与选择性地溶解被曝光的保护膜2b和未被曝光的保护膜2a的任意一者的显影液接触，从而将保护膜2I图案化(显影工序)。由此，如图3B所示，被曝光的保护膜2b通过显影液而溶解并消失，仅未被曝光的保护膜2a残留于基板1T的第1面1a，形成与光掩模3相同的图案。另外，最好在图案化后的基板1T被送到蚀刻工序之前，进行热处理，来提高保护膜2a的等离子耐受性。
接下来，保持有图案化后的基板1T的载体5被送到蚀刻工序。这里，作为蚀刻的方法，表示了使用基于等离子处理的等离子蚀刻的例子。也就是说，将保持有基板1T的载体5放置于等离子蚀刻装置(省略图示)内，如图3C所示，产生蚀刻用等离子P，通过等离子的蚀刻作用(箭头e)来除去在基板1T未残留保护膜2a的范围。也就是说，将图案化后的保护膜2a作为掩模来对基板1T进行蚀刻(蚀刻工序)。然后，利用该蚀刻来分割基板1T，从而将基板1T单片化为多个元件芯片10(单片化工序)。另外，虽然可能在单片化了的元件芯片10的表面残存用作为掩模的保护膜2a，但在该情况下可以通过使用了等离子的灰化来除去残存的保护膜2a。
这里，参照图4、图5A、图5B，来对上述的元件芯片的制造方法中使用的保护片4的变化进行说明。首先，图4所示的保护片40为在下表面具备粘合层4c的树脂制的基材4a的上表面形成有由铝等金属而成的透过防止层4b的构成。透过防止层4b作为不透过使保护膜2I感光的光的透过防止层而起作用。由此，即使在黄光室(yellow room)以外进行研磨工序，保护膜2I也不被追加曝光，从而能够防止由追加曝光导致的对图案化的负面影响。
接下来，图5A所示的保护片41是设置热剥离性的粘合层4d来作为在图4所示的保护片40中在基材4a的下表面具备的粘合层4c，从而使保护片41具有热剥离性的特性而得到的，在该情况下，在图3A所示的剥离工序中，通过对基板1T进行加热，使保护片41的粘合层4d的粘着力降低，能够使保护片41的剥离变得容易。此外，图5B所示的保护片42是在基材4a的下表面具备光固化性的粘合层4e而得到的。保护片42的使用方式在第3实施例中进行说明。
接下来，参照图6A～图8C，对本实施方式的元件芯片的制造方法中的第2实施例进行说明。在该第2实施例中，表示了作为保护片4而使用具有透过光的特性的透光性的保护片4A的例子。在图6A～C中，图6A所示的基板1是形成有多个元件芯片(参照图8C所示的元件芯片10)的具备第1面1a的晶片状基板。如图6B所示，在基板1的第1面1a，通过涂覆抗蚀剂来形成感光性的保护膜2。由此，准备了在第1面1a具备感光性的保护膜2的基板1(准备工序)。与第1面1a对置的第2面1b是在后面工序中作为研磨的对象的研磨面。另外，也可以取代涂覆抗蚀剂，通过将把感光性材料成型为较薄的薄膜状的干膜抗蚀剂贴附于基板1的第1面1a来在基板1的第1面1a形成感光性的保护膜2。
接下来，基板1被送到贴附工序，如图6C所示，在基板1的第1面1a的保护膜2贴附具有透光性的保护片4A(贴附工序)。这里，保护片4A与实施例1中的保护片4同样地，具有在为了以机械方式使基板1薄化而进行的研磨时保护形成了保护膜2的基板1的功能。
在贴附工序之后，基板1被送到曝光工序，如图7A所示，以规定的图案形成有开口部3a的光掩模3被设置于保护片4A的上面。然后，通过在该状态下以规定波长的光对光掩模3进行照射，保护膜2只有与光掩模3的开口部3a对应的范围通过透过了保护片4A的光而曝光。也就是说，在曝光工序中，对保护膜2的至少一部分进行曝光。由此，如图7B所示，形成被曝光的保护膜2b和未被曝光的保护膜2a与光掩模3的开口部3a的图案对应分布的曝光完毕的保护膜2I。另外，作为曝光工序中使用的曝光的方式，能够使用接触曝光、等倍的投影曝光、基于步进器的缩小投影型曝光、基于激光的直接描绘等曝光方式。
接下来，如图7C所示，机械式研磨与第1面1a对置的第2面1b，设为将基板1薄化到规定厚度的基板1T(研磨工序)。由此，基板1T成为在形成于第1面1a的保护膜2I的下表面进一步贴附有保护片4的状态。然后，如图7D所示，通过具有粘着性的载体5的保持面5a来保持上述状态的基板1T的第2面1b一侧。然后，在该状态下，如图8A所示，将保护片4从保护膜2I剥离，使第1面1a的保护膜2I露出(剥离工序)。由此，在保护膜2I，被曝光的保护膜2b和未被曝光的保护膜2a露出。
另外，作为载体5，能够例示由切割框架保持的切割带、在保持面5a具备粘合层的支撑基板。此外，作为载体5，也可以使用静电吸附型的载体。在静电吸附型的载体的情况下，通过向内置于载体的电极施加电压，在基板1与载体之间产生基于静电力的吸附力，因此即使保持面不具备粘着性，也能够将基板1保持于保持面。由于静电吸附型的载体在高温下也能够保持吸附力，因此具有即使在对保持于载体的基板1以例如若是树脂性的粘合剂则劣化的较高温度进行热处理的情况下载体也能够保持基板1的优点。
接下来，对形成有保护膜2I的基板1T进行保持的载体5被送到显影工序。这里，在剥离工序之后，使保护膜2I与选择性地溶解被曝光的保护膜2b和未被曝光的保护膜2a的任意一者的显影液接触，从而将保护膜2I图案化(显影工序)。由此，如图8B所示，被曝光的保护膜2b通过显影液而溶解并消失，仅未被曝光的保护膜2a残留于基板1T的第1面1a，形成与光掩模3相同的图案。另外，最好在图案化后的基板1T被送到蚀刻工序之前进行热处理来提高保护膜2a的等离子耐受性。
接下来，保持有图案化后的基板1T的载体5被送到蚀刻工序。这里，作为蚀刻的方法，表示了使用基于等离子处理的等离子蚀刻的例子。也就是说，将保持有基板1T的载体5放置于等离子蚀刻装置(省略图示)内，如图8C所示，产生蚀刻用等离子P，通过等离子的蚀刻作用(箭头e)来除去在基板1T未残留保护膜2a的范围。也就是说，将图案化后的保护膜2a作为掩模来对基板1T进行蚀刻(蚀刻工序)。然后，利用该蚀刻来分割基板1T，从而将基板1T单片化为多个元件芯片10(单片化工序)。另外，虽然可能在单片化了的元件芯片10的表面残存用作为掩模的保护膜2a，但在该情况下可以通过使用了等离子的灰化来除去残存的保护膜2a。
另外，在第2实施例中，由于使用透光性的保护片4A，因此为了抑制抗蚀剂的追加曝光，从准备工序到显影工序的工序原则上是在黄光室内进行的。但是，根据使用的抗蚀剂材料、所需的图案化的精度而也可以在黄光室外进行。
接下来，参照图9A～图11C，对本实施方式的元件芯片的制造方法中的第3实施例进行说明。在图9A～C中，图9A所示的基板1是形成有多个元件芯片(参照图12C所示的元件芯片10)的具备第1面1a的晶片状基板。如图9B所示，在基板1的第1面1a，通过涂覆抗蚀剂来形成感光性的保护膜2。由此，准备了在第1面1a具备感光性的保护膜2的基板1(准备工序)。与第1面1a对置的第2面1b是后面工序中作为研磨的对象的研磨面。另外，也可以取代涂覆抗蚀剂，通过将把感光性材料成型为较薄的薄膜状的干膜抗蚀剂贴附于基板1的第1面1a，来在基板1的第1面1a形成感光性的保护膜2。
接下来，基板1被送到曝光工序，如图9C所示，以规定的图案形成有开口部3a的光掩模3被设置于保护膜2的上面。然后，通过在该状态下以规定波长的光对光掩模3进行照射，保护膜2只有与光掩模3的开口部3a对应的范围进行曝光。也就是说，在曝光工序中，对保护膜2的至少一部分进行曝光。由此，如图10A所示，形成了被曝光的保护膜2b和未被曝光的保护膜2a与光掩模3的开口部3a的图案对应分布的曝光完毕的保护膜2I。另外，作为曝光工序中使用的曝光的方式，能够使用接触曝光、等倍的投影曝光、基于步进器的缩小投影型曝光、或者基于激光或电子束的直接描绘等一般使用的曝光方式。
接下来，在曝光工序后，如图10A、图10D所示，在基板1的第1面1a的保护膜2I贴附保护片42(参照图5B)(贴附工序)。在该保护片42的贴附时，预先对保护片42执行图10B、图10C所示的处理。也就是说，如图10B所示，保护片42在基材4a的下表面形成有具有通过照射UV光等光而固化的性质的粘合层4e。然后，在向保护膜2I贴附之前，执行使粘合层4e局部光固化的处理。
也就是说，如图10C所示，在将仅覆盖保护片42的上表面的外缘部42e来遮光的形状的遮光掩模30设置于保护片42的上面的状态下，对保护片42照射UV光等使粘合层4e固化的波长的光。由此，设置于保护片42的下表面的粘合层4e之中，仅被遮光掩模30覆盖的外缘部42e所对应的范围是未固化的粘合层4e，在除此以外的未被遮光掩模30覆盖的被照射了光的部分，形成粘合层4e光固化了的固化粘合层4eI。
然后，如图10D所示，这样进行了使粘合层4e局部光固化的处理的保护片42被贴附于保护膜2I。此时，通过存在于外缘部42e的未固化的粘合层4e所具有的粘着力，保护片42被粘着固定于保护膜2I。然后，在贴附工序之后，如图11A所示，机械式研磨与第1面1a对置的第2面1b，设为将基板1薄化到规定厚度的基板1T(研磨工序)。由此，基板1T成为在形成于第1面1a的保护膜2I的下表面进一步贴附有保护片42的状态。
在该研磨工序中，由于保护片42通过存在于外缘部42e的粘合层4e而将周围粘着固定于保护膜2I，因此在研磨加工中能够防止水分侵入保护片42与保护膜2I的粘合界面。并且，能够由形成于保护片42的粘合层4e、固化粘合层4eI将来自于研磨中使用的研磨垫的压力接受为面负荷，能够防止负荷集中作用导致的对保护膜2I的损伤。另外，即使在如保护片42那样使用不具有光固化性的粘合层4e的具备通常的粘合层的一般保护片4的情况下，通过使保护片4整面地与保护膜2I面接触，也能够得到相同的效果。
然后，如图11B所示，通过具有粘着性的载体5的保持面5a来保持上述状态的基板1T的第2面1b一侧。这里，作为载体5，能够例示由切割框架保持的切割带、在保持面5a具备粘合层的支撑基板。然后，在该状态下，进行将保护片42从保护膜2I剥离的剥离工序。在该剥离工序中，如图11C所示，在保护片42的上面设置仅覆盖除去外缘部42e的范围来遮光的遮光掩模31的状态下，对保护片42照射UV光等使粘合层4e固化的波长的光。由此，设置于保护片42的下表面的粘合层4e之中，未被遮光掩模31覆盖的外缘部42e所对应的范围的粘合层4e光固化而成为固化粘合层4eI，粘着力降低。由此，能够容易地进行保护片42从保护膜2I的剥离。
也就是说，在第3实施例中，使用具备光固化性的粘合层4e的保护片42来作为在基板1的研磨时对保护膜2I进行保护的保护片，在贴附工序中，通过粘合层4e来将保护片42贴附于基板1的外缘部1e的保护膜2I。然后，在上述的剥离工序中，通过对外缘部1e所对应的外缘部42e照射使粘合层4e固化的波长的光来降低保护片42的粘合层4e的粘着力。
通过使用这样的方法，即使在通过照射光来将保护片42剥离的情况下，由于保护片42和基板1仅在基板1的外缘部1e所对应的外缘部42e处粘合，因此仅通过对基板1的外缘部1e进行光照射就能够将保护片42剥离。此时，由于对基板1的外缘部1e以外的部分未进行光照射，因此不会产生已经曝光的保护膜2I被追加曝光所导致的不良情况。
这样，通过将保护片42从保护膜2I剥离，如图12A所示，在保护膜2I，被曝光的保护膜2b和未被曝光的保护膜2a露出。接下来，对形成有保护膜2I的基板1T进行保持的载体5被送到显影工序。这里，在剥离工序之后，使保护膜2I与选择性地溶解被曝光的保护膜2b和未被曝光的保护膜2a的任意一者的显影液接触，从而将保护膜2I图案化(显影工序)。由此，如图12B所示，被曝光的保护膜2b通过显影液而溶解并消失，仅未被曝光的保护膜2a残留于基板1T的第1面1a，形成与光掩模3相同的图案。另外，最好在图案化后的基板1T被送到蚀刻工序之前进行热处理，来提高保护膜2a的等离子耐受性。
接下来，保持有图案化后的基板1T的载体5被送到蚀刻工序。这里，作为蚀刻的方法，表示了使用基于等离子处理的等离子蚀刻的例子。也就是说，将保持有基板1T的载体5放置于等离子蚀刻装置(省略图示)内，如图12C所示，产生蚀刻用等离子P，通过等离子的蚀刻作用(箭头e)来除去在基板1T未残留保护膜2a的范围。
也就是说，将图案化后的保护膜2a作为掩模来对基板1T进行蚀刻(蚀刻工序)。然后，利用该蚀刻来分割基板1T，从而将基板1T单片化为多个元件芯片10(单片化工序)。另外，虽然可能在单片化了的元件芯片10的表面残存用作为掩模的保护膜2a，但在该情况下可以通过使用了等离子的灰化来除去残存的保护膜2a。
另外，在上述的实施例1、实施例2、实施例3中，对通过蚀刻而将基板单片化来制造元件芯片的元件芯片的制造方法进行了说明。如上所述，该元件芯片的制造方法包含：准备在第1面1a具备感光性的保护膜2的基板1的准备工序；和在准备工序之后对保护膜2的至少一部分进行曝光的曝光工序。并且包括：在曝光工序之后将保护片4贴附于第1面1a的保护膜2I的贴附工序(或者将保护片4贴附于第1面1a的保护膜2的贴附工序；在贴附工序之后透过保护片4来对保护膜2的至少一部分进行曝光的曝光工序)。并且包括：研磨与第1面1a对置的第2面1b来将基板1薄化的研磨工序；和在研磨工序之后，将保护片4剥离来使第1面1a的保护膜2I露出的剥离工序。并且包括：在剥离工序之后，通过使保护膜2I与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，从而将保护膜2I图案化的显影工序。并且构成为包含：将图案化后的保护膜2I作为掩模来对基板1T进行蚀刻从而将基板1T单片化为多个元件芯片10的单片化工序。
在构成上述元件芯片的制造方法的各工序的组合中，准备工序、贴附工序、曝光工序、研磨工序、剥离工序和显影工序构成将掩模图案形成于基板的掩模图案的形成方法。并且，同样地，在构成上述元件芯片的制造方法的各工序的组合中，准备工序、贴附工序、曝光工序、研磨工序、剥离工序、显影工序和将图案化后的保护膜作为掩模来对基板进行蚀刻的蚀刻工序构成通过蚀刻来对基板进行加工的基板的加工方法。
在这些元件芯片的制造方法、掩模图案的形成方法以及基板的加工方法的任一者中，都将工序顺序设定为在进行了对与贴附有感光性的保护膜2的第1面1a对置的第2面1b进行研磨来使基板1薄化的研磨工序之后，进行将曝光完毕的保护膜2I图案化的显影工序。由此，能够在保护膜2I未被图案化的稳定的状态下进行用于薄化的研磨，即使在以较薄的晶片状基板1为对象的情况下，也能够防止基板1或形成有掩模图案的保护膜2I的研磨时发生损伤。
产业上的可利用性
本发明的掩模图案的形成方法、基板的加工方法以及元件芯片的制造方法具有即使在以较薄的晶片状基板为对象的情况下，也能够防止基板或基板的掩模图案发生损伤的效果，在将掩模图案形成于晶片状基板并通过蚀刻来单片化从而制造元件芯片的领域中有用。

Claims (10)

1.一种掩模图案的形成方法，将掩模图案形成于基板，包括：
准备工序，准备在第1面具备感光性的保护膜的基板；
曝光工序，对所述保护膜的至少一部分进行曝光；
贴附工序，在所述曝光工序之后，将保护片贴附于所述第1面的所述保护膜；
研磨工序，在所述贴附工序之后，对与所述第1面对置的第2面进行研磨来使所述基板薄化；
剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出；和
显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化，
所述保护片具备不透过使所述保护膜感光的光的透过防止层。
2.根据权利要求1所述的掩模图案的形成方法，其中，
所述透过防止层由金属构成。
3.根据权利要求1所述的掩模图案的形成方法，其中，
作为所述保护片而使用热剥离性的保护片，
在所述剥离工序中，通过对所述基板进行加热来降低所述保护片的粘着力。
4.根据权利要求1所述的掩模图案的形成方法，其中，
作为所述保护片而使用具备光固化性的粘合层的保护片，
在所述贴附工序中，通过所述粘合层来将所述保护片贴附于所述基板的外缘部的所述保护膜，
在所述剥离工序中，通过对所述外缘部照射使所述粘合层固化的波长的光来降低所述保护片的粘着力。
5.一种掩模图案的形成方法，将掩模图案形成于基板，包括：
准备工序，准备在第1面具备感光性的保护膜的基板；
贴附工序，在所述准备工序之后，将保护片贴附于所述第1面的所述保护膜；
曝光工序，在所述贴附工序之后，透过所述保护片来对所述保护膜的至少一部分进行曝光；
研磨工序，对与所述第1面对置的第2面进行研磨来使所述基板薄化；
剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出；和
显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化。
6.一种元件芯片的制造方法，通过蚀刻而将基板单片化来制造元件芯片，包括：
准备工序，准备在第1面具备感光性的保护膜的基板；
曝光工序，对所述保护膜的至少一部分进行曝光；
贴附工序，在所述曝光工序之后，将保护片贴附于所述第1面的所述保护膜；
研磨工序，在所述贴附工序之后，对与所述第1面对置的第2面进行研磨来使所述基板薄化；
剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出；
显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化；和
单片化工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻，从而将所述基板单片化为多个元件芯片，
所述保护片具备不透过使所述保护膜感光的光的透过防止层。
7.根据权利要求6所述的元件芯片的制造方法，其中，
所述透过防止层由金属构成。
8.根据权利要求6所述的元件芯片的制造方法，其中，
作为所述保护片而使用热剥离性的保护片，
在所述剥离工序中，通过对所述基板进行加热来降低所述保护片的粘着力。
9.根据权利要求6所述的元件芯片的制造方法，其中，
作为所述保护片而使用具备光固化性的粘合层的保护片，
在所述贴附工序中，通过所述粘合层来将所述保护片贴附于所述基板的外缘部的所述保护膜，
在所述剥离工序中，通过对所述外缘部照射使所述粘合层固化的波长的光来降低所述保护片的粘着力。
10.一种元件芯片的制造方法，通过蚀刻而将基板单片化来制造元件芯片，包括：
准备工序，准备在第1面具备感光性的保护膜的基板；
贴附工序，在所述准备工序之后，将保护片贴附于所述第1面的所述保护膜；
曝光工序，在所述贴附工序之后，透过所述保护片来对所述保护膜的至少一部分进行曝光；
研磨工序，对与所述第1面对置的第2面进行研磨来使所述基板薄化；
剥离工序，在所述研磨工序之后，将所述保护片剥离来使所述第1面的所述保护膜露出；
显影工序，在所述剥离工序之后，通过使保护膜与选择性地溶解被曝光的保护膜和未被曝光的保护膜的任意一者的显影液接触，来将保护膜图案化；和
单片化工序，将图案化后的所述保护膜作为掩模来对基板进行蚀刻，从而将所述基板单片化为多个元件芯片。
CN201610795913.6A 2015-09-03 2016-08-31 掩模图案的形成方法、基板的加工方法及元件芯片的制法 Active CN106505028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015173729A JP6500230B2 (ja) 2015-09-03 2015-09-03 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP2015-173729 2015-09-03

Publications (2)

Publication Number Publication Date
CN106505028A CN106505028A (zh) 2017-03-15
CN106505028B true CN106505028B (zh) 2021-08-13

Family

ID=58191040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610795913.6A Active CN106505028B (zh) 2015-09-03 2016-08-31 掩模图案的形成方法、基板的加工方法及元件芯片的制法

Country Status (3)

Country Link
US (1) US9905452B2 (zh)
JP (1) JP6500230B2 (zh)
CN (1) CN106505028B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
JP2004071792A (ja) * 2002-08-06 2004-03-04 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7388297B2 (en) * 2005-08-26 2008-06-17 Oki Electric Industry Co., Ltd. Semiconductor device with reduced thickness of the semiconductor substrate
JP4851414B2 (ja) * 2007-10-04 2012-01-11 日東電工株式会社 保護テープ剥離方法およびこれを用いた装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
JP5591181B2 (ja) 2011-05-19 2014-09-17 パナソニック株式会社 半導体チップの製造方法
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
DE102015216619B4 (de) * 2015-08-31 2017-08-10 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Also Published As

Publication number Publication date
US9905452B2 (en) 2018-02-27
JP6500230B2 (ja) 2019-04-17
JP2017050448A (ja) 2017-03-09
CN106505028A (zh) 2017-03-15
US20170069522A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
TWI267150B (en) Cavity structure for semiconductor structure
US8158494B2 (en) Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
JP6031059B2 (ja) 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法
US7727818B2 (en) Substrate process for an embedded component
KR102311579B1 (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
TWI648439B (zh) 半導體裝置、層合型半導體裝置、密封後層合型半導體裝置、及此等之製造方法
TW200426931A (en) Method for dicing wafer
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
CN106505028B (zh) 掩模图案的形成方法、基板的加工方法及元件芯片的制法
JP2007214268A (ja) 半導体装置の製造方法
JP2013004669A (ja) パターン形成方法、電子デバイスの製造方法及び電子デバイス
JP2019009378A (ja) 素子チップの製造方法および基板加熱装置
JP2007036129A (ja) 半導体装置の製造方法
JP6624992B2 (ja) 半導体装置の製造方法
US8778112B2 (en) Method for bonding thin film piece
US11894226B2 (en) Semiconductor device and method making the same
KR101570874B1 (ko) 기판 단위 본딩 방법 및 기판 단위 패키지
JP2008016606A (ja) 半導体装置及びその製造方法
JP7040146B2 (ja) 半導体装置の製造方法
JP2001127024A (ja) 半導体装置及びその製造方法
JPH0645436A (ja) 半導体基板の貼付方法
JP2010165779A (ja) 固体撮像装置およびその製造方法
KR20110100883A (ko) 마스크 패턴 형성 방법
JP2012169411A (ja) 半導体装置の製造方法
JP2009038300A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant