JP2013004669A - パターン形成方法、電子デバイスの製造方法及び電子デバイス - Google Patents

パターン形成方法、電子デバイスの製造方法及び電子デバイス Download PDF

Info

Publication number
JP2013004669A
JP2013004669A JP2011133290A JP2011133290A JP2013004669A JP 2013004669 A JP2013004669 A JP 2013004669A JP 2011133290 A JP2011133290 A JP 2011133290A JP 2011133290 A JP2011133290 A JP 2011133290A JP 2013004669 A JP2013004669 A JP 2013004669A
Authority
JP
Japan
Prior art keywords
pattern
region
main surface
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2011133290A
Other languages
English (en)
Inventor
Kazuhiro Takahata
和宏 高畑
Masashi Asano
昌史 浅野
Tomoko Kojima
智子 小島
yong-gang Chang
穎康 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011133290A priority Critical patent/JP2013004669A/ja
Priority to US13/424,112 priority patent/US20120318561A1/en
Publication of JP2013004669A publication Critical patent/JP2013004669A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】いわゆるインプリント法によるパターン形成を用いて信頼性の高い装置を提供する。
【解決手段】実施形態に係るパターン形成方法は、基板の主面上に第１部材を設け、前記第１部材に、第１パターンを有するテンプレートを接触させた状態で前記第１部材を硬化させて、前記主面上の第１領域に、前記第１パターンの形状が反転した凸部を有する第２パターンを形成する工程と、前記主面上の前記第２パターンの凸部に隣接する凹部、及び前記第１領域の周辺の第２領域に、第２部材を設ける工程と、前記主面上の前記第２領域に設けた前記第２部材に第３パターンを形成する工程と、前記第２パターンの前記凸部を除去することで、前記主面上に、前記第３パターンと、前記凹部に設けた前記第２部材により形成された第４パターンを残す工程と、を備える。
【選択図】図１

Description

本発明の実施形態は、パターン形成方法、電子デバイスの製造方法及び電子デバイスに関する。
半導体製品の製造においては、シリコン等のウェーハ上に回路パターンを形成したのち、半導体製品をウェーハから切り出して矩形のチップにしている。このため、円形のウェーハの周囲には矩形のチップにならない箇所（以下、「欠けチップ部分」という。）ができる。製造工程への影響を考慮すると、欠けチップ部分にもレジスト等を用いたパターンを設けておくことが望ましい。すなわち、製品チップ部分と、欠けチップ部分と、のパターンによる被覆率が大きく異なると、後のエッチング工程、ＣＭＰ（Chemical Mechanical Polishing）工程等で均一性に影響が生じる可能性がある。
ここで、光リソグラフィによるパターン形成では、欠けチップ部分にも露光を行いレジスト等のパターンを形成している。一方、テンプレートの凸凹パターンをウェーハ上の樹脂（レジスト等）に密着させて凹凸パターンを形成する、いわゆるインプリント法によるパターン形成では、欠けチップ部分にパターンを形成しにくい。このため、いわゆるインプリント法では、欠けチップ部分への処理を含めた信頼性の高いパターン形成が望まれる。
特開２００８−２４４２５９号公報
本発明の実施形態は、いわゆるインプリント法によるパターン形成を用いて信頼性の高い装置を提供することができるパターン形成方法、電子デバイスの製造方法及び電子デバイスを提供する。
実施形態に係るパターン形成方法は、基板の主面上に第１部材を設け、前記第１部材に、第１パターンを有するテンプレートを接触させた状態で前記第１部材を硬化させて、前記主面上の第１領域に、前記第１パターンの形状が反転した凸部を有する第２パターンを形成する工程と、前記主面上の前記第２パターンの凸部に隣接する凹部、及び前記第１領域の周辺の第２領域に、第２部材を設ける工程と、前記主面上の前記第２領域に設けた前記第２部材に第３パターンを形成する工程と、前記第２パターンの前記凸部を除去することで、前記主面上に、前記第３パターンと、前記凹部に設けた前記第２部材により形成された第４パターンを残す工程と、を備える。
他の実施形態に係る電子デバイスの製造方法は、前記パターン形成方法を用いてパターンを形成する工程を備える。
他の実施形態に係る電子デバイスは、上記パターン形成方法を用いて形成されたパターンを備える。
第１の実施形態に係るパターン形成方法の流れを説明するフローチャートである。 第１の実施形態に係るパターン形成方法を順に説明する模式的断面図である。 基板の第１領域及び第２領域について説明する模式的平面図である。 第２の実施形態に係るパターン形成方法の流れを説明するフローチャートである。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。 第２の実施形態を説明する模式図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係るパターン形成方法の流れを説明するフローチャートである。
図２は、第１の実施形態に係るパターン形成方法を順に説明する模式的断面図である。
図１に表したように、第１の実施形態に係るパターン形成方法は、第２パターンを形成するステップＳ１０１と、第２部材を形成するステップＳ１０２と、第３パターンを形成するステップＳ１０３と、第４パターンを形成するステップＳ１０４と、を備える。
図２（ａ）及び図２（ｂ）は、ステップＳ１０１の処理を行った状態を例示している。図２（ｃ）は、ステップＳ１０２の処理を行った状態を例示している。図２（ｄ）及び図２（ｅ）は、ステップＳ１０３の処理を行った状態を例示している。図２（ｆ）は、ステップＳ１０４の処理を行った状態を例示している。
ステップＳ１０１では、先ず、基板１０の主面１０ａ上に第１部材（樹脂２０）を設ける（図２（ａ）参照）。次に、第１部材にテンプレート２１０を接触させて、テンプレート２１０に設けられた第１パターンＰ１の形状を転写する。そして、第１部材に第１パターンＰ１の形状を転写した状態で第１部材を硬化させることにより、第１部材に、第１パターンＰ１の形状が反転した凸部を有する第２パターンＰ２が形成される。第２パターンＰ２は、基板１０の主面１０ａ上の第１領域Ｒ１に形成される（図２（ｂ）参照）。
ステップＳ１０２では、基板１０の主面１０ａ上に第２部材３０を設ける。基板１０の主面１０ａ上には第２パターンＰ２が形成されている。第２部材３０は、第２パターンＰ２の凸部Ｐ２ａに隣接する凹部Ｐ２ｂ、及び第１領域Ｒ１の周辺の第２領域Ｒ２に設けられる。具体的には、第２パターンＰ２の凹部Ｐ２ｂ内に第２部材３０が埋め込まれる。また、第２パターンＰ２が形成された第１領域Ｒ１の周辺である第２領域Ｒ２にも、第２部材３０が設けられる。つまり、第２パターンＰ２は、基板１０の主面１０ａ上において第２部材３０に埋め込まれた状態になる（図２（ｃ）参照）。
ステップＳ１０３では、第２領域Ｒ２に設けた第２部材３０に第３パターンＰ３を形成する。基板１０の主面１０ａ上における第２領域Ｒ２には、第２部材３０が設けられている。第３パターンＰ３は、この第２領域Ｒ２における第２部材３０に形成される。例えば、第２部材３０上にレジスト膜３２を設け、レジスト膜３２の第２領域Ｒ２の上方に第３パターンＰ３の形状に対応したレジストパターン３２Ｐをフォトリソグラフィ及びエッチングによって形成する（図２（ｄ）参照）。その後、レジストパターン３２Ｐをマスクとして第２部材３０をエッチングする。これにより、レジスト膜３２で覆われた第１領域Ｒ１には、第２部材に埋め込まれた第２パターンが残り、第２領域Ｒ２には、第２部材３０によって形成された第３パターンＰ３が設けられる状態になる（図２（ｅ）参照）。
ステップＳ１０４では、第１領域Ｒ１における第２パターンＰ２の凸部Ｐ２ａを除去する。第２パターンＰ２の凸部Ｐ２ａを除去すると、第２パターンＰ２の凹部Ｐ２ｂに埋め込まれていた第２部材３０が凸パターンとして残ることになる。この凸パターンが第４パターンＰ４になる。これにより、基板１０の主面１０ａ上の第１領域Ｒ１には第４パターンＰ４が設けられ、第２領域Ｒ２には第３パターンＰ３が設けられる（図２（ｆ）参照）。この第４パターンＰ４が、目的のパターン形状である。また、第４パターンＰ４の周辺には、第３パターンＰ３が形成される。第３パターンＰ３は、欠けパターン部分に形成されたパターンである。すなわち、目的のパターン形状である第４パターンＰ４を形成するとともに、周辺の欠けパターン部分には第３パターンＰ３を形成することができる。
図３は、基板の第１領域及び第２領域について説明する模式的平面図である。
図３（ａ）は、基板全体の模式的平面図である。図３（ｂ）は、図３（ａ）のＡ部分の模式的拡大平面図である。
図３（ａ）に表したように、基板１０には、円形のウェーハ１１が用いられている。図３（ａ）に表した１つの矩形は、光リソグラフィや、いわゆるインプリントにおける１回のパターン形成領域（１ショット）である。１ショットには、少なくとも１チップ分のパターンが含まれる。実施形態では、１ショットで複数チップ分のパターンが形成される。１ショットは矩形であるため、円形のウェーハ１１の中央部分では、１ショットの全てのパターンが形成される。１ショットの全てのパターンが形成される領域は、第１領域Ｒ１である。第１領域Ｒ１からは、製品として有効なチップを１ショットのすべての領域から取り出すことができる。
一方、ウェーハ１１の周縁部分では、１ショットの一部のパターンだけが形成される。１ショットの一部のパターンだけが形成される領域は、第２領域Ｒ２である。第２領域Ｒ２に含まれるのは、有効チップとならない欠けチップ部分である。
いわゆるインプリント法によるパターン形成では、テンプレートの凹凸パターンを、基板上に塗布した樹脂に密着させて、凹凸パターンの形状を樹脂に転写する。
ここで、図３（ｂ）に表したように、第２領域Ｒ２の１ショットには、ウェーハ１１のエッジ部にかかる欠けチップ部分（領域Ｒ２ａ）と、ウェーハ１１のエッジ部にかからない有効チップ部分（領域Ｒ２ｂ）と、が含まれる。この領域Ｒ２ａに、テンプレートを用いて凹凸パターンを転写しようとした場合、領域Ｒ２ａに塗布した樹脂２０は、テンプレートの密着によって主面に沿って拡がる。領域Ｒ２ａ内にはウェーハ１１のエッジがあるため、拡がった樹脂２０はウェーハ１１の外側に漏れ出ることになる。
樹脂２０が硬化すると、ウェーハ１１の外側に漏れた樹脂２０はダストになる可能性が高い。また、ウェーハ１１のエッジ部に接触したテンプレートにダストが付着した状態で、続けてウェーハ１１の内側の全て第１領域Ｒ１となるショットにインプリントを行うと、テンプレートに付着したダストの影響により所望のパターンが形成されない可能性が高い。このようなダストを発生させないため、領域Ｒ２ａには、いわゆるインプリント法によるパターン形成を行わないこともある。
本実施形態では、第１領域Ｒ１及び第２領域Ｒ２内の有効チップ部分（領域Ｒ２ｂ）には、いわゆるインプリント法によるパターン形成を適用して、光リソグラフィでパターン形成するよりも微細なパターンを形成する。一方、第２領域Ｒ２の欠けチップ部分（領域Ｒ２ａ）には、光リソグラフィを適用したパターン形成を行う。これにより、第１領域Ｒ１には、いわゆるインプリント法により微細なパターンを形成し、第２領域Ｒ２にもパターンを形成することができる。
図１に表したステップＳ１０４の処理を終了した段階で、第２領域Ｒ２に形成されるパターンの被覆率は、第１領域Ｒ１に形成されるパターンの被覆率と、等しいことが望ましい。被覆率とは、単位面積当たりで凸パターンが占める面積の割合のことをいう。第２領域Ｒ２の被覆率を、第１領域Ｒ１の被覆率と等しくすることで、その後のエッチング工程やＣＭＰ等の工程で均一性を高めることができる。ここで、被覆率が等しい範囲には、第１領域Ｒ１及び第２領域Ｒ２にパターンを形成したのちの工程で十分な均一性（例えば、形成される製品の特性に影響が及ばない程度の均一性）を得ることができる範囲が含まれる。
このように、本実施形態では、第１領域Ｒ１のみならず第２領域Ｒ２にもパターンを形成することができ、パターン形成後に行うエッチング工程やＣＭＰ等の工程で、下地の均一性を確保して信頼性の高い製品を製造することができるようになる。
（第２の実施形態）
第２の実施形態では、パターン形成方法の一つの具体例を説明する。
図４は、第２の実施形態に係るパターン形成方法の流れを説明するフローチャートである。
図５〜図１３は、第２の実施形態を説明する模式図である。
ここで、図４に表したステップＳ２０４は、図１に表したステップＳ１０１に対応する。また、図４に表したステップＳ２０５〜Ｓ２０６は、図１に表したステップＳ１０２に対応する。また、図４に表したステップＳ２０７〜Ｓ２０９は、図１に表したステップＳ１０３に対応する。また、図４に表したステップＳ２１０は、図１に表したステップＳ１０４に対応する。
以下、図４及び図５〜図１３を参照してパターン形成方法の具体例を工程順に説明する。
先ず、図４のステップＳ２０１に表したように、形成対象になるレイアウトパターンの設計を行う。そして、図４のステップＳ２０２に表したように、凹凸逆転のテンプレートを作成する。テンプレートは、いわゆるインプリント法によるパターン形成で用いられる版である。通常のインプリント法におけるテンプレートでは、形成対象になるレイアウトパターンの凹凸形状が反転したパターンを有する。本実施形態では、通常のインプリント法で用いるテンプレートとは、パターンの凹凸が逆転したものを作成する。本実施形態において用いられるテンプレートのパターンを第１パターンＰ１とする。第１パターンＰ１の凹凸形状は、形成対象になるレイアウトパターンの凹凸形状と同じである。
次に、図４のステップＳ２０３及び図５に表したように、基板１０に被処理膜１２を形成する。
図５（ａ）は模式的斜視図、図５（ｂ）は模式的断面図である。
先ず、基板１０を用意する。基板１０は、下地基板となるウェーハ１１と、ウェーハ１１の上に形成された被処理膜１２と、を有する。なお、ウェーハ１１を処理対象にする場合には被処理膜１２は形成されない。ウェーハ１１は、例えばシリコンである。被処理膜１２は、例えば酸化シリコン膜である。
次に、図４のステップＳ２０４及び図６に表したように、第１領域Ｒ１に、いわゆるインプリントを施し、第２パターンＰ２を形成する。
図６（ａ）は模式的斜視図、図６（ｂ）〜（ｄ）は、第２パターンの形成工程を順に説明する模式的断面図である。
すなわち、図６（ａ）に表したように、基板１０の主面１０ａにおける第１領域Ｒ１に、第２パターンＰ２を形成する。
第２パターンＰ２の形成工程を、図６（ｂ）〜（ｄ）に沿って説明する。
先ず、図６（ｂ）に表したように、基板１０の主面１０ａに樹脂（第１部材）２０を塗布する。樹脂２０には、例えば光硬化型樹脂が用いられる。主面１０ａ上には、適量の樹脂２０が塗布される。樹脂２０は、例えば主面１０ａの複数箇所に滴下される。
次に、図６（ｃ）に表したように、先に作成したテンプレート２１０を用意する。テンプレート２１０は、台座基板２１１と、台座基板２１１に設けられたパターン部２１２と、を有する。パターン部２１２に、第１パターンＰ１が形成されている。パターン部２１２は、例えば樹脂によって形成されている。テンプレート２１０は、例えばマスターパターン（図示せず）の形状を樹脂製のパターン部２１２に転写することで形成されている。第１パターンＰ１の凹凸形状は、形成対象になるパターンの凹凸形状に対応している。
そして、テンプレート２１０のパターン部２１２を、基板１０の主面１０ａに設けられた樹脂２０と接触させる。この際、パターン部２１２の先端２１２ａと、基板１０の主面１０ａと、のあいだには、わずかな隙間（例えば、数ナノメートル（ｎｍ））が設けられている。樹脂２０は、毛細管現象により、第１パターンＰ１の凹部Ｐ１ａの中に侵入し、充填される。
次に、この状態で樹脂２０を硬化させる。例えば、テンプレート２１０の台座基板２１１を介して樹脂２０に紫外線を照射する。紫外線は、台座基板２１１及びパターン部２１２を透過して、樹脂２０に照射される。光硬化性樹脂による樹脂２０は、紫外線が照射されることで硬化する。
次に、図６（ｄ）に表したように、テンプレート２１０を離型する。これにより、テンプレート２１０の第１パターンＰ１の形状が反転した第２パターンＰ２が、基板１０の主面１０ａの第１領域Ｒ１に形成される。第２パターンＰ２には、第１パターンＰ１の凹部Ｐ１ａを反転させた凸部Ｐ２ａが所定の間隔で形成される。
第２パターンＰ２の形状は、第１パターンＰ１の形状（形成対象になるパターンの凹凸形状）を反転させたものである。
第２パターンＰ２の隣り合う凸部Ｐ２ａのあいだには凹部Ｐ２ｂが形成される。凹部Ｐ２ｂの底には、樹脂２０の薄膜ＲＬＴが形成される。これは、テンプレート２１０と、主面１０ａと、の隙間に介在した樹脂２０によって形成されたものである。
この処理において、基板１０の主面１０ａの第２領域Ｒ２にはパターンは形成されない。
次に、図４のステップＳ２０５〜Ｓ２０６及び図７に表したように、第２部材３０の形成を行う。
図７（ａ）は模式的斜視図、図７（ｂ）は模式的断面図である。
すなわち、基板１０の主面１０ａ上の第２パターンＰ２の凹部Ｐ２ｂ、及び第２領域２に、第２部材３０を設ける。第２部材３０は、例えばシリコンが含有された有機物である。
第２部材３０は、第２パターンＰ２の周りに充填される。第２部材３０は、例えば第２パターンＰ２の全体を覆うように充填される。その後、第２部材３０は、第２パターンＰ２が露出するまで研削される。第２パターンＰ２が露出した面は、平坦化される。
次に、図４のステップＳ２０７及び図８に表したように、感光性部材４０の形成を行う。
図８（ａ）は模式的斜視図、図８（ｂ）は模式的断面図である。
すなわち、基板１０の主面１０ａ側に形成した第２部材３０の上に、感光性部材４０を形成する。感光性部材４０は、例えばスピンコート法によって第２部材３０の上に一様に塗布される。
次に、図４のステップＳ２０８及び図９に表したように、第３パターンＰ３の形成を行う。
図９（ａ）は模式的斜視図、図９（ｂ）は模式的断面図である。
すなわち、先に塗布した感光性部材４０について、主面１０ａと直交する方向にみて、第２領域Ｒ２と重なる部分に、光リソグラフィを施して、マスクパターンＰ３０を形成する。マスクパターンＰ３０は、欠けチップ部分に対応した領域に形成される。マスクパターン３０は、光リソグラフィを用いて形成されるため、欠けチップ部分であっても精度良く形成される。
ここで、主面１０ａと直交する方向にみて、感光性部材４０の第１領域Ｒ１と重なる部分には、パターンを形成しない。
次に、図４のステップＳ２０９及び図１０に表したように、第２部材３０のエッチングを行う。
図１０（ａ）は模式的斜視図、図１０（ｂ）は模式的断面図である。
すなわち、先に形成したマスクパターンＰ３０を介して、下層の第２部材３０をエッチングする。第２部材３０は、例えば異方性のＲＩＥ（Reactive Ion Etching）によってエッチングされる。このエッチングにより、第２部材３０には、第３パターンＰ３が形成される。第３パターンＰ３のあいだには、被処理膜１２が露出する。
第２領域Ｒ１の上の第２パターンＰ２は、感光性部材４０によって保護されているため、エッチングされない。
次に、図４のステップＳ２１０及び図１１〜図１２に表したように、感光性部材４０及び第２パターンＰ２を除去する。
図１１（ａ）は模式的斜視図、図１１（ｂ）は模式的断面図である。
図１１（ａ）及び（ｂ）には、図１０（ａ）及び（ｂ）に表した感光性部材４０が除去された後の状態が表されている。
感光性部材４０は、例えばウェットエッチングによって除去される。
さらに、図１２に表したように、第２パターンＰ２の除去を行う。
図１２（ａ）は模式的斜視図、図１２（ｂ）は模式的断面図である。
図１１に表した感光性部材４０の除去から、図１２に表した第２パターンＰ２の除去は、一括して行ってもよい。すなわち、感光性部材４０の材料と、第２パターンＰ２の材料と、を同じにしておく。または、感光性部材４０と第２パターンＰ２とを同じエッチャントで除去できる材料構成にしておく。これにより、同じエッチャントによって一括して除去することができる。
ここで、第２パターンＰ２を構成する第１部材のエッチャントに対するエッチングレートは、第２部材３０の前記エッチャントに対するエッチングレートよりも高い。したがって、このエッチングでは、第２パターンＰ２のみが除去されることになる。
第２パターンＰ２を除去すると、第２パターンＰ２の凹部Ｐ２ｂに設けられていた第２部材３０が凸パターンＰ４ａとして残る。この凸パターンＰ４ａによって、第４パターンＰ４が構成される。第４パターンＰ４は、第１領域Ｒ１の上に形成されることになる。また、第４パターンＰ４は、主面１０ａと、第２部材３０と、のあいだに介在する第１部材である薄膜ＲＬＴを含む。第４パターンｎＰ４の隣接する凸パターンＰ４ａのあいだには、被処理膜１２が露出する。
また、第２領域Ｒ２の上には、第３パターンＰ３が残る。
第３パターンＰ３の被覆率は、図１０に表したマスクパターンＰ３０の被覆率と等価である。一方、第４パターンＰ４の被覆率は、第１パターンＰ１（図６参照）の被覆率と等価である。第３パターンＰ３の被覆率としては、第４パターンＰ４の被覆率と等しくすることが望ましい。
次に、図４のステップＳ２１１に表したように、被処理膜１２のエッチングを行う。
すなわち、第３パターンＰ３及び第４パターンＰ４をマスクにして、下層の被処理膜１２をエッチングする。
被処理膜１２は、例えばＲＩＥによって除去される。被処理膜１２をエッチングした後は、マスクとして利用した第３パターンＰ３及び第４パターンＰ４を除去する。
図１３は、第３パターンＰ３及び第４パターンＰ４を除去した後の状態を表している。
図１３（ａ）は模式的斜視図、図１３（ｂ）は模式的断面図である。
第３パターンＰ３及び第４パターンＰ４をマスクとして被処理膜１２をエッチングすると、第３パターンＰ３及び第４パターンＰ４の形状が反映された第３凹凸部Ｐ３’及び第４凹凸部Ｐ４’が形成される。これにより、所望のパターンが形成される（図４のステップＳ２１２）。
第４凹凸部Ｐ４’は、いわゆるインプリント法による精度によって、第１領域Ｒ１の上に形成される。第３凹凸部Ｐ３’は、光リソグラフィ法による精度によって、第２領域Ｒ２の上に形成される。第３凹凸部Ｐ３’の被覆率は、第３パターンＰ３の被覆率が反映される。また、第４凹凸部Ｐ４’の被覆率は、第４パターンＰ４の被覆率が反映される。
このように、いわゆるインプリント法によって第１領域Ｒ１に第４凹凸部Ｐ４’を形成し、第２領域Ｒ２にも第３凹凸部Ｐ３’を形成することができる。これにより、その後のエッチング工程やＣＭＰ等の工程で均一性を高めることができる。
また、本実施形態では、光リソグラフィの際に用いる露光用マスクとして、図９に表したようにマスクパターンＰ３０を形成する際に用いる露光用マスクだけで済む。これにより、いわゆるインプリント法に光リソグラフィを組み合わせても、光ショット数を必要最小限で済ませることができ、製造工程の簡素化及び製造時間の短縮化を達成することができる。
（第３の実施形態）
第３の実施形態は、電子デバイスの製造方法の一例である。
実施形態に係る電子デバイスの製造方法は、上記説明した第１及び第２の実施形態によるパターン形成方法を用いてパターンを形成する工程を含む。
すなわち、実施形態に係る電子デバイスの製造方法は、図４及び図５〜図１３に表したパターン形成方法によって、第３パターンＰ３及び第４パターンＰ４を形成し、これらを目的のパターンとしたり、これらを用いて別の目的のパターン（例えば、第３凹凸部Ｐ３’及び第４凹凸部Ｐ４’）を形成する工程を含む。電子デバイスは、トランジスタやダイオード等の能動素子、抵抗やコンデンサ等の受動素子など、各種の機能を有する素子である。
第３の実施形態によれば、いわゆるインプリント法を用いて電子デバイスを短時間に精度良く製造できる製造方法が提供される。
（第４の実施形態）
第４の実施形態は、電子デバイスの一例である。
図１３には、実施形態の一例である電子デバイス１１０が示されている。電子デバイス１１０は、トランジスタやダイオード等の能動素子、抵抗やコンデンサ等の受動素子など、各種の機能を有する素子である。電子デバイス１１０は、基板１０の被処理膜１２に形成された第３凹凸部Ｐ３’及び第４凹凸部Ｐ４’を有する。第３凹凸部Ｐ３’及び第４凹凸部Ｐ４’は、各種の機能を有する素子の一部として用いられる。
図１２には、実施形態の他の一例である電子デバイス１１１が示されている。電子デバイス１１１は、基板１０の主面１０ａに設けられた第３パターンＰ３及び第４パターンＰ４を有する。第３パターンＰ３及び第４パターンＰ４は、各種の機能を有する素子の一部として用いられる。
第４の実施形態によれば、いわゆるインプリント法を用いて短時間で製造でき、精度高い電子デバイス１１０及び１１０が提供される。
以上説明したように、実施形態に係るパターン形成方法によれば、いわゆるインプリント法によるパターンの形成を用いて信頼性の高い装置を提供することができる。
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１０ａ…主面、１１…ウェーハ、１２…被処理膜、２０…樹脂、３０…第２部材、１１０，１１１…電子デバイス、２１０…テンプレート、Ｐ１…第１パターン、Ｐ１ａ…凹部、Ｐ２…第２パターン、Ｐ２ａ…凸部、Ｐ２ｂ…凹部、Ｐ３…第３パターン、Ｐ４…第４パターン、Ｒ１…第１領域、Ｒ２…第２領域、ＲＬＴ…薄膜

Claims (10)

  1. 基板の主面上に第１部材を設け、前記第１部材に、第１パターンを有するテンプレートを接触させた状態で前記第１部材を硬化させて、前記主面上の第１領域に、前記第１パターンの形状が反転した凸部を有する第２パターンを形成する工程と、
    前記主面上の前記第２パターンの凸部に隣接する凹部、及び前記第１領域の周辺の第２領域に、第２部材を設ける工程と、
    前記主面上の前記第２領域に設けた前記第２部材に第３パターンを形成する工程と、
    前記第２パターンの前記凸部を除去することで、前記主面上に、前記第３パターンと、前記凹部に設けた前記第２部材により形成された第４パターンを残す工程と、
    を備えたことを特徴とするパターン形成方法。
  2. 前記第３パターン及び前記第４パターンをマスクとして前記基板をエッチングする工程をさらに備えたことを特徴とする請求項１記載のパターン形成方法。
  3. 前記第２パターンの凹凸形状は、前記第４パターンの凹凸形状と反転していることを特徴とする請求項１または２に記載のパターン形成方法。
  4. 前記第４パターンは、前記第１パターンが全て転写されることを特徴とする請求項１〜３のいずれか１つに記載のパターン形成方法。
  5. 前記第３パターンは、前記第１パターンの一部に相当する凹凸パターンであることを特徴とする請求項１〜４のいずれか１つに記載のパターン形成方法。
  6. 前記第２パターンは、エッチャントによるエッチングによって除去されることを特徴とする請求項１〜５のいずれか１つに記載のパターン形成方法。
  7. 前記第３パターンの被覆率は、前記第４パターンの被覆率と等しいことを特徴とする請求項１〜６のいずれか１つに記載のパターン形成方法。
  8. 前記第４パターンは、前記主面と前記第２部材とのあいだに介在する前記第１部材を含むことを特徴とする請求項１〜７のいずれか１つに記載のパターン形成方法。
  9. 請求項１〜８のいずれか１つに記載のパターン形成方法を用いてパターンを形成する工程を備えたことを特徴とする電子デバイスの製造方法。
  10. 請求項１〜８のいずれか１つに記載のパターン形成方法を用いて形成されたパターンを備えたことを特徴とする電子デバイス。
JP2011133290A 2011-06-15 2011-06-15 パターン形成方法、電子デバイスの製造方法及び電子デバイス Abandoned JP2013004669A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011133290A JP2013004669A (ja) 2011-06-15 2011-06-15 パターン形成方法、電子デバイスの製造方法及び電子デバイス
US13/424,112 US20120318561A1 (en) 2011-06-15 2012-03-19 Pattern formation method, method for manufacturing electronic device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011133290A JP2013004669A (ja) 2011-06-15 2011-06-15 パターン形成方法、電子デバイスの製造方法及び電子デバイス

Publications (1)

Publication Number Publication Date
JP2013004669A true JP2013004669A (ja) 2013-01-07

Family

ID=47352777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011133290A Abandoned JP2013004669A (ja) 2011-06-15 2011-06-15 パターン形成方法、電子デバイスの製造方法及び電子デバイス

Country Status (2)

Country Link
US (1) US20120318561A1 (ja)
JP (1) JP2013004669A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222836A (ja) * 2013-09-19 2015-12-10 大日本印刷株式会社 インプリント方法およびインプリントモールドの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8771529B1 (en) * 2010-09-30 2014-07-08 Seagate Technology Llc Method for imprint lithography
TWI665078B (zh) * 2013-07-22 2019-07-11 皇家飛利浦有限公司 製造圖案化印模以圖案化輪廓表面之方法、供在壓印微影製程中使用之圖案化印模、壓印微影方法、包括圖案化輪廓表面之物件及圖案化印模用於壓印微影之用法
JP6689177B2 (ja) * 2016-11-25 2020-04-28 キオクシア株式会社 パターン形成方法、半導体装置の製造方法、およびインプリント装置
JP6957281B2 (ja) * 2017-09-12 2021-11-02 キオクシア株式会社 テンプレートの作製方法、および半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654119A (en) * 1985-11-18 1987-03-31 International Business Machines Corporation Method for making submicron mask openings using sidewall and lift-off techniques
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6335257B1 (en) * 2000-09-29 2002-01-01 Vanguard International Semiconductor Corporation Method of making pillar-type structure on semiconductor substrate
DE10142590A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
JP2004164692A (ja) * 2002-11-08 2004-06-10 Toshiba Corp 磁気記録媒体及びその製造方法
US7438823B2 (en) * 2003-12-11 2008-10-21 Industrial Technology Research Institute Imprint method for manufacturing micro capacitive ultrasonic transducer
US7202148B2 (en) * 2004-05-10 2007-04-10 Taiwan Semiconductor Manufacturing Company Method utilizing compensation features in semiconductor processing
KR100787352B1 (ko) * 2005-02-23 2007-12-18 주식회사 하이닉스반도체 하드마스크용 조성물 및 이를 이용한 반도체 소자의 패턴형성 방법
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
US7771917B2 (en) * 2005-06-17 2010-08-10 Micron Technology, Inc. Methods of making templates for use in imprint lithography
US7291560B2 (en) * 2005-08-01 2007-11-06 Infineon Technologies Ag Method of production pitch fractionizations in semiconductor technology
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
KR100974603B1 (ko) * 2007-12-21 2010-08-06 연세대학교 산학협력단 자성 패턴 형성 방법 및 자성 패턴 형성을 통한 패턴드 미디어 제조방법
JP4542167B2 (ja) * 2008-03-31 2010-09-08 株式会社日立ハイテクノロジーズ 微細構造転写装置
KR101709172B1 (ko) * 2010-11-25 2017-02-22 삼성전자 주식회사 반도체 소자의 제조방법
KR20120079734A (ko) * 2011-01-05 2012-07-13 삼성전자주식회사 나노임프린트용 스탬프 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015222836A (ja) * 2013-09-19 2015-12-10 大日本印刷株式会社 インプリント方法およびインプリントモールドの製造方法
KR20170041661A (ko) * 2013-09-19 2017-04-17 다이니폰 인사츠 가부시키가이샤 임프린트 방법 및 임프린트 몰드의 제조 방법
KR102234133B1 (ko) 2013-09-19 2021-04-01 다이니폰 인사츠 가부시키가이샤 임프린트 방법 및 임프린트 몰드의 제조 방법

Also Published As

Publication number Publication date
US20120318561A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5184508B2 (ja) インプリント・リソグラフィ・システム
JP5395757B2 (ja) パターン形成方法
JP5558327B2 (ja) パターン形成方法、半導体装置の製造方法およびテンプレートの製造方法
KR101505242B1 (ko) 임프린트 방법, 임프린트 장치 및 물품의 제조 방법
US8992789B2 (en) Method for manufacturing mold
JP2012054322A (ja) インプリントレシピ作成装置及び方法並びにインプリント装置及び方法
JP2013004669A (ja) パターン形成方法、電子デバイスの製造方法及び電子デバイス
KR102240078B1 (ko) 임프린트 장치 및 임프린트 시스템 내의 왜곡을 보정하기 위한 임프린트 방법
JP6415479B2 (ja) 露光装置、露光方法、及び半導体パッケージの製造方法
TW201833673A (zh) 曝光裝置、曝光方法及製造物品之方法
JP4040423B2 (ja) 基板保持装置
JP2017010962A (ja) デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
JP2016225370A (ja) テンプレートおよびパターン形成方法
JP2005303214A (ja) 半導体ウェーハの研削方法
JP6689177B2 (ja) パターン形成方法、半導体装置の製造方法、およびインプリント装置
JP2016004840A (ja) テンプレートとその製造方法およびインプリント方法
JP6115300B2 (ja) インプリント用モールド、インプリント方法、パターン形成体
US20150253660A1 (en) Pattern forming method and pattern forming system
US10474028B2 (en) Template, method for fabricating template, and method for manufacturing semiconductor device
JP2013182962A (ja) テンプレートの製造方法
KR101118409B1 (ko) 식별 마크를 갖는 템플릿 및 그 제조 방법
US10444646B2 (en) Lithography apparatus and method of manufacturing article
KR20200059061A (ko) 극자외선 리소그래피용 펠리클 및 그 제조방법
JP2016058477A (ja) テンプレート、テンプレートの製造方法およびインプリント方法
JP6500230B2 (ja) マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130826

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140204