JP6689177B2 - パターン形成方法、半導体装置の製造方法、およびインプリント装置 - Google Patents
パターン形成方法、半導体装置の製造方法、およびインプリント装置 Download PDFInfo
- Publication number
- JP6689177B2 JP6689177B2 JP2016229520A JP2016229520A JP6689177B2 JP 6689177 B2 JP6689177 B2 JP 6689177B2 JP 2016229520 A JP2016229520 A JP 2016229520A JP 2016229520 A JP2016229520 A JP 2016229520A JP 6689177 B2 JP6689177 B2 JP 6689177B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- template
- light
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 183
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 230000008569 process Effects 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 21
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 50
- 239000010408 film Substances 0.000 description 35
- 238000011049 filling Methods 0.000 description 24
- 239000007788 liquid Substances 0.000 description 22
- 238000001723 curing Methods 0.000 description 12
- 230000007261 regionalization Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001127 nanoimprint lithography Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、実施形態に係るパターン形成方法で形成されるレジストパターンの一例を説明するための図である。例えば、積層構造のメモリセルパターンを有する半導体装置1(三次元メモリなど)では、一般的に基板面に垂直な方向にストリングが形成される。このため、メモリセル形成領域の周辺に配線が引き出される。そして、配線となるコンタクト電極は、階段状の各層に形成される。
図3は、バスタブ式のパターン形成工程の処理手順を説明するための図である。図3および後述する図4〜図8では、パターン形成工程におけるウエハWAやテンプレートT3などの断面図を示している。ここでのテンプレートT3は、レジストパターン21Xaを形成するためのテンプレートである。
図3の(b1)
バスタブ式のパターン形成工程では、インプリント装置は、ウエハWA上でレジストパターン21Xaが形成される領域上にレジスト21Aaを滴下する。この後、インプリント装置は、テンプレートT3をレジスト21Aa側に移動させ、テンプレートT3をレジスト21Aaに接触させる。これにより、テンプレートT3に形成されたテンプレートパターンがレジスト21Aaに接触し、レジスト21Aaがテンプレートパターンの形状に応じた領域に流れ込む。ここでのレジスト21Aaは、レジスト21Aaが壁パターンであるバスタブ形状(矩形環状)となる位置に流れ込む。この後、インプリント装置は、ウエハWA上からUV光を照射する。このように、インプリント装置は、レジスト滴下と、テンプレートT3への接触と、UV光照射とを実行する。これにより、レジスト21Aaが硬化する。
これにより、レジスト21Aaが硬化し、矩形環状のバスタブパターンであるレジストパターン21Xaとなる。インプリント装置は、レジスト21Aaが硬化することによって形成されたレジストパターン21XaからテンプレートT3を離型する。これにより、階段状のレジストパターン21XaがウエハWA上に形成される。なお、インプリント装置は、レジストパターン21Xaとともに、レジストパターン21Xbなどの微細パターンを形成しておいてもよい。
図3の(e1)
インプリント装置は、レジストパターン21Xaを形成した後、レジストパターン21Xaで囲まれた環状領域にレジスト22Aを滴下する。そして、インプリント装置は、ウエハWA上からUV光を照射する。このように、インプリント装置は、レジスト滴下と、UV光照射とを実行する。これにより、レジスト22Aが硬化して、レジストパターン22Xとなる。
バスタブ式のパターン形成工程の第1の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト21Aaの滴下(1回目)と、テンプレートT3のレジスト21Aaへの接触と、第1の光源(光源61)を用いたUV光照射(1回目)とを実行する。
この後、インプリント装置は、レジスト21Aaが硬化したレジストパターン21XaからテンプレートT3を離型する。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からVUV(Vacuum Ultra-Violet)光を照射する。このとき、インプリント装置は、光源61にフィルタリングを行うことによってVUV光を生成し、生成したVUV光をウエハWAに照射する。
図4の(d2)
インプリント装置は、レジストパターン21XaへVUV光を照射した後、レジストパターン21Xaで囲まれた領域にレジスト22Aを滴下(2回目)する。この後、インプリント装置は、光源61を用いてウエハWA上からUV光を照射(2回目)する。これにより、レジスト22Aが硬化して、レジストパターン22Xとなる。
バスタブ式のパターン形成工程の第2の処理手順例では、インプリント装置は、レジスト21Aaの滴下(1回目)と、テンプレートT3のレジスト21Aaへの接触と、第1の光源である光源61を用いたUV光照射(1回目)とを実行する。
この後、インプリント装置は、レジスト21Aaが硬化したレジストパターン21XaからテンプレートT3を離型する。
図5の(d3)
そして、インプリント装置は、レジストパターン21Xaで囲まれた領域にレジスト22Aを滴下(2回目)する。この後、インプリント装置は、光源61を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61にフィルタリングを行うことによってVUV光を生成し、生成したVUV光をウエハWAに照射する。インプリント装置は、VUV光を照射した後、光源61を用いてウエハWA上からUV光を照射(2回目)する。これにより、レジスト22Aが硬化して、レジストパターン22Xとなる。
バスタブ式のパターン形成工程の第3の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト21Aaの滴下(1回目)と、テンプレートT3のレジスト21Aaへの接触と、第1の光源である光源61を用いたUV光照射(1回目)とを実行する。
この後、インプリント装置は、レジスト21Aaが硬化したレジストパターン21XaからテンプレートT3を離型する。そして、インプリント装置は、第2の光源である光源62を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61とは異なる別構成の光源62からVUV光を出力させてウエハWAに照射する。
図6の(d4)
インプリント装置は、レジストパターン21Xaで囲まれた領域にレジスト22Aを滴下(2回目)し、光源61を用いてウエハWA上からUV光を照射(2回目)する。これにより、レジスト22Aが硬化して、レジストパターン22Xとなる。
バスタブ式のパターン形成工程の第4の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト21Aaの滴下(1回目)と、テンプレートT3のレジスト21Aaへの接触と、第1の光源である光源61を用いたUV光照射(1回目)とを実行する。
この後、インプリント装置は、レジスト21Aaが硬化したレジストパターン21XaからテンプレートT3を離型する。
図7の(d5)
そして、インプリント装置は、レジストパターン21Xaで囲まれた領域にレジスト22Aを滴下(2回目)する。この後、インプリント装置は、第2の光源である光源62を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61とは異なる別構成の光源62からVUV光を出力させてウエハWAに照射する。インプリント装置は、VUV光を照射した後、第1の光源である光源61を用いてウエハWA上からUV光を照射(2回目)する。これにより、レジスト22Aが硬化して、レジストパターン22Xとなる。
本実施形態では、インプリント装置が、レジストパターン21Xaを形成した後、レジストパターン21XaにVUV光を照射している。これにより、レジストパターン21Xaの表面特性が変化する。
一方、VUV光の照射などによってレジストパターン21Yの表面特性が変化していない場合、レジストパターン21Yとレジストパターン22Yとの間の密着性が悪くなる。この結果、レジストパターン21Yとレジストパターン22Yとの間に接触不良が発生し、レジストパターン21Yとレジストパターン22Yとの間にエアギャップが発生する。
図9は、土台式のパターン形成工程の処理手順を説明するための図である。図9および後述する図10〜図13では、パターン形成工程におけるウエハWAやテンプレートT4などの断面図を示している。ここでのテンプレートT4は、レジストパターン21Xa,21Xb,23Xを形成するためのテンプレートである。
土台式のパターン形成工程では、インプリント装置は、ウエハWA上でレジストパターン22Xが形成される領域上にレジスト22Aを滴下する。
この後、インプリント装置は、ウエハWA上からUV光を照射する。これにより、レジスト22Aが硬化し、レジストパターン22Xとなる。レジストパターン22Xは、台状のパターンであり、微細パターンなどの土台となるパターンである。
インプリント装置は、レジストパターン22Xを形成した後、ウエハWA上でレジストパターン21Xa,23Xが形成される領域上にレジスト21Aa,23Aを滴下する。そして、インプリント装置は、テンプレートT4をレジスト21Aa,23A側に移動させ、テンプレートT4をレジスト21Aa,23Aに接触させる。これにより、テンプレートT4に形成されたテンプレートパターンがレジスト21Aa,23Aに接触し、レジスト21Aa,23Aがテンプレートパターンに充填される。そして、インプリント装置は、ウエハWA上からUV光を照射する。これにより、レジスト21Aa,23Aが硬化する。
これにより、レジスト21Aaが硬化してレジストパターン21Xaとなり、レジスト23Aが硬化してレジストパターン23Xとなる。なお、インプリント装置は、レジストパターン21Xa,23Xとともに、レジストパターン21Xbなどの微細パターンを形成しておいてもよい。レジストパターン21Xa,23Xが形成された後、インプリント装置は、レジストパターン21Xa,23XからテンプレートT4を離型する。これにより、階段状のレジストパターン21XaがウエハWA上に形成されるとともに、微細パターンであるレジストパターン23Xが土台パターンであるレジストパターン22X上に形成される。なお、UV光照射は、例えば、酸素なしの環境で実行され、VUV光照射は、例えば、酸素ありの環境で実行される。
土台式のパターン形成工程の第1の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト22Aの滴下(1回目)を実行する。
そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(1回目)する。これにより、レジスト22Aが硬化し、レジストパターン22Xとなる。さらに、インプリント装置は、第1の光源である光源61を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61にフィルタリングを行うことによってVUV光を生成し、生成したVUV光をウエハWAに照射する。
この後、インプリント装置は、ウエハWA上でレジストパターン21Xa,23Xが形成される領域上にレジスト21Aa,23Aを滴下(2回目)する。そして、インプリント装置は、テンプレートT4をレジスト21Aa,23A側に移動させ、テンプレートT4をレジスト21Aa,23Aに接触させる。これにより、テンプレートT4に形成されたテンプレートパターンがレジスト21Aa,23Aに接触し、レジスト21Aa,23Aがテンプレートパターンに充填される。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(2回目)する。
これにより、レジスト21Aa,23Aが硬化してレジストパターン21Xa,23Xとなる。この後、インプリント装置は、レジストパターン21Xa,23XからテンプレートT4を離型する。これにより、レジストパターン21Xa,22X,23XがウエハWA上に形成される。
土台式のパターン形成工程の第2の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト22Aの滴下(1回目)を実行する。
そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(1回目)する。これにより、レジスト22Aが硬化し、レジストパターン22Xとなる。
この後、インプリント装置は、ウエハWA上でレジストパターン21Xa,23Xが形成される領域上にレジスト21Aa,23Aを滴下(2回目)する。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61にフィルタリングを行うことによってVUV光を生成し、生成したVUV光をウエハWAに照射する。この後、インプリント装置は、テンプレートT4をレジスト21Aa,23A側に移動させ、テンプレートT4をレジスト21Aa,23Aに接触させる。これにより、テンプレートT4に形成されたテンプレートパターンがレジスト21Aa,23Aに接触し、レジスト21Aa,23Aがテンプレートパターンに充填される。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(2回目)する。これにより、レジスト21Aa,23Aが硬化する。
これにより、レジスト21Aa,23Aが硬化してレジストパターン21Xa,23Xとなる。この後、インプリント装置は、レジストパターン21Xa,23XからテンプレートT4を離型する。これにより、レジストパターン21Xa,22X,23XがウエハWA上に形成される。
土台式のパターン形成工程の第3の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト22Aの滴下(1回目)を実行する。
そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(1回目)する。これにより、レジスト22Aが硬化し、レジストパターン22Xとなる。
さらに、インプリント装置は、第2の光源である光源62を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61とは異なる別構成の光源62からVUV光を出力させてウエハWAに照射する。
この後、インプリント装置は、ウエハWA上でレジストパターン21Xa,23Xが形成される領域上にレジスト21Aa,23Aを滴下(2回目)する。そして、インプリント装置は、テンプレートT4をレジスト21Aa,23A側に移動させ、テンプレートT4をレジスト21Aa,23Aに接触させる。これにより、テンプレートT4に形成されたテンプレートパターンがレジスト21Aa,23Aに接触し、レジスト21Aa,23Aがテンプレートパターンに充填される。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(2回目)する。
これにより、レジスト21Aa,23Aが硬化してレジストパターン21Xa,23Xとなる。この後、インプリント装置は、レジストパターン21Xa,23XからテンプレートT4を離型する。これにより、レジストパターン21Xa,22X,23XがウエハWA上に形成される。
土台式のパターン形成工程の第4の処理手順例では、インプリント装置は、ウエハWAに対し、レジスト22Aの滴下(1回目)を実行する。
そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(1回目)する。これにより、レジスト22Aが硬化し、レジストパターン22Xとなる。
この後、インプリント装置は、ウエハWA上でレジストパターン21Xa,23Xが形成される領域上にレジスト21Aa,23Aを滴下(2回目)する。そして、インプリント装置は、第2の光源である光源62を用いてウエハWA上からVUV光を照射する。このとき、インプリント装置は、光源61とは異なる別構成の光源62からVUV光を出力させてウエハWAに照射する。
この後、インプリント装置は、テンプレートT4をレジスト21Aa,23A側に移動させ、テンプレートT4をレジスト21Aa,23Aに接触させる。これにより、テンプレートT4に形成されたテンプレートパターンがレジスト21Aa,23Aに接触し、レジスト21Aa,23Aがテンプレートパターンに充填される。そして、インプリント装置は、第1の光源である光源61を用いてウエハWA上からUV光を照射(2回目)する。
これにより、レジスト21Aa,23Aが硬化してレジストパターン21Xa,23Xとなる。この後、インプリント装置は、レジストパターン21Xa,23XからテンプレートT4を離型する。これにより、レジストパターン21Xa,22X,23XがウエハWA上に形成される。
テンプレートT6を用いたパターン形成工程では、インプリント装置が、ウエハWA上で階段状のテンプレートパターンが形成される領域にレジスト26Aを滴下する。この後、インプリント装置は、テンプレートT6をレジスト26A側に移動させ、テンプレートT6をレジスト21Aに接触させる。これにより、レジスト26Aがテンプレートパターンの形状に応じた領域に流れ込む。ここでのレジスト26Aは、階段状のテンプレートパターンおよびストッパーパターン71の内部に流れ込む。この場合において、テンプレートT6には、ストッパーパターン72が形成されているので、階段状のテンプレートパターンが形成される領域内のレジスト26Aが、土台状のテンプレートパターンが形成される領域内に流れ込むことを抑制できる。
この後、インプリント装置は、ウエハWA上からUV光を照射し、レジスト26Aを硬化させる。そして、インプリント装置は、レジスト26Aが硬化したレジストパターン26XからテンプレートT6を離型する。これにより、階段状のテンプレートパターンおよびストッパーパターン71に対応するレジストパターン26XがウエハWA上に形成される。
インプリント装置は、ウエハWAに対して、高充填量部であるレジストパターン27Xを形成する。レジストパターン27Xは、上面側が底面側よりも狭い台状のパターンである。レジストパターン27Xは、レジストパターン22Xと、レジストパターン21Xaの土台となるパターンとを含んでいる。レジストパターン27Xは、その中央部がレジストパターン23Xの土台(レジストパターン22X)となり、周辺部がレジストパターン21Xaの土台となる。
また、低充填量部を形成するためのテンプレートT5が準備される。このテンプレートT5は、微細パターンや階段状パターンなどの低充填量部を形成するためのテンプレートである。
これにより、レジスト28Aがテンプレートパターンの形状に応じた領域に流れ込む。この後、インプリント装置は、ウエハWA上からUV光を照射し、レジスト28Aを硬化させることによって、レジストパターン28Xを形成する。そして、インプリント装置は、硬化させたレジストパターン28XからテンプレートT5を離型する。これにより、微細パターンや階段状パターンがレジストパターン28X上に形成される。
インプリント装置101が、液滴下装置8Xの代わりに液滴下装置8A,8Bを備えている場合、液滴下装置8Aが、レジストタンク15Aに接続され、液滴下装置8Bが、レジストタンク15Bに接続される。
(1A)ウエハWAが、インクジェットユニット(液滴下装置8Aの下側)に移動させられ、ウエハWAにレジスト51Aが滴下される。
(2A)ウエハWAが、インプリントユニットに移動させられ、テンプレートTxがレジスト51Aに押当てられ、テンプレートTxにレジスト51Aが充填される。
(3A)レジスト51Aが硬化させられる。
(4A)テンプレートTxが、レジスト51A(レジストパターン)から離型される。
(5A)ウエハWAが、インクジェットユニット(液滴下装置8Bの下側)に移動させられ、ウエハWAにレジスト51Bが滴下される。
(6A)レジスト51Bが硬化させられる。
(1B)ウエハWAが、インクジェットユニット(液滴下装置8Bの下側)に移動させられ、ウエハWAにレジスト51Bが滴下される。
(2B)レジスト51Bが硬化させられる。
(3B)ウエハWAが、インクジェットユニット(液滴下装置8Aの下側)に移動させられ、ウエハWAにレジスト51Aが滴下される。
(4B)ウエハWAが、インプリントユニットに移動し、テンプレートTxがレジスト51Aに押当てられ、テンプレートTxにレジスト51Aが充填される。
(5B)レジスト51Aが硬化させられる。
(6B)テンプレートTxが、レジスト51A(レジストパターン)から離型される。
インプリント装置101が、液滴下装置8Xの代わりに液滴下装置8Cを備えている場合、液滴下装置8Cが、レジストタンク15A,15Bに接続される。また、インプリント装置101は、液滴下装置8Cに接続された切替装置8Dを備えている。切替装置8Dは、送出するレジスト51Cの種類を切替える装置である。コントローラ11Xは、切替装置8Dを制御することによって、液滴下装置8Cに送り込むレジスト51Cの種類をレジスト51A,51Bの何れかに切替える。
Claims (10)
- インプリントリソグラフィを用いて第1の膜厚を有した第1のパターンを形成する第1の形成ステップと、
レジストの滴下処理および硬化処理によって第2の膜厚を有した第2のパターンを形成する第2の形成ステップと、
を含み、
前記第1のパターンは、階段状のパターンを含むとともに、上面側から見て環状に配置され、
前記第2のパターンは、前記第1のパターンで囲まれた領域内に形成される、
ことを特徴とするパターン形成方法。 - 前記第1および第2のパターンは、一体形状のパターンとして形成される、
ことを特徴とする請求項1に記載のパターン形成方法。 - 前記第1または第2のパターンにVUV光を照射する照射ステップをさらに含む、
ことを特徴とする請求項1又は2に記載のパターン形成方法。 - 前記第1のパターンで囲まれた領域内に、第3のパターンを形成する第3の形成ステップをさらに含み、
前記第3のパターンは、前記第2のパターンが形成された後に形成される、
ことを特徴とする請求項1に記載のパターン形成方法。 - 前記第1のパターンを形成する際には、前記第1のパターンで囲まれた領域内でテンプレートと前記レジストとの間に空洞が発生するよう、レジスト滴下位置および滴下量が調整される、
ことを特徴とする請求項1に記載のパターン形成方法。 - 第1のレジストを基板上に滴下する第1の滴下ステップと、
前記第1のレジストにテンプレートパターンが形成されたテンプレートを押し当てる押印ステップと、
前記第1のレジストを硬化させ、硬化させた前記第1のレジストから前記テンプレートを離型して前記第1のレジストを用いた第1のパターンを形成する第1の形成ステップと、
第2のレジストを前記基板上に滴下する第2の滴下ステップと、
前記第2のレジストを硬化させて、前記第2のレジストを用いた第2のパターンを形成する第2の形成ステップと、
を含み、
前記第1のパターンは、階段状のパターンを含むとともに、上面側から見て環状に配置され、
前記第2のパターンは、前記第1のパターンで囲まれた領域内に形成される、
ことを特徴とするパターン形成方法。 - 第1の膜と第2の膜が交互に積層された積層体を基板上に形成する積層体形成ステップと、
インプリントリソグラフィを用いて第1の膜厚を有した第1のパターンを形成する第1の形成ステップと、
レジストの滴下処理および硬化処理によって第2の膜厚を有した第2のパターンを形成する第2の形成ステップと、
を含み、
前記第1のパターンは、階段状のパターンを含むとともに、上面側から見て環状に配置され、
前記第2のパターンは、前記第1のパターンで囲まれた領域内に形成される、
ことを特徴とする、半導体装置の製造方法。 - 基板上にレジストを滴下する液滴下装置と、
前記レジストにテンプレートを押し当てる押当機構と、
前記押当機構の上方に設けられ、前記基板にUV光およびVUV光を照射可能な光源装置と、
前記光源装置に接続され、前記光源装置からの前記基板への照射光を前記UV光と前記VUV光との間で切り替え可能なコントローラと、
を備える、
ことを特徴とするインプリント装置。 - 前記光源装置は、前記UV光を照射する第1の光源と、前記VUV光を照射する第2の光源とを備える、請求項8に記載のインプリント装置。
- 前記光源装置は、前記UV光を照射する第1の光源と、前記UV光を前記VUV光へ変換するフィルタとを備える、請求項8に記載のインプリント装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016229520A JP6689177B2 (ja) | 2016-11-25 | 2016-11-25 | パターン形成方法、半導体装置の製造方法、およびインプリント装置 |
US15/694,951 US20180151418A1 (en) | 2016-11-25 | 2017-09-04 | Pattern forming method and imprint apparatus |
US16/570,202 US10796948B2 (en) | 2016-11-25 | 2019-09-13 | Pattern forming method and imprint apparatus |
US17/012,413 US20200402843A1 (en) | 2016-11-25 | 2020-09-04 | Pattern forming method and imprint apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016229520A JP6689177B2 (ja) | 2016-11-25 | 2016-11-25 | パターン形成方法、半導体装置の製造方法、およびインプリント装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085491A JP2018085491A (ja) | 2018-05-31 |
JP6689177B2 true JP6689177B2 (ja) | 2020-04-28 |
Family
ID=62190446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016229520A Active JP6689177B2 (ja) | 2016-11-25 | 2016-11-25 | パターン形成方法、半導体装置の製造方法、およびインプリント装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US20180151418A1 (ja) |
JP (1) | JP6689177B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6689177B2 (ja) * | 2016-11-25 | 2020-04-28 | キオクシア株式会社 | パターン形成方法、半導体装置の製造方法、およびインプリント装置 |
JP7100436B2 (ja) * | 2017-09-19 | 2022-07-13 | キヤノン株式会社 | インプリント装置および物品製造方法 |
JP7034696B2 (ja) | 2017-12-14 | 2022-03-14 | キヤノン株式会社 | 硬化物パターンの製造方法、加工基板の製造方法、回路基板の製造方法、電子部品の製造方法、およびインプリントモールドの製造方法 |
JP7414680B2 (ja) | 2020-09-17 | 2024-01-16 | キオクシア株式会社 | インプリント方法、インプリント装置、及び膜形成装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936194B2 (en) * | 2002-09-05 | 2005-08-30 | Molecular Imprints, Inc. | Functional patterning material for imprint lithography processes |
JP2006310678A (ja) * | 2005-05-02 | 2006-11-09 | Ricoh Opt Ind Co Ltd | 微細表面構造形成用基板、微細表面構造物品の製造方法及びその製造方法で製造された微細表面構造物品 |
JP2009182075A (ja) * | 2008-01-30 | 2009-08-13 | Canon Inc | インプリントによる構造体の製造方法 |
JP5161707B2 (ja) | 2008-08-28 | 2013-03-13 | 株式会社日立産機システム | 微細構造転写モールド及び微細構造転写装置 |
JP5100609B2 (ja) | 2008-10-27 | 2012-12-19 | 株式会社東芝 | 半導体装置の製造方法 |
KR101541814B1 (ko) * | 2008-12-09 | 2015-08-05 | 삼성전자 주식회사 | 나노 임프린트 리소그래피 방법 |
JP2010171338A (ja) * | 2009-01-26 | 2010-08-05 | Toshiba Corp | パターン生成方法及びパターン形成方法 |
JP5537400B2 (ja) * | 2010-12-22 | 2014-07-02 | 株式会社東芝 | パターン形成方法及び装置 |
JP2013004669A (ja) * | 2011-06-15 | 2013-01-07 | Toshiba Corp | パターン形成方法、電子デバイスの製造方法及び電子デバイス |
JP2013115198A (ja) * | 2011-11-28 | 2013-06-10 | Toshiba Corp | パターン形成方法 |
JP5615311B2 (ja) * | 2012-03-16 | 2014-10-29 | 株式会社東芝 | テンプレートの製造方法 |
JP2014099525A (ja) | 2012-11-15 | 2014-05-29 | Fujifilm Corp | ナノインプリント方法およびそれを用いたパターン化基板の製造方法 |
KR102160570B1 (ko) * | 2013-10-02 | 2020-09-28 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
JP6338938B2 (ja) * | 2014-06-13 | 2018-06-06 | 東芝メモリ株式会社 | テンプレートとその製造方法およびインプリント方法 |
TWI663472B (zh) * | 2014-07-25 | 2019-06-21 | 日商綜研化學股份有限公司 | Manufacturing method of fine structure |
KR102332038B1 (ko) * | 2015-04-10 | 2021-11-30 | 삼성디스플레이 주식회사 | 임프린트 리소그래피 방법, 이를 이용한 임프린트 리소그래피용 마스터 템플릿의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피용 마스터 템플릿 |
US9989845B2 (en) * | 2015-04-16 | 2018-06-05 | Samsung Display Co., Ltd. | Imprint lithography method, method for manufacturing master template using the method and master template manufactured by the method |
JP6441162B2 (ja) * | 2015-04-28 | 2018-12-19 | 東芝メモリ株式会社 | テンプレート基板、テンプレート基板作製方法、パターン形成方法 |
JP6689177B2 (ja) * | 2016-11-25 | 2020-04-28 | キオクシア株式会社 | パターン形成方法、半導体装置の製造方法、およびインプリント装置 |
JP6685886B2 (ja) * | 2016-12-08 | 2020-04-22 | キオクシア株式会社 | テンプレート及び半導体装置の製造方法 |
-
2016
- 2016-11-25 JP JP2016229520A patent/JP6689177B2/ja active Active
-
2017
- 2017-09-04 US US15/694,951 patent/US20180151418A1/en not_active Abandoned
-
2019
- 2019-09-13 US US16/570,202 patent/US10796948B2/en active Active
-
2020
- 2020-09-04 US US17/012,413 patent/US20200402843A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US10796948B2 (en) | 2020-10-06 |
US20180151418A1 (en) | 2018-05-31 |
JP2018085491A (ja) | 2018-05-31 |
US20200402843A1 (en) | 2020-12-24 |
US20200006124A1 (en) | 2020-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100609B2 (ja) | 半導体装置の製造方法 | |
JP6689177B2 (ja) | パターン形成方法、半導体装置の製造方法、およびインプリント装置 | |
US10101663B2 (en) | Imprint apparatus and method of manufacturing article | |
JP4262271B2 (ja) | インプリント方法、インプリント装置および構造体の製造方法 | |
JP5535164B2 (ja) | インプリント方法およびインプリント装置 | |
US8476170B2 (en) | Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template | |
KR101457528B1 (ko) | 임프린트 기판의 제조방법 및 임프린팅 방법 | |
JP5426489B2 (ja) | テンプレートの製造方法 | |
JP2013069918A (ja) | インプリント方法およびインプリント装置 | |
US20210225638A1 (en) | Imprint apparatus, imprint method, and method of manufacturing semiconductor device | |
JP5942551B2 (ja) | ナノインプリント用マスターテンプレート及びレプリカテンプレートの製造方法 | |
JP6679328B2 (ja) | インプリント装置、制御方法及び物品の製造方法 | |
JP6281592B2 (ja) | レプリカテンプレートの製造方法 | |
JP2011023660A (ja) | パターン転写方法 | |
JP6115300B2 (ja) | インプリント用モールド、インプリント方法、パターン形成体 | |
JP2013033878A (ja) | 半導体インプリント用テンプレート | |
JP4371777B2 (ja) | 樹脂硬化方法及び樹脂成型品の製造方法 | |
JP2013004669A (ja) | パターン形成方法、電子デバイスの製造方法及び電子デバイス | |
KR101118409B1 (ko) | 식별 마크를 갖는 템플릿 및 그 제조 방법 | |
US10474028B2 (en) | Template, method for fabricating template, and method for manufacturing semiconductor device | |
JP6279430B2 (ja) | テンプレート、テンプレート形成方法および半導体装置の製造方法 | |
JP2013161866A (ja) | インプリント方法およびテンプレート | |
JP2017162923A (ja) | パターン形成方法およびインプリント装置 | |
TWI398904B (zh) | 薄膜圖案層製造方法及紫外光源裝置 | |
JP2012169537A (ja) | インプリント装置、インプリント方法およびプロセス条件選択方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6689177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |