JP2016058477A - テンプレート、テンプレートの製造方法およびインプリント方法 - Google Patents
テンプレート、テンプレートの製造方法およびインプリント方法 Download PDFInfo
- Publication number
- JP2016058477A JP2016058477A JP2014182197A JP2014182197A JP2016058477A JP 2016058477 A JP2016058477 A JP 2016058477A JP 2014182197 A JP2014182197 A JP 2014182197A JP 2014182197 A JP2014182197 A JP 2014182197A JP 2016058477 A JP2016058477 A JP 2016058477A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- substrate
- template
- layer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
- G03F9/7042—Alignment for lithographic apparatus using patterning methods other than those involving the exposure to radiation, e.g. by stamping or imprinting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
【課題】レジスト充填前後におけるアライメント光の変動を低減させる。
【解決手段】テンプレートTPのデバイス領域RAおよびマーク領域RBは、基板1の同一面に設けられ、デバイス領域RAには凹部1Aが設けられ、マーク領域RBには凹部1Bが設けられ、基板1には、凹部1Bの底面に対向するようにしてアライメントマーク2を埋め込む。
【選択図】図1
【解決手段】テンプレートTPのデバイス領域RAおよびマーク領域RBは、基板1の同一面に設けられ、デバイス領域RAには凹部1Aが設けられ、マーク領域RBには凹部1Bが設けられ、基板1には、凹部1Bの底面に対向するようにしてアライメントマーク2を埋め込む。
【選択図】図1
Description
本発明の実施形態は、テンプレート、テンプレートの製造方法およびインプリント方法に関する。
ナノインプリントにおけるテンプレートの位置合わせでは、レジスト充填時にテンプレートの位置を確認できるようにするため、テンプレートに光吸収層が埋め込まれていた。
本発明の一つの実施形態は、レジスト充填前後におけるアライメント光の変動を低減させることが可能なテンプレート、テンプレートの製造方法およびインプリント方法を提供することを目的とする。
本発明の一つの実施形態によれば、基板の同一面にはデバイス領域およびマーク領域が設けられている。前記デバイス領域には第1凹部が設けられ、前記マーク領域には第2凹部が設けられてる。前記基板内には、前記第2凹部の底面に対向するようにしてアライメントマークが埋め込まれている。
以下に添付図面を参照して、実施形態に係るテンプレート、テンプレートの製造方法およびインプリント方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1(a)〜図1(e)は、第1実施形態に係るテンプレートを用いたインプリント方法を示す断面図である。
図1(a)において、テンプレートTPには、デバイス領域RAおよびマーク領域RBが設けられている。デバイス領域RAおよびマーク領域RBは、基板1の同一面に設けられている。なお、基板1は、例えば、石英にて構成することができる。デバイス領域RAには凹部1Aが設けられ、マーク領域RBには凹部1Bが設けられている。凹部1Aは、凹部1Bに比べて微細化することができ、例えば、凹部1Aの幅および間隔はナノオーダーに設定することができる。また、凹部1Aは、凹部1Bよりも深さが深くてもよい。基板1には、凹部1Bの底面に対向するようにしてアライメントマーク2が埋め込まれている。この時、アライメントマーク2は、基板1から露出しないように配置することができる。アライメントマーク2は凹部1Bの底面と形状および大きさが等しくなるように構成することができる。アライメントマーク2は基板1と光学特性が異なるように構成することができる。アライメントマーク2は、光吸収層、光散乱層または光反射層で構成するようにしてもよい。例えば、アライメントマーク2は、光を吸収するアンチモンなどのイオン注入層を用いることができる。アライメントマーク2として光吸収層を用いた場合、被処理層11を見やすくするために、例えば、500〜800nmの範囲の赤外領域に光吸収波長帯を設定することが好ましい。
そして、インクジェット法などの方法を用いることにより、インプリント材12を被処理層11上に吐出させる。被処理層11には、テンプレートTPとの位置合わせに用いられるアライメントマーク13が形成されている。なお、被処理層11は、半導体ウェハであってもよいし、半導体層、金属層または絶縁層であってもよい。また、インプリント材12としては、例えば、紫外線硬化型レジストを用いることができる。
ここで、アライメントマーク2からのアライメント光L1を検出することにより、テンプレートTPの位置を判別することができ、テンプレートTPと被処理層11との位置合わせを行うことができる。
図1(a)〜図1(e)は、第1実施形態に係るテンプレートを用いたインプリント方法を示す断面図である。
図1(a)において、テンプレートTPには、デバイス領域RAおよびマーク領域RBが設けられている。デバイス領域RAおよびマーク領域RBは、基板1の同一面に設けられている。なお、基板1は、例えば、石英にて構成することができる。デバイス領域RAには凹部1Aが設けられ、マーク領域RBには凹部1Bが設けられている。凹部1Aは、凹部1Bに比べて微細化することができ、例えば、凹部1Aの幅および間隔はナノオーダーに設定することができる。また、凹部1Aは、凹部1Bよりも深さが深くてもよい。基板1には、凹部1Bの底面に対向するようにしてアライメントマーク2が埋め込まれている。この時、アライメントマーク2は、基板1から露出しないように配置することができる。アライメントマーク2は凹部1Bの底面と形状および大きさが等しくなるように構成することができる。アライメントマーク2は基板1と光学特性が異なるように構成することができる。アライメントマーク2は、光吸収層、光散乱層または光反射層で構成するようにしてもよい。例えば、アライメントマーク2は、光を吸収するアンチモンなどのイオン注入層を用いることができる。アライメントマーク2として光吸収層を用いた場合、被処理層11を見やすくするために、例えば、500〜800nmの範囲の赤外領域に光吸収波長帯を設定することが好ましい。
そして、インクジェット法などの方法を用いることにより、インプリント材12を被処理層11上に吐出させる。被処理層11には、テンプレートTPとの位置合わせに用いられるアライメントマーク13が形成されている。なお、被処理層11は、半導体ウェハであってもよいし、半導体層、金属層または絶縁層であってもよい。また、インプリント材12としては、例えば、紫外線硬化型レジストを用いることができる。
ここで、アライメントマーク2からのアライメント光L1を検出することにより、テンプレートTPの位置を判別することができ、テンプレートTPと被処理層11との位置合わせを行うことができる。
次に、図1(b)に示すように、テンプレートTPをインプリント材12に押し当てることにより、インプリント材12を凹部1Aに充填させ、被処理層11上にインプリントパターン12Aを形成する。この時、アライメントマーク2からのアライメント光L1を検出することにより、テンプレートTPの位置を確認することができ、テンプレートTPと被処理層11との位置ずれを検出することができる。ここで、凹部1Bの底面に対向するようにしてアライメントマーク2を基板1に埋め込むことにより、凹部1B内へのインプリント材12の充填前後におけるアライメント光L1の変動を低減させることができる。このため、凹部1B内にインプリント材12が充填される前にアライメント追い込みを図ることができ、スループットを向上させることができる。また、凹部1B内にインプリント材12が付着した場合においても、アライメントを行うことができ、テンプレートTPの洗浄頻度を低減させることができる。
次に、図1(c)に示すように、テンプレートTPをインプリントパターン12Aに押し当てたまま、テンプレートTPを通して紫外線L2をインプリントパターン12Aに照射することにより、インプリントパターン12Aを硬化させる。なお、図1(c)の例では、インプリントパターン12Aを硬化させるために、インプリント材12として紫外線硬化型レジストを用いるようにしてもよいが、熱硬化型レジストを用いるようにしてもよい。
次に、図1(d)に示すように、インプリントパターン12Aが硬化したら、インプリントパターン12AからテンプレートTPを除去する。
次に、図1(e)に示すように、インプリントパターン12Aを介して被処理層11のエッチングEHを行うことにより、インプリントパターン12Aを被処理層11に転写し、インプリントパターン12Aに対応した加工パターン11Aを被処理層11に形成する。そして、被処理層11に残ったインプリントパターン12Aを除去する。なお、被処理層11の加工は、被処理層11のエッチングEHの他、被処理層11へのイオン注入でもよい。
(第2実施形態)
図2(a)〜図2(j)は、第2実施形態に係るテンプレートの製造方法を示す断面図である。
図2(a)において、スパッタまたはCVDなどの方法にて保護膜3を基板1上に形成する。なお、保護膜3の材料は、例えば、CrNなどを用いることができる。そして、フォトリソグラフィー技術を用いることにより、レジストパターン4を保護膜3上に形成する。なお、レジストパターン4には、凹部1Aに対応した開口部PAと、凹部1Bに対応した開口部PBを設けることができる。
図2(a)〜図2(j)は、第2実施形態に係るテンプレートの製造方法を示す断面図である。
図2(a)において、スパッタまたはCVDなどの方法にて保護膜3を基板1上に形成する。なお、保護膜3の材料は、例えば、CrNなどを用いることができる。そして、フォトリソグラフィー技術を用いることにより、レジストパターン4を保護膜3上に形成する。なお、レジストパターン4には、凹部1Aに対応した開口部PAと、凹部1Bに対応した開口部PBを設けることができる。
次に、図2(b)に示すように、レジストパターン4を介して保護膜3をエッチングすることにより、レジストパターン4を保護膜3に転写し、開口部PA、PBにそれぞれ対応した開口部EA、EBを保護膜3に形成する。
次に、図2(c)に示すように、保護膜3を介して基板1をエッチングすることにより、開口部EA、EBにそれぞれ対応した凹部1A、1Bを基板1に形成する。
次に、図2(d)に示すように、アンチモンなどのイオン注入B1を基板1の全面に行うことにより、凹部1B下に配置されたアライメントマーク2を基板1に埋め込む。この時、凹部1A下には、イオン注入層2Aが基板1に形成される。また、保護膜3下には、イオン注入層2Bが基板1の表面に形成される。
次に、図2(e)に示すように、スピンコートなどの方法にてレジスト層5Aを保護膜3上に形成する。この時、凹部1A、1B内にレジスト層5Aを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域RBに配置されたレジスト層5Bをレジスト層5Aに形成する。
次に、図2(f)に示すように、レジスト層5Bをマスクとしてレジスト層5Aをエッチングすることにより、デバイス領域RAの保護膜3を露出させるとともに、凹部1A内のレジスト層5Aを除去する。そして、レジスト層5Aおよび保護膜3をマスクとして凹部1Aをエッチングすることにより凹部1Aを掘り下げ、凹部1A下のイオン注入層2Aを除去する。
次に、図2(g)に示すように、アッシングなどの方法にてレジスト層5Aを薄膜化することにより、レジスト層5Aが凹部1B内に埋め込まれたままマーク領域RBの保護膜3を露出させる。次に、図2(h)に示すように、保護膜3をエッチングすることにより、基板1から保護膜3を除去する。次に、図2(i)に示すように、イオン注入層2Bをエッチングすることにより、基板1からイオン注入層2Bを除去する。ここで、凹部1B内にレジスト層5Aを残したままイオン注入層2Bをエッチングすることにより、アライメントマーク2を保護することができる。次に、図2(j)に示すように、アッシングなどの方法にて凹部1B内のレジスト層5Aを除去する。
これにより、凹部1B下にのみアライメントマーク2を埋め込むことが可能となり、凹部1B内へのインプリント材12の充填前後におけるアライメント光L1の変動を低減させることができる。また、凹部1Bに対して自己整合的にアライメントマーク2を配置することができ、凹部1A、1B間と同等の配置精度を確保しつつ、凹部1A、1Bと別個にアライメントマーク2を形成することができる。
(第3実施形態)
図3(a)〜図3(i)は、第3実施形態に係るテンプレートの製造方法を示す断面図である。
図3(a)において、スパッタまたはCVDなどの方法にて保護膜23を基板21上に形成する。そして、フォトリソグラフィー技術を用いることにより、レジストパターン24を保護膜23上に形成する。なお、レジストパターン24には、凹部21Aに対応した開口部PAと、凹部21Bに対応した開口部PBを設けることができる。
図3(a)〜図3(i)は、第3実施形態に係るテンプレートの製造方法を示す断面図である。
図3(a)において、スパッタまたはCVDなどの方法にて保護膜23を基板21上に形成する。そして、フォトリソグラフィー技術を用いることにより、レジストパターン24を保護膜23上に形成する。なお、レジストパターン24には、凹部21Aに対応した開口部PAと、凹部21Bに対応した開口部PBを設けることができる。
次に、図3(b)に示すように、レジストパターン24を介して保護膜23をエッチングすることにより、レジストパターン24を保護膜23に転写し、開口部PA、PBにそれぞれ対応した開口部EA、EBを保護膜23に形成する。
次に、図3(c)に示すように、保護膜23を介して基板21をエッチングすることにより、開口部EA、EBにそれぞれ対応した凹部21A、21Bを基板21に形成する。
次に、図3(d)に示すように、ステンシルマスクSMを介してアンチモンなどのイオン注入B2を基板21のマーク領域RBに選択的に行うことにより、凹部21B下に配置されたアライメントマーク22を基板21に埋め込む。この時、マーク領域RBの保護膜23下には、イオン注入層22Bが基板21の表面に形成される。なお、ステンシルマスクSMは、基板21のデバイス領域RAを覆うことができる。
次に、図3(e)に示すように、スピンコートなどの方法にてレジスト層25を保護膜23上に形成する。この時、凹部21A、21B内にレジスト層25を埋め込むことができる。
次に、図3(f)に示すように、アッシングなどの方法にてレジスト層25を薄膜化することにより、レジスト層25が凹部21A、21B内に埋め込まれたまま保護膜23を露出させる。次に、図3(g)に示すように、保護膜23をエッチングすることにより、基板21から保護膜23を除去する。次に、図3(h)に示すように、イオン注入層22Bをエッチングすることにより、基板21からイオン注入層22Bを除去する。次に、図3(i)に示すように、アッシングなどの方法にて凹部21A、21B内のレジスト層25を除去する。
ここで、ステンシルマスクSMを用いることにより、凹部21A下にイオン注入層が形成されないようにすることができる。このため、凹部21A下にイオン注入層を除去する必要がなくなり、図2(a)〜図2(j)の方法に比べて工程数を削減することができる。
(第4実施形態)
図4(a)〜図4(f)は、第4実施形態に係るテンプレートの製造方法を示す断面図である。
図4(a)において、基板31には凹部31A、31Bが予め形成されている。なお、凹部31Aはデバイス領域RAに配置され、凹部31Bはマーク領域RBに配置されている。
図4(a)〜図4(f)は、第4実施形態に係るテンプレートの製造方法を示す断面図である。
図4(a)において、基板31には凹部31A、31Bが予め形成されている。なお、凹部31Aはデバイス領域RAに配置され、凹部31Bはマーク領域RBに配置されている。
次に、図4(b)に示すように、ステンシルマスクSMを介してアンチモンなどのイオン注入B3を基板31のマーク領域RBに選択的に行うことにより、凹部31B下に配置されたアライメントマーク32を基板31に埋め込む。この時、基板31の表面には、イオン注入層32Bが形成される。
次に、図4(c)に示すように、スピンコートなどの方法にてレジスト層35Aを基板31上に形成する。この時、凹部31A、31B内にレジスト層35Aを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域RBに配置されたレジスト層35Bをレジスト層35Aに形成する。次に、図4(d)に示すように、アッシングなどの方法にてレジスト層35A、35Bを薄膜化することにより、レジスト層35Aが凹部31A、31B内に埋め込まれたままイオン注入層32Bを露出させるとともに、凹部31A内のレジスト層35Aを除去する。次に、図4(e)に示すように、イオン注入層32Bをエッチングすることにより、基板31からイオン注入層32Bを除去する。次に、図4(f)に示すように、アッシングなどの方法にて凹部31B内のレジスト層35Aを除去する。
これにより、凹部31A、31Bが基板31に予め形成されている場合においても、凹部31B下にのみアライメントマーク32を埋め込むことが可能となる。
(第5実施形態)
図5(a)〜図5(h)は、第5実施形態に係るテンプレートの製造方法を示す断面図である。
図5(a)において、基板41には凹部41A、41Bが予め形成されている。なお、凹部41Aはデバイス領域RAに配置され、凹部41Bはマーク領域RBに配置されている。
図5(a)〜図5(h)は、第5実施形態に係るテンプレートの製造方法を示す断面図である。
図5(a)において、基板41には凹部41A、41Bが予め形成されている。なお、凹部41Aはデバイス領域RAに配置され、凹部41Bはマーク領域RBに配置されている。
次に、図5(b)に示すように、スパッタまたはCVDなどの方法にて保護膜43を基板41上に形成する。この時、凹部41Aの底面上には保護膜43Aが形成され、凹部41Bの底面上には保護膜43Bが形成される。
次に、図5(c)に示すように、ステンシルマスクSMを介してアンチモンなどのイオン注入B4を基板41のマーク領域RBに選択的に行うことにより、凹部41B下に配置されたアライメントマーク42を基板41に埋め込む。この時、マーク領域RBの保護膜43下には、イオン注入層42Bが基板41の表面に形成される。
次に、図5(d)に示すように、スピンコートなどの方法にてレジスト層45Aを基板41上に形成する。この時、凹部41A、41B内にレジスト層45Aを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域RBに配置されたレジスト層45Bをレジスト層45Aに形成する。次に、図5(e)に示すように、アッシングなどの方法にてレジスト層45A、45Bを薄膜化することにより、レジスト層45Aが凹部41B内に埋め込まれたまま保護膜43を露出させるとともに、凹部41A内のレジスト層45Aを除去する。次に、図5(f)に示すように、保護膜43、43Aをエッチングすることにより、基板41から保護膜43、43Aを除去する。次に、図5(g)に示すように、イオン注入層42Bをエッチングすることにより、基板41からイオン注入層42Bを除去する。その後、アッシングなどの方法にて凹部41B内のレジスト層45Aを除去する。次に、図5(h)に示すように、保護膜43Bをエッチングすることにより、基板41から保護膜43Bを除去する。
これにより、凹部41A、41Bが基板41に予め形成されている場合においても、保護膜43にて基板41を保護しつつ、凹部41B下にのみアライメントマーク42を埋め込むことが可能となる。
(第6実施形態)
図6(a)〜図6(f)は、第6実施形態に係るテンプレートの製造方法を示す断面図である。
図6(a)において、基板51には凹部51A、51Bが予め形成されている。なお、凹部51Aはデバイス領域RAに配置され、凹部51Bはマーク領域RBに配置されている。
図6(a)〜図6(f)は、第6実施形態に係るテンプレートの製造方法を示す断面図である。
図6(a)において、基板51には凹部51A、51Bが予め形成されている。なお、凹部51Aはデバイス領域RAに配置され、凹部51Bはマーク領域RBに配置されている。
次に、図6(b)に示すように、ステンシルマスクSMを介してアンチモンなどのイオン注入B5を基板51のマーク領域RBに選択的に行うことにより、凹部51B下に配置されたアライメントマーク52を基板51に埋め込む。この時、基板51の表面には、イオン注入層52Bが形成される。
次に、図6(c)に示すように、スピンコートなどの方法にてレジスト層55Aを基板51上に形成する。この時、凹部51A、51B内にレジスト層55Aを埋め込むことができる。さらに、フォトリソグラフィー技術を用いることにより、マーク領域RBに配置されたレジスト層55Bをレジスト層55Aに形成する。次に、図6(d)に示すように、エッチングなどの方法にてデバイス領域RAのレジスト層55Aを除去する。次に、図6(e)に示すように、CMPにて基板51を薄膜化することにより、基板51からイオン注入層52Bを除去する。次に、図6(f)に示すように、アッシングなどの方法にて凹部51B内のレジスト層55Aを除去する。
これにより、凹部51A、51Bが基板51に予め形成されている場合においても、凹部51B下にのみアライメントマーク52を埋め込むことが可能となる。なお、CMPにてイオン注入層52Bを除去する時にアライメントマーク52が除去されない場合には、図6(c)〜図6(e)の工程を省略するようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
TP テンプレート、1 基板、1A、1B 凹部、2 アライメントマーク、RA デバイス領域、RB マーク領域
Claims (5)
- 基板の同一面に設けられたデバイス領域およびマーク領域と、
前記デバイス領域に設けられた第1凹部と、
前記マーク領域に設けられた第2凹部と、
前記第2凹部の底面に対向するようにして前記基板内に埋め込まれたアライメントマークとを備えるテンプレート。 - 前記アライメントマークは前記第2凹部の底面と形状および大きさが等しい請求項1に記載のテンプレート。
- 基板のデバイス領域に第1凹部を形成するとともに、前記基板のマーク領域に第2凹部を形成する工程と、
イオン注入により前記第2凹部下に配置されるようにして前記基板内にアライメントマークを埋め込む工程と、
前記第2凹部内にレジスト膜を埋め込む工程と、
前記第1凹部を掘り下げることにより、前記イオン注入時に前記第1凹部下に配置されるようにして前記基板内に埋め込まれたイオン注入層を除去する工程と、
前記イオン注入時に前記基板の表面に形成されたイオン注入層を除去する工程とを備えるテンプレートの製造方法。 - 基板のデバイス領域に第1凹部を形成するとともに、前記基板のマーク領域に第2凹部を形成する工程と、
前記デバイス領域を覆うステンシルマスクを介してイオン注入を行うことにより、前記第2凹部下に配置されるようにして前記基板内にアライメントマークを埋め込む工程と、
前記第2凹部内にレジスト膜を埋め込む工程と、
前記イオン注入時に前記基板のマーク領域の表面に形成されたイオン注入層を除去する工程とを備えるテンプレートの製造方法。 - 被処理層上にインプリント材を形成する工程と、
前記インプリント材にテンプレートを押し当てた状態で前記テンプレートに設けられたアライメントマークを参照することにより前記テンプレートの位置を確認する工程と、
前記テンプレートに設けられたテンプレートパターンを前記インプリント材に転写することにより、前記被処理層上にインプリントパターンを形成する工程と、
前記インプリントパターンを前記被処理層に転写することにより、前記被処理層に加工パターンを形成する工程とを備えるインプリント方法であって、
前記テンプレートは、
基板の同一面に設けられたデバイス領域およびマーク領域と、
前記デバイス領域に設けられた第1凹部と、
前記マーク領域に設けられた第2凹部とを備え、
前記アライメントマークは前記第2凹部の底面に対向するようにして前記基板内に埋め込まれているインプリント方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014182197A JP2016058477A (ja) | 2014-09-08 | 2014-09-08 | テンプレート、テンプレートの製造方法およびインプリント方法 |
US14/636,424 US20160067910A1 (en) | 2014-09-08 | 2015-03-03 | Template, template manufacturing method, and imprinting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014182197A JP2016058477A (ja) | 2014-09-08 | 2014-09-08 | テンプレート、テンプレートの製造方法およびインプリント方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058477A true JP2016058477A (ja) | 2016-04-21 |
Family
ID=55436695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014182197A Pending JP2016058477A (ja) | 2014-09-08 | 2014-09-08 | テンプレート、テンプレートの製造方法およびインプリント方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160067910A1 (ja) |
JP (1) | JP2016058477A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102288980B1 (ko) * | 2017-03-08 | 2021-08-12 | 에스케이하이닉스 주식회사 | 얼라인먼트 마크를 가지는 임프린트 템플레이트 및 임프린트 방법 |
JP2020126877A (ja) * | 2019-02-01 | 2020-08-20 | キオクシア株式会社 | 原版、原版の製造方法および半導体装置の製造方法 |
CN112510016A (zh) * | 2020-12-08 | 2021-03-16 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4290177B2 (ja) * | 2005-06-08 | 2009-07-01 | キヤノン株式会社 | モールド、アライメント方法、パターン形成装置、パターン転写装置、及びチップの製造方法 |
JP2008181970A (ja) * | 2007-01-23 | 2008-08-07 | Sharp Corp | アライメントマーク形成方法、アライメント方法、半導体装置の製造方法および固体撮像装置の製造方法 |
-
2014
- 2014-09-08 JP JP2014182197A patent/JP2016058477A/ja active Pending
-
2015
- 2015-03-03 US US14/636,424 patent/US20160067910A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160067910A1 (en) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535164B2 (ja) | インプリント方法およびインプリント装置 | |
US8476170B2 (en) | Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template | |
US20130240480A1 (en) | Method for manufacturing mold | |
US20120009791A1 (en) | Pattern formation method | |
US20130068720A1 (en) | Pattern forming method | |
JP6370139B2 (ja) | Finfet構造のドーパント注入方法 | |
TWI549160B (zh) | 晶圓的製備方法 | |
US20110189438A1 (en) | Template, method of manufacturing template, and pattern forming method | |
JP2012023109A (ja) | テンプレートの欠陥修正方法、テンプレートの作成方法および半導体装置の製造方法 | |
JP6338938B2 (ja) | テンプレートとその製造方法およびインプリント方法 | |
JP2016058477A (ja) | テンプレート、テンプレートの製造方法およびインプリント方法 | |
US9627218B2 (en) | Pattern forming method and manufacturing method for semiconductor device | |
US9586343B2 (en) | Method for producing nanoimprint mold | |
US9349585B2 (en) | Pattern formation method | |
US20220187704A1 (en) | Template manufacturing method and template base member | |
US20150253660A1 (en) | Pattern forming method and pattern forming system | |
JP4939994B2 (ja) | パターン形成方法及び半導体装置の製造方法 | |
JP2015138928A (ja) | インプリント用モールドの製造方法 | |
US9316901B2 (en) | Method for forming patterns | |
US20130220970A1 (en) | Method for fabricating template | |
US20150217504A1 (en) | Imprint template and method for manufacturing the same | |
US20090170033A1 (en) | Method of forming pattern of semiconductor device | |
JP6178561B2 (ja) | 固体撮像装置の製造方法 | |
WO2009016951A1 (ja) | 半導体装置の製造方法、半導体装置、及び、露光装置 | |
US20210096461A1 (en) | Defect repairing method and template manufacturing method |