TW201833673A - 曝光裝置、曝光方法及製造物品之方法 - Google Patents

曝光裝置、曝光方法及製造物品之方法 Download PDF

Info

Publication number
TW201833673A
TW201833673A TW106138076A TW106138076A TW201833673A TW 201833673 A TW201833673 A TW 201833673A TW 106138076 A TW106138076 A TW 106138076A TW 106138076 A TW106138076 A TW 106138076A TW 201833673 A TW201833673 A TW 201833673A
Authority
TW
Taiwan
Prior art keywords
substrate
height
illuminated area
measurement
disposed
Prior art date
Application number
TW106138076A
Other languages
English (en)
Other versions
TWI659273B (zh
Inventor
一郎
本島順一
Original Assignee
日商佳能股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商佳能股份有限公司 filed Critical 日商佳能股份有限公司
Publication of TW201833673A publication Critical patent/TW201833673A/zh
Application granted granted Critical
Publication of TWI659273B publication Critical patent/TWI659273B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70775Position control, e.g. interferometers or encoders for determining the stage position
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70258Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70358Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70716Stages
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70716Stages
    • G03F7/70725Stages control
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026Focusing
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034Leveling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76Apparatus for connecting with build-up interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/767Means for aligning
    • H01L2224/76753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/769Means for monitoring the connection process
    • H01L2224/76901Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7698Apparatus for connecting with build-up interconnects specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82106Forming a build-up interconnect by subtractive methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

本發明提供曝光基板的曝光裝置,所述曝光裝置包括:測量單元,被建構為在多個測量點中的每一處測量基板的高度;和控制單元,被建構為基於通過測量單元獲得的測量結果來控制基板的高度,並且控制將基板的被照區域佈置在第一位置中並且曝光被照區域的操作;其中被照區域包含多個部分區域,以及通過將被照區域佈置在與第一位置不同的第二位置中,使得佈置於多個部分區域中的測量點的數量大於當將被照區域佈置在第一位置中時的數量,控制單元使測量單元測量基板的高度。

Description

曝光裝置、曝光方法及製造物品之方法
[0001] 本發明關於曝光裝置、曝光方法和製造物品之方法。
[0002] 近年,在半導體裝置製程中,採用稱為FOWLP(扇出晶片級封裝)的半導體裝置封裝方法。FOWLP是形成佈線層和電極焊墊等的方法,其使用曝光裝置而在基板上佈置和固定了已用成型材料預處理和切割的多個半導體晶片來構成。這種基板也被稱為重構基板。   [0003] 在曝光裝置中,為了在投影光學系統的成像平面(聚焦平面)上佈置基板的表面,在來自投影光學系統的光的光路區域中的多個測量點中的每一處測量基板的高度,並且基於測量結果來執行高度方向的基板的對準。但是,例如由於難以在重構基板上實現成型材料的平坦化或者由於去除形成於基板上的部分層,因此可能在要通過曝光裝置而經受曝光處理的目標基板上形成臺階。在這種基板中,如果測量點分別設置在由於臺階而具有彼此不同高度的兩個區域中,則變得難以基於多個測量點的測量結果在高度方向上精確地對準基板。在日本專利公開案第2002-100552號中,公開了從多個測量點(感應器)的基板高度測量結果來選擇要用於高度方向的基板對準的測量點的方法。   [0004] 在曝光裝置中,優選從多個測量點的測量結果使用盡可能多的測量結果,使得可以正確地執行基板在高度方向上的對準。
[0005] 例如,本發明提供有利於正確地執行基板的高度方向的對準的技術。   [0006] 根據本發明的一個方面,提供一種經由投影光學系統以曝光基板的曝光裝置,包括:測量單元,被建構為在來自投影光學系統的光的光路區域中的多個測量點中的每一處測量基板的高度;和控制單元,被建構為基於通過測量單元獲得的測量結果來控制基板的高度和傾斜度中的至少一個,以及控制將基板的被照(shot)區域佈置在第一位置中並且曝光被照區域的操作;其中被照區域包含要在其上形成圖案的多個部分區域,以及通過將被照區域佈置在與第一位置不同的第二位置中,使得佈置於所述多個部分區域中的測量點數量大於當將被照區域佈置在第一位置中時的數量,控制單元使測量單元測量基板的高度。   [0007] 從參照附圖對示例性實施例的以下描述,本發明的其他特徵將變得清晰。
[0019] 下面將參照附圖描述本發明的示例性實施例。注意,在附圖中相同的參考數字始終表示相同的部件,並且將不再給出重複的描述。 <第一實施例>   [0020] 將參照圖1描述根據本發明的第一實施例的曝光裝置10。圖1是顯示根據第一實施例的曝光裝置10的示意圖。根據第一實施例的曝光裝置10可以包括例如光源1、照明光學系統2、遮罩台架3、投影光學系統4、基板台架5、測量單元6和控制單元7。控制單元7例如包括CPU和記憶體,並且控制曝光裝置10的各單元(控制曝光基板9的被照區域的操作)。並且在本實施例中,與從投影光學系統4發射的光的光軸平行的方向被設定為Z方向,並且相對於光軸垂直且彼此正交的兩個方向被設定為X方向和Y方向。   [0021] 例如,光源1由i線汞燈或準分子雷射形成,並且發射用於曝光基板9的光(曝光用的光)。照明光學系統2引導從光源1發射的光以均勻地照射由遮罩台架3保持的遮罩8。投影光學系統4具有預定的投影倍率,並且將在遮罩8上形成的圖案投影到基板9上。基板台架5被建構為可以在保持基板9的同時移動,並且其位置和指向通過諸如干涉儀或編碼器(未顯示)的位置測量機構被高度正確地管理。   [0022] 在以這種方式形成的曝光裝置10中,執行將基板9的被照區域佈置在曝光位置(第一位置)中並且用來自投影光學系統4的光以曝光被照區域的曝光處理。即,曝光處理是通過用來自投影光學系統4的光(遮罩的圖案影像)曝光在被照區域上供給(塗覆)了的感光材料而導致諸如抗蝕劑或聚醯亞胺的感光材料反應的處理。通過使基板台架5逐步移動,對基板9上的多個被照區域中的每一個依次執行這種曝光處理。隨後,在基板9的顯影處理之後,在基板9上(更具體地,在被供給到基板上的感光材料上)形成圖案。這裏,被照區域表示在每次曝光處理操作中一次曝光的基板9的區域(即,基板9的佈置在來自投影光學系統4的光的照射區域中的區域)。來自投影光學系統4的光的照射區域是從投影光學系統4發射的光的光路區域。並且,曝光位置是當用來自投影光學系統4的光以曝光被照區域時佈置成被照區域的位置。即,曝光位置是當關於照射區域(來自投影光學系統4的光的光路區域)已確定了被照區域的位置時的被照區域的位置。   [0023] 另外,在曝光裝置10中,在曝光處理之前控制基板9的高度和傾斜度中的至少一個,使得基板9的表面將與投影光學系統4的成像平面(聚焦平面)匹配。由此,在來自投影光學系統4的光的照射區域中的多個測量點中的每一處測量基板9的高度的測量單元6(聚焦感應器)被設置在曝光裝置10中。如圖2所示,多個測量點6a的佈置(佈局)被固定在來自投影光學系統4的光的照射區域4a(在光路區域)中,並且測量單元6被建構為在多個測量點6a中的每一處測量基板9的高度。測量單元6包括多個傾斜入射型光學感應器,所述光學感應器接收通過使光傾斜地入射到基板9上而反射的光,並且使用該多個光學感應器以在多個測量點6a的每一處測量基板的高度。結果,曝光裝置10(控制單元7)可以基於多個測量點6a處的基板9的高度的測量結果來控制基板9的高度和傾斜度中的至少一個。圖2是顯示來自投影光學系統4的光的照射區域4a和佈置在照射區域內的多個測量點6a的圖。   [0024] 在此,雖然根據本實施例的測量單元6被佈置為包括使得光入射到基板9上的光學感應器,但是本發明不限於此。測量單元可以包括諸如電容感應器或壓力感應器的感應器。雖然在圖2所示的例子中在照射區域4a中以矩陣形式佈置9個測量點6a,但是在照射區域4a中佈置的測量點6a的數量和位置也不限於此。注意,以下控制基板9的高度和傾斜度中的至少一個的操作可以被簡稱為「基板9在高度方向上的對準」。   [0025] 近年,在半導體裝置的製程中採用稱為FOWLP的半導體裝置封裝方法。如圖3所示,FOWLP使用經佈置並通過由成型材料9b固定而已經被預處理和切割的多個半導體晶片9a而形成的基板9。這種類型的基板9也被稱為重構基板。通過使用由曝光裝置執行的微影技術,在這種類型的基板9(重構基板)上形成圖4所示的佈線層11(佈線11a)和電極焊墊12。圖4是顯示對於多個(四個)半導體晶片9a中的每一個形成了佈線層11和電極焊墊12的狀態圖。從圖4可以清楚地看出,佈線層11和電極焊墊12不僅可以形成於各半導體晶片9a上,而且可以形成於成型材料9b上。並且,雖然在圖4所示的例子中佈線層11形成於各半導體晶片9a上,但是例如可以在多個半導體晶片9a上形成將多個半導體晶片9a彼此連接的佈線層。   [0026] 在一些情況下,例如可能難以執行重構基板上的成型材料的平坦化,並且在基板表面上露出成型材料的區域中,表面粗糙度可能大(參見圖5A)、可能形成凹部(參見圖5B)、或者可能形成凸部(參見圖5C)。即,在作為曝光裝置10的曝光處理對象的基板9上,可能在要形成圖案的區域(包括半導體晶片9a的區域)中形成了具有不同高度的臺階區域。並且,可能由於在基板上形成的部分層已經被去除,因此形成臺階區域。例如,一般通過執行使用在基板9的整個表面上形成的晶種層作為導體的鍍覆過程,而形成要在重構基板上形成的各佈線層11。這種晶種層可以加快在切割重構基板時使用的切割刀片的磨損(劣化)。由此,在形成各佈線層11之後,去除在要通過切割刀片所切割的切割區域13之上形成的晶種層。結果,如圖6所示,在形成各佈線層11之後的基板9上,切割區域13變為具有比要在上面形成電極焊墊12的區域(上面已形成佈線層11的區域)低的高度的臺階區域。   [0027] 在上面已經以這種方式形成臺階區域的基板9中,當測量單元6要在多個測量點6a中的每一處測量基板9的高度時,多個測量點6a中的一些測量點6a可以被佈置在臺階區域(例如切割區域13)中。在這種情況下,變得難以基於多個測量點6a的測量結果來正確地執行基板9在高度方向上的對準。並且,儘管有方法不使用多個測量點6a的測量結果中的佈置於臺階區域中的各測量點的測量結果而執行基板9在高度方向上的對準,但是為了正確地執行對準,優選使用盡可能多的測量結果。   [0028] 由此,根據本實施例的曝光裝置10使測量單元6在被照區域91處於從曝光位置偏移的位置(第二位置)(即,從照射區域4a偏移的位置(以下稱為偏移位置))的狀態下在多個測量點6a中的每一處測量基板9的高度。偏移位置是被確定為使得當測量單元6要測量基板9的高度時佈置於多個部分區域92中的測量點6a的數量會大於當被照區域91被佈置於曝光位置處時佈置於所述多個部分區域92中的測量點6a的數量的位置。這種偏移位置可以基於指示基板9上的多個部分區域92的佈置(佈局)的資訊(以下,稱為佈置資訊)而被確定。   [0029] 例如,假定的情況是分別在其上面形成佈線層11的多個部分區域92在被照區域91上彼此間隔開地佈置,並且通過一次曝光被照區域91而在多個部分區域92中的每一個上形成圖案(電極焊墊12)。在這種情況下,如果被照區域91如圖7所示的那樣與照射區域4a對準(如果被照區域91被佈置於曝光位置處),那麽多個測量點6a中的一些測量點6a可以被佈置於多個部分區域92之間的切割區域13(臺階區域)中。因此,在這種狀態下,難以基於多個測量點6a的測量結果來正確地執行基板9在高度方向上的對準。   [0030] 因此,根據本實施例的曝光裝置10使被照區域91被佈置於偏移位置處(參見圖8),使得要佈置於多個部分區域92中的測量點6a的數量將大於圖7所示的狀態中的數量。雖然在圖8所示的例子中所有的測量點6a均佈置於多個部分區域92中,但是不需要所有的測量點6a被佈置在多個區域92中。通過以這種方式在偏移位置處佈置被照區域91,可以基於多個測量點6a的測量結果來正確地執行基板9在高度方向上的對準。這裏,圖7和圖8是顯示包含上面形成了佈線層11的多個部分區域92的被照區域91的圖,並且為了便於描述,省略了在各佈線層11上形成的佈線11a。多個部分區域92中的每一個是要在上面形成圖案的區域,並且可以包括例如上面佈置半導體晶片的區域。   [0031] 下面將參照圖9描述在根據本實施例的曝光裝置10中曝光基板9上的各被照區域91的方法。圖9是顯示曝光基板9上的被照區域91的方法的流程圖。圖9所示的流程圖的各處理由控制單元7控制。這裏,假定如圖7和圖8所示,在要進行曝光處理的被照區域91上,上面分別形成佈線層11的多個部分區域92被佈置為彼此分開,並且在多個部分區域92之間形成切割區域13(臺階區域)。但是,佈置不限定於此。多個部分區域92不需要被佈置為彼此分開。   [0032] 在步驟S11中,控制單元7獲得指示基板9上的多個部分區域92的佈置的佈置資訊。除了指示基板9上的多個部分區域92的佈置的資訊之外,佈置資訊還可以包括指示多個部分區域92中的每一個的尺寸的資訊。並且,可以從例如通過曝光裝置10內部或外部的測量設備來測量各部分區域92的尺寸和佈置(執行全域對準測量)的結果,或者從指示各部分區域92的佈置和尺寸的設計資料,獲得佈置資訊。另外,佈置資訊可以是經由通信介面(I/F)或設置在曝光裝置10上的控制面板而由用戶輸入的資訊。這裏,雖然根據本實施例的佈置資訊是指示要在上面形成圖案的各部分區域92的佈置的資訊,但它也可以是例如指示多個半導體晶片9a的佈置的資訊、指示形成電極焊墊12和佈線層11的各區域的資訊、或指示切割區域13的資訊。但是,這些資訊可以被視為指示要在上面形成圖案的各部分區域92的佈置的代表資訊。   [0033] 在步驟S12中,控制單元7基於在步驟S11中獲得的佈置資訊,估計(計算)基板上的、在被照區域91已佈置於曝光位置處的情況下分別要佈置多個測量點6a的位置。即,控制單元基於佈置資訊來估計被照區域91已佈置於曝光位置處的情況下的、被照區域91上的各測量點6a的位置。在圖7所示的例子中,在9個測量點6a中,4個測量點6a分別佈置在多個部分區域92中,並且剩餘的5個測量點被佈置在切割區域13中。   [0034] 在步驟S13中,控制單元7確定佈置被照區域91的偏移位置,使得要佈置在多個部分區域92中的測量點6a的數量將大於被照區域91被佈置在曝光位置處時的數量。如上所述,偏移位置是從曝光位置偏移的位置。例如,控制單元7基於在步驟S11中獲得的佈置資訊和在步驟S12中獲得的被照區域上的各測量點6a的位置資訊來確定偏移位置。此時,控制單元7可以確定偏移位置,使得盡可能多的測量點6a(多個測量點6a中的2/3或更多的測量點6a(優選地,所有測量點6a))將被佈置在多個部分區域92中。這裏,控制單元7可以在步驟S13中確定偏移位置,使得盡可能多的測量點6a將被佈置在各部分區域92的半導體晶片9a上。在這種情況下,如果可能,控制單元7可以確定偏移位置,使得所有的測量點6a將被佈置在半導體晶片9a上。   [0035] 控制單元7還可以確定偏移位置,使得多個測量點6a中的基準測量點被佈置在多個部分區域92中的任何一個上。基準測量點是用作從多個測量點6a獲得的測量結果的基準的測量點。在本實施例中,在9個測量點6a中,基準測量點是佈置在中心的測量點6a’。即,在基準測量點處測量的基板9的高度被用作在多個測量點6a中的每一處測量的基板9的高度的基準。此外,優選地,控制單元7滿足上述條件中的至少一個並且確定偏移位置,使得被照區域91相對於曝光位置的位置偏移將最小。以此方式,通過確定偏移位置,則為了曝光被照區域91而在曝光位置處佈置被照區域91所需要的時間(即,確定照射區域4a上的被照區域91的位置所需要的時間)可以縮短,並因此在産量方面是有利的。   [0036] 在步驟S14中,控制單元7使被照區域91被佈置於在步驟S13中確定的偏移位置上。可以通過移動例如基板台架5執行被照區域91向偏移位置的佈置。因此,如圖8所示,佈置在多個部分區域92中的測量點6a的數量可以大於在曝光位置處佈置被照區域91的狀態下的數量。在步驟S15中,控制單元7使測量單元6在被照區域91被佈置在偏移位置處的狀態下在多個測量點6a中的每一處測量基板9的高度。   [0037] 在步驟S16中,控制單元7基於步驟S15中的多個測量點6a處的基板高度的測量結果,執行基板9在高度方向上的對準(控制基板9的高度和傾斜度中的至少一個)。結果,多個部分區域92的表面可以被佈置在投影光學系統4的成像平面上。這裏,即使在步驟S14中已經將被照區域91佈置於偏移位置中,也可以存在沒被佈置在多個部分區域92中的測量點6a。在這種情況下,基於佈置資訊,控制單元7從在被照區域91被佈置在偏移位置處之後設定的多個測量點6a來選擇佈置在多個部分區域92中的測量點6a。然後,可以基於選擇的測量點6a的測量結果,執行基板9在高度方向上的對準。即,優選在不使用沒被佈置於多個部分區域92中的測量點6a(例如佈置於切割區域13中的測量點6a)的測量結果的情況下執行基板9在高度方向上的對準。   [0038] 在步驟S17中,通過移動基板台架5,控制單元7確定照射區域4a中的被照區域91的位置(即,在曝光位置處佈置被照區域91),如圖7所示。在步驟S18中,控制單元7曝光佈置於曝光位置處的被照區域91(控制曝光被照區域91的操作)。以此方式,對包括要在上面形成圖案的多個部分區域92的被照區域91執行曝光處理。   [0039] 如上所述,根據本實施例的曝光裝置10使被照區域91被佈置在偏移位置處,使得要佈置在多個部分區域92中的測量點6a的數量將大於被照區域91被佈置在曝光位置處的狀態下的數量。曝光裝置10使測量單元6在被照區域91被佈置在偏移位置處的狀態下在多個測量點6a中的每一處測量基板9的高度。由此,可以基於來自多個測量點6a的測量結果,正確地執行基板9在高度方向上的對準。   [0040] 本實施例描述的例子是:上面分別形成佈線層11的多個部分區域92在要進行曝光處理的被照區域91上被佈置為相互分開,並且在多個部分區域92中的每一個上形成圖案(電極焊墊12)。但是,本發明不限於此。例如,即使在上面沒形成諸如佈線層11的層的重構基板被用作基板9的情況下,也能够以與上述例子相同的方式執行曝光處理。在這種情況下,包含於被照區域91中的多個部分區域92中的每一個變成為其中佈置一個半導體晶片9a的區域。然後,當測量單元6要在多個測量點6a中的每一處測量基板9的高度時,被照區域91被佈置在偏移位置處,使得更多的測量點6a將被佈置在多個半導體晶片9a上。另外,在本實施例中,雖然使用重構基板作為基板9,但是本發明不限於此。即使是重構基板以外的基板,也能够以與上述例子相同的方式執行曝光處理(本發明可應用)。特別地,可以在具有臺階區域的基板上有效地執行曝光處理。 <製造物品之方法的實施例>   [0041] 根據本發明的實施例的物品製造方法適於製造物品,例如,諸如半導體裝置等的微裝置或具有微結構的元件等。根據本實施例的物品製造方法包括:通過使用上述的曝光裝置而在施加於基板上的感光劑上形成潛像圖案的步驟(曝光基板的步驟);和顯影在前面的步驟中形成了潛像圖案的基板的步驟。該製造方法還包括其他熟知的步驟(例如氧化、膜形成、沉積、摻雜、平坦化、蝕刻、抗蝕劑去除、切割、接合和封裝)。當與常規的方法相比時,根據本實施例的物品製造方法至少在物品的性能、品質、生産率和製造成本中的至少一個上具有優勢。 <其他實施例>   [0042] 也可通過讀出並執行記錄於存儲介質(也可被更完整地稱為「非暫時性電腦可讀存儲介質」)上的電腦可執行指令(例如一個或更多個程式)以執行上述實施例中的一個或更多個功能,並且/或者包含用於執行上述實施例中的一個或更多個功能的一個或更多個電路(例如特用積體電路(ASIC))的系統或裝置的電腦,或者,通過由系統或裝置的電腦而通過例如讀出並執行來自存儲介質的電腦可執行指令以執行上述實施例中的一個或更多個功能並且/或者控制一個或更多個電路以執行上述實施例中的一個或更多個功能執行的方法,而實現本發明的實施例。電腦可包括一個或更多個處理器(例如中央處理單元(CPU)、微處理單元(MPU)),並且可包含單獨電腦或單獨處理器的網絡,以讀出並執行電腦可執行的指令。電腦可執行的指令可例如從網路或存儲介質被提供給電腦。存儲介質可包含例如硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、分散式計算系統的記憶體、光碟(諸如緊湊碟(CD)、數位萬用碟(DVD)或藍光碟(BD)TM )、快閃記憶體裝置和記憶卡等中的一個或更多個。   [0043] 雖然已參照示例性實施例說明了本發明,但應理解本發明不限於公開的示例性實施例。所附請求項的範圍應被賦予最寬的解釋以包含所有這樣的修改以及均等的結構和功能。
[0044]
1‧‧‧光源
2‧‧‧照明光學系統
3‧‧‧遮罩台架
4‧‧‧投影光學系統
4a‧‧‧照射區域
5‧‧‧基板台架
6‧‧‧測量單元
6a‧‧‧測量點
6a’‧‧‧基準測量點
7‧‧‧控制單元
8‧‧‧遮罩
9‧‧‧基板
9a‧‧‧半導體晶片
9b‧‧‧成型材料
91‧‧‧被照區域
92‧‧‧部分區域
10‧‧‧曝光裝置
11‧‧‧佈線層
11a‧‧‧佈線
12‧‧‧電極焊墊
13‧‧‧切割區域
S11~S18‧‧‧基板之被照區域的曝光方法的步驟
[0008] 圖1是顯示根據第一實施例的曝光裝置的示意圖;   [0009] 圖2是顯示來自投影光學系統的光的照射區域和佈置於所述區域內的多個測量點的圖;   [0010] 圖3是顯示基板(重構基板)的圖;   [0011] 圖4是顯示在多個半導體晶片中的每一個上形成了佈線層和電極焊墊的狀態圖;   [0012] 圖5A是顯示重構基板的截面的圖;   [0013] 圖5B是顯示重構基板的截面的圖;   [0014] 圖5C是顯示重構基板的截面的圖;   [0015] 圖6是顯示形成佈線層之後的重構基板的截面的示圖;   [0016] 圖7是顯示被照區域被佈置於曝光位置上的狀態圖;   [0017] 圖8是顯示被照區域被佈置在從曝光位置偏移的位置中的狀態圖;   [0018] 圖9是顯示基板的被照區域的曝光方法的流程圖。

Claims (11)

  1. 一種經由投影光學系統以曝光基板的曝光裝置,其包括:   測量單元,被建構為在來自投影光學系統的光的光路區域中的多個測量點中的每一處測量基板的高度;和   控制單元,被建構為基於通過測量單元獲得的測量結果來控制基板的高度和傾斜度中的至少一個,以及控制將基板的被照區域佈置在第一位置中並且曝光被照區域的操作,   其中被照區域包含要在其上形成圖案的多個部分區域,以及   藉由將被照區域佈置在與第一位置不同的第二位置中,使得佈置於所述多個部分區域中的測量點數量大於當將被照區域佈置在第一位置中時的數量,控制單元使測量單元測量基板的高度。
  2. 根據申請專利範圍第1項所述的裝置,其中所述多個測量點包含基準測量點,   在基準測量點處測量的基板的高度被用作在所述多個測量點中的每一處測量的基板的高度的基準,以及   藉由將被照區域佈置在第二位置中,使得基準測量點被佈置於所述多個部分區域中的任一個中,控制單元使測量單元測量基板的高度。
  3. 根據申請專利範圍第1項所述的裝置,其中通過將被照區域佈置在第二位置中,使得所述多個測量點中不少於2/3的測量點被佈置於所述多個部分區域中,控制單元使測量單元測量基板的高度。
  4. 根據申請專利範圍第1項所述的裝置,其中基於指示基板中的所述多個部分區域的佈置的資訊,控制單元將被照區域佈置在第二位置中。
  5. 根據申請專利範圍第1項所述的裝置,其中當將被照區域佈置在第二位置中並且使測量單元測量基板的高度之後,控制單元控制將被照區域佈置在第一位置中並且曝光被照區域的操作。
  6. 根據申請專利範圍第1項所述的裝置,其中基於指示基板中的所述多個部分區域的佈置的資訊,控制單元從所述多個測量點中選擇當將被照區域佈置於第二位置中時佈置於所述多個部分區域中的測量點,並且基於來自所選擇的測量點的測量結果控制基板的高度和傾斜度中的至少一個。
  7. 根據申請專利範圍第1項所述的裝置,其中所述多個測量點的佈置在光路區域中是固定的。
  8. 根據申請專利範圍第1項所述的裝置,還包括:   台架,被建構為在保持基板的同時能够移動,   其中控制單元通過移動台架來將被照區域佈置在第二位置中。
  9. 一種製造物品之方法,所述方法包括:   使用曝光裝置來曝光基板;   顯影曝光的基板;和   處理經顯影的基板以製造物品,   其中所述曝光裝置經由投影光學系統來曝光基板,並且包括:   測量單元,被建構為在來自投影光學系統的光的光路區域中的多個測量點中的每一處測量基板的高度;和   控制單元,被建構為基於通過測量單元獲得的測量結果來控制基板的高度和傾斜度中的至少一個,以及控制將基板的被照區域佈置在第一位置中並且曝光被照區域的操作,   其中被照區域包含要在其上形成圖案的多個部分區域,以及   藉由將被照區域佈置在與第一位置不同的第二位置中,使得佈置於所述多個部分區域中的測量點的數量大於當將被照區域佈置在第一位置中時的數量,控制單元使測量單元測量基板的高度。
  10. 根據申請專利範圍第9項所述的方法,其中基板包含在其上通過成型材料而固定多個半導體晶片的基板,以及   所述多個部分區域中的每一個包含在其中佈置一個半導體晶片的區域。
  11. 一種經由投影光學系統以曝光基板的曝光方法,其包括如下步驟:   在來自投影光學系統的光的光路區域中的多個測量點中的每一個中測量基板的高度;   基於測量步驟中的測量結果來控制基板的高度和傾斜度中的至少一個;和   將基板的被照區域佈置在第一位置中並且曝光被照區域,   其中被照區域包含要在其上形成圖案的多個部分區域,以及   在測量步驟中,被照區域被佈置在與第一位置不同的第二位置中,使得佈置於所述多個部分區域中的測量點的數量大於當將被照區域佈置在第一位置中時的數量。
TW106138076A 2016-11-18 2017-11-03 曝光裝置、曝光方法及製造物品之方法 TWI659273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-225372 2016-11-18
JP2016225372A JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法

Publications (2)

Publication Number Publication Date
TW201833673A true TW201833673A (zh) 2018-09-16
TWI659273B TWI659273B (zh) 2019-05-11

Family

ID=62146901

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138076A TWI659273B (zh) 2016-11-18 2017-11-03 曝光裝置、曝光方法及製造物品之方法

Country Status (5)

Country Link
US (1) US10234775B2 (zh)
JP (1) JP6364059B2 (zh)
KR (1) KR102276616B1 (zh)
CN (1) CN108073048B (zh)
TW (1) TWI659273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742606B (zh) * 2019-05-09 2021-10-11 德商卡爾蔡司Smt有限公司 成像裝置的自動聚焦方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137363B2 (ja) * 2018-06-11 2022-09-14 キヤノン株式会社 露光方法、露光装置、物品の製造方法及び計測方法
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
JP7312053B2 (ja) * 2019-08-05 2023-07-20 キヤノン株式会社 露光装置、および物品の製造方法
WO2022215385A1 (ja) 2021-04-09 2022-10-13 株式会社ニコン 露光装置及び配線パターン形成方法
JPWO2023286726A1 (zh) 2021-07-12 2023-01-19
JPWO2023286724A1 (zh) 2021-07-12 2023-01-19
JPWO2023286732A1 (zh) 2021-07-12 2023-01-19

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドicおよびその製造方法
JP3303329B2 (ja) * 1992-03-25 2002-07-22 株式会社ニコン 焦点置検出装置、露光装置及び方法
JP3374413B2 (ja) * 1992-07-20 2003-02-04 株式会社ニコン 投影露光装置、投影露光方法、並びに集積回路製造方法
JP3428973B2 (ja) * 1992-08-19 2003-07-22 キヤノン株式会社 面位置検出方法及びそれを用いた投影露光装置
KR970067585A (ko) * 1996-03-25 1997-10-13 오노 시게오 결상특성의 측정방법 및 투영노광방법
JP3428872B2 (ja) * 1997-08-29 2003-07-22 キヤノン株式会社 露光方法および装置
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
JP3211810B2 (ja) * 1999-04-26 2001-09-25 株式会社ニコン 露光装置、露光方法、及び集積回路の製造方法
US6381004B1 (en) * 1999-09-29 2002-04-30 Nikon Corporation Exposure apparatus and device manufacturing method
JP2002100552A (ja) 2000-09-21 2002-04-05 Nikon Corp 走査露光装置及びこの装置に用いる面位置検出方法
JP2002313706A (ja) * 2001-04-17 2002-10-25 Nikon Corp 露光装置および制御プログラム
JP2002334826A (ja) * 2001-05-09 2002-11-22 Canon Inc 露光方法、面位置合わせ方法、露光装置及びデバイス製造方法
JP2008016828A (ja) * 2006-06-09 2008-01-24 Canon Inc 露光装置およびデバイス製造方法
CN102486616B (zh) * 2010-12-06 2013-11-27 无锡华润上华半导体有限公司 一种曝光方法
JP2017156512A (ja) * 2016-03-01 2017-09-07 キヤノン株式会社 露光装置、及び物品の製造方法
JP6415479B2 (ja) * 2016-06-01 2018-10-31 キヤノン株式会社 露光装置、露光方法、及び半導体パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742606B (zh) * 2019-05-09 2021-10-11 德商卡爾蔡司Smt有限公司 成像裝置的自動聚焦方法

Also Published As

Publication number Publication date
US20180143542A1 (en) 2018-05-24
JP2018081281A (ja) 2018-05-24
CN108073048B (zh) 2020-10-09
CN108073048A (zh) 2018-05-25
US10234775B2 (en) 2019-03-19
KR20180056398A (ko) 2018-05-28
KR102276616B1 (ko) 2021-07-13
TWI659273B (zh) 2019-05-11
JP6364059B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
TWI659273B (zh) 曝光裝置、曝光方法及製造物品之方法
KR102175554B1 (ko) 노광 장치, 노광 방법 및 물품 제조 방법
TWI579661B (zh) 取得鄰近第一拍攝區域之第二拍攝區域的位置之方法,曝光方法,曝光設備,及製造物品之方法
KR20210086716A (ko) 직교 하지층 더미필을 갖는 오버레이 타겟
CN111007702B (zh) 曝光半导体结构的方法、设备及非暂时性计算机可读介质
US11300889B2 (en) Metrology apparatus
KR102566155B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
US20200050117A1 (en) Methods of determining stress in a substrate, control system for controlling a lithographic process, lithographic apparatus and computer program product
TW202316296A (zh) 獲得基板上的多個照射區域的陣列的方法、曝光方法、曝光設備、物品的製造方法、非暫態性電腦可讀儲存媒體及資訊處理設備
KR102396139B1 (ko) 리소그래피 장치, 리소그래피 방법, 결정 방법, 프로그램 및 물품 제조 방법
JP2009170559A (ja) 露光装置およびデバイス製造方法
CN110347015B (zh) 曝光装置和制造物品的方法
KR102669151B1 (ko) 조합된 모델 함수를 산출하는 방법, 리소그래피 장치 세팅 방법, 리소그래피 방법, 리소그래피 장치
KR20230088255A (ko) 계측 장치, 리소그래피 장치, 및 물품 제조 방법
JP2005064394A (ja) 検出方法、露光方法、露光装置、及び、デバイスの製造方法