CN108073048B - 曝光装置、曝光方法和物品的制造方法 - Google Patents

曝光装置、曝光方法和物品的制造方法 Download PDF

Info

Publication number
CN108073048B
CN108073048B CN201711141060.5A CN201711141060A CN108073048B CN 108073048 B CN108073048 B CN 108073048B CN 201711141060 A CN201711141060 A CN 201711141060A CN 108073048 B CN108073048 B CN 108073048B
Authority
CN
China
Prior art keywords
substrate
region
illuminated region
height
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711141060.5A
Other languages
English (en)
Other versions
CN108073048A (zh
Inventor
平井真一郎
本岛顺一
大川直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN108073048A publication Critical patent/CN108073048A/zh
Application granted granted Critical
Publication of CN108073048B publication Critical patent/CN108073048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/769—Means for monitoring the connection process
    • H01L2224/76901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7698—Apparatus for connecting with build-up interconnects specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

本发明涉及曝光装置、曝光方法和物品的制造方法。本发明提供曝光基板的曝光装置，所述曝光装置包括：被配置为在多个测量点中的每一个处测量基板的高度的测量单元；和被配置为基于通过测量单元获得的测量结果控制基板的高度并且控制将基板的被照区域布置在第一位置中并且曝光被照区域的操作的控制单元，其中，被照区域包含多个部分区域，以及，通过将被照区域布置在与第一位置不同的第二位置中使得布置于多个部分区域中的测量点的数量大于但将被照区域布置在第一位置中时的数量，控制单元使测量单元测量基板的高度。

Description

曝光装置、曝光方法和物品的制造方法
技术领域
本发明涉及曝光装置、曝光方法和物品的制造方法。
背景技术
近年，在半导体器件制造工艺中，采用称为FOWLP(扇出晶片级封装)的半导体器件封装方法。FOWLP是用于在通过布置和借助于成型材料固定经预处理和切割的多个半导体芯片构成的基板上通过使用曝光装置形成布线层和电极焊盘等的方法。这种基板也被称为重构基板。
在曝光装置中，为了在投影光学系统的成像平面(聚焦平面)上布置基板的表面，在来自投影光学系统的光的光路区域中的多个测量点中的每一个处测量基板的高度，并且，基于测量结果执行高度方向的基板的对准。但是，例如，由于难以在重构基板上实现成型材料的平坦化或者由于去除形成于基板上的层的一部分，因此可能在要通过曝光装置经受曝光处理的目标基板上形成台阶。在这种基板中，如果测量点分别设置在由于台阶而具有彼此不同的高度的两个区域中，则变得难以基于多个测量点的测量结果在高度方向上精确地对准基板。在日本专利公开No.2002-100552中，公开了从多个测量点(传感器)的基板高度测量结果选择要用于高度方向的基板对准的测量点的方法。
在曝光装置中，优选从多个测量点的测量结果使用尽可能多的测量结果，使得可以精确地执行基板在高度方向上的对准。
发明内容
例如，本发明提供有利于精确地执行基板的高度方向的对准的技术。
根据本发明的一个方面，提供一种经由投影光学系统曝光基板的曝光装置，包括：测量单元，被配置为在来自投影光学系统的光的光路区域中的多个测量点中的每一个处测量基板的高度；和控制单元，被配置为基于通过测量单元获得的测量结果控制基板的高度和倾斜度中的至少一个，以及控制将基板的被照(shot)区域布置在第一位置中并且曝光被照区域的操作，其中，被照区域包含要在其上形成图案的多个部分区域，以及，通过将被照区域布置在与第一位置不同的第二位置中使得布置于所述多个部分区域中的测量点的数量大于当将被照区域布置在第一位置中时的数量，控制单元使测量单元测量基板的高度。
根据本发明的一个方面，提供一种物品的制造方法，所述方法包括如下步骤：通过使用曝光装置曝光基板；显影曝光的基板；和处理经显影的基板以制造物品，其中，所述曝光装置经由投影光学系统曝光基板并且包括：测量单元，被配置为在来自投影光学系统的光的光路区域中的多个测量点中的每一个处测量基板的高度；和控制单元，被配置为基于通过测量单元获得的测量结果控制基板的高度和倾斜度中的至少一个，以及控制将基板的被照区域布置在第一位置中并且曝光被照区域的操作，其中，被照区域包含要在其上形成图案的多个部分区域，以及通过将被照区域布置在与第一位置不同的第二位置中使得布置于所述多个部分区域中的测量点的数量大于当将被照区域布置在第一位置中时的数量，控制单元使测量单元测量基板的高度。
根据本发明的一个方面，提供一种经由投影光学系统曝光基板的曝光方法，包括如下步骤：在来自投影光学系统的光的光路区域中的多个测量点中的每一个中测量基板的高度；和基于测量步骤中的测量结果控制基板的高度和倾斜度中的至少一个；将基板的被照区域布置在第一位置中并且曝光被照区域，其中，被照区域包含要在其上形成图案的多个部分区域，以及，在测量步骤中，被照区域被布置在与第一位置不同的第二位置中，使得布置于所述多个部分区域中的测量点的数量大于当将被照区域布置在第一位置中时布置于所述多个部分区域中的测量点的数量。
从参照附图对示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是示出根据第一实施例的曝光装置的示意图；
图2是示出来自投影光学系统的光的照射区域和布置于所述区域内的多个测量点的示图；
图3是示出基板(重构基板)的示图；
图4是示出在多个半导体芯片中的每一个上形成了布线层和电极焊板的状态的示图；
图5A是示出重构基板的截面的示图；
图5B是示出重构基板的截面的示图；
图5C是示出重构基板的截面的示图；
图6是示出形成布线层之后的重构基板的截面的示图；
图7是示出被照区域被布置于曝光位置上的状态的示图；
图8是示出被照区域被布置在从曝光位置偏移的位置中的状态的示图；
图9是示出基板的被照区域的曝光方法的流程图。
具体实施方式
下面将参照附图描述本发明的示例性实施例。注意，在附图中相同的附图标记始终表示相同的部件，并且将不再给出重复的描述。
<第一实施例>
将参照图1描述根据本发明的第一实施例的曝光装置10。图1是示出根据第一实施例的曝光装置10的示意图。根据第一实施例的曝光装置10可以包括例如光源1、照明光学系统2、掩模台架3、投影光学系统4、基板台架5、测量单元6和控制单元7。控制单元7例如包括CPU和存储器，并且控制曝光装置10的各单元(控制曝光基板9的被照区域的操作)。并且，在本实施例中，与从投影光学系统4发射的光的光轴平行的方向被设定为Z方向，并且，相对于光轴垂直且彼此正交的两个方向被设定为X方向和Y方向。
例如，光源1由i线汞灯或准分子激光器形成，并且发射用于曝光基板9的光(曝光光)。照明光学系统2引导从光源1发射的光以均匀地照射由掩模台架3保持的掩模8。投影光学系统4具有预定的投影倍率，并且将在掩模8上形成的图案投影到基板9上。基板台架5被配置为可以在保持基板9的同时移动，并且，其位置和取向通过诸如干涉仪或编码器(未示出)的位置测量机构被高精度地管理。
在以这种方式形成的曝光装置10中，执行将基板9的被照区域布置在曝光位置(第一位置)中并且用来自投影光学系统4的光曝光被照区域的曝光处理。即，曝光处理是通过用来自投影光学系统4的光(掩模的图案图像)曝光在被照区域上供给(涂覆)的感光材料导致诸如抗蚀剂或聚酰亚胺的感光材料反应的处理。通过使得基板台架5逐步移动，对基板9上的多个被照区域中的每一个依次执行这种曝光处理。随后，在基板9的显影处理之后，在基板9上(更具体地，在被供给到基板上的感光材料上)形成图案。这里，被照区域表示在每次曝光处理操作中一次曝光的基板9的区域(即，基板9的布置在来自投影光学系统4的光的照射区域中的区域)。来自投影光学系统4的光的照射区域是从投影光学系统4发射的光的光路区域。并且，曝光位置是当在用来自投影光学系统4的光曝光被照区域时布置被照区域的位置。即，曝光位置是当关于照射区域(来自投影光学系统4的光的光路区域)确定了被照区域的位置时的被照区域的位置。
另外，在曝光装置10中，在曝光处理之前控制基板9的高度和倾斜度中的至少一个，使得基板9的表面将与投影光学系统4的成像平面(聚焦平面)匹配。由此，在来自投影光学系统4的光的照射区域中的多个测量点中的每一个处测量基板9的高度的测量单元6(聚焦传感器)被设置在曝光装置10中。如图2所示，多个测量点6a的布置(布局)被固定在来自投影光学系统4的光的照射区域4a(在光路区域)中，并且，测量单元6被配置为在多个测量点6a中的每一个处测量基板9的高度。测量单元6包括多个倾斜入射型光学传感器，所述光学传感器接收通过使光倾斜地入射到基板9上而反射的光，并且使用该多个光学传感器以在多个测量点6a的每一个处测量基板的高度。结果，曝光装置10(控制单元7)可以基于多个测量点6a处的基板9的高度的测量结果控制基板9的高度和倾斜度中的至少一个。图2是示出来自投影光学系统4的光的照射区域4a和布置在照射区域内的多个测量点6a的示图。
这里，虽然根据本实施例的测量单元6被布置为包括使得光入射到基板9上的光学传感器，但是本发明不限于此。测量单元可以包括诸如电容传感器或压力传感器的传感器。虽然在图2所示的例子中在照射区域4a中以矩阵形式布置9个测量点6a，但是在照射区域4a中布置的测量点6a的数量和位置也不限于此。注意，以下，控制基板9的高度和倾斜度中的至少一个的操作可以被简称为“基板9在高度方向上的对准”。
近年，在半导体器件的制造工艺中采用称为FOWLP的半导体器件封装方法。如图3所示，FOWLP使用布置并通过由成型材料9b固定已经被预处理和切割的多个半导体芯片9a而形成的基板9。这种类型的基板9也被称为重构基板。通过使用由曝光装置执行的微光刻技术，在这种类型的基板9(重构基板)上形成图4所示的布线层11(布线11a)和电极焊盘12。图4是示出对于多个(四个)半导体芯片9a中的每一个形成了布线层11和电极焊盘12的状态的示图。从图4可以清楚地看出，布线层11和电极焊盘12不仅可以形成于各半导体芯片9a上，而且可以形成于成型材料9b上。并且，虽然在图4所示的例子中布线层11形成于各半导体芯片9a上，但是，例如可以在多个半导体芯片9a上形成将多个半导体芯片9a彼此连接的布线层。
在一些情况下，例如，可能难以执行重构基板上的成型材料的平坦化，并且，在基板表面上露出成型材料的区域中，表面粗糙度可能大(参见图5A)，可能形成凹部(参见图5B)，或者可能形成凸部(参见图5C)。即，在作为曝光装置10的曝光处理对象的基板9上，可能在要形成图案的区域(包括半导体芯片9a的区域)中形成了具有不同高度的台阶区域。并且，由于在基板上形成的层的一部分已经被去除，因此可能形成台阶区域。例如，一般通过执行使用在基板9的整个表面上形成的籽层作为导体的镀覆工艺，形成要在重构基板上形成的各布线层11。这种籽层可以加快在切割重构基板时使用的切割刀片的磨损(劣化)。由此，在形成各布线层11之后，去除在要通过切割刀片切割的切割区域13之上形成的籽层。结果，如图6所示，在形成各布线层11之后的基板9上，切割区域13变为具有比要在上面形成电极焊盘12的区域(上面已形成布线层11的区域)低的高度的台阶区域。
在上面已经以这种方式形成台阶区域的基板9中，当测量单元6要在多个测量点6a中的每一个处测量基板9的高度时，多个测量点6a中的一些测量点6a可以被布置在台阶区域(例如，切割区域13)中。在这种情况下，变得难以基于多个测量点6a的测量结果准确地执行基板9在高度方向上的对准。并且，尽管存在不使用多个测量点6a的测量结果中的布置于台阶区域中的各测量点的测量结果而执行基板9在高度方向上的对准的方法，但是，为了精确地执行对准，优选使用尽可能多的测量结果。
由此，根据本实施例的曝光装置10使得测量单元6在被照区域91处于从曝光位置偏移的位置(第二位置)(即，从照射区域4a偏移的位置(以下，称为偏移位置))的状态下在多个测量点6a中的每一个处测量基板9的高度。偏移位置是被确定为使得当测量单元6要测量基板9的高度时布置于多个部分区域92中的测量点6a的数量会大于当被照区域91被布置于曝光位置处时布置于所述多个部分区域92中的测量点6a的数量的位置。这种偏移位置可以基于指示基板9上的多个部分区域92的布置(布局)的信息(以下，称为布置信息)被确定。
例如，假定分别在其上面形成布线层11的多个部分区域92在被照区域91上彼此间隔开地布置并且通过一次曝光被照区域91在多个部分区域92中的每一个上形成图案(电极焊盘12)的情况。在这种情况下，如果被照区域91如图7所示的那样与照射区域4a对准(如果被照区域91被布置于曝光位置处)，那么多个测量点6a中的一些测量点6a可以被布置于多个部分区域92之间的切割区域13(台阶区域)中。因此，在这种状态下，难以基于多个测量点6a的测量结果准确地执行基板9在高度方向上的对准。
因此，根据本实施例的曝光装置10使得被照区域91被布置于偏移位置处(参见图8)，使得要布置于多个部分区域92中的测量点6a的数量将大于图7所示的状态中的数量。虽然在图8所示的例子中所有的测量点6a均布置于多个部分区域92中，但是不需要所有的测量点6a被布置在多个区域92中。通过以这种方式在偏移位置处布置被照区域91，可以基于多个测量点6a的测量结果精确地执行基板9在高度方向上的对准。这里，图7和图8是示出包含上面形成了布线层11的多个部分区域92的被照区域91的示图，并且，为了便于描述，省略了在各布线层11上形成的布线11a。多个部分区域92中的每一个是要在上面形成图案的区域，并且可以包括例如上面布置半导体芯片的区域。
下面将参照图9描述在根据本实施例的曝光装置10中曝光基板9上的各被照区域91的方法。图9是示出曝光基板9上的被照区域91的方法的流程图。图9所示的流程图的各处理由控制单元7控制。这里，假定如图7和图8所示，在要进行曝光处理的被照区域91上，上面分别形成布线层11的多个部分区域92被布置为彼此分开，并且，在多个部分区域92之间形成切割区域13(台阶区域)。但是，布置不限定于此。多个部分区域92不需要被布置为彼此分开。
在步骤S11中，控制单元7获得指示基板9上的多个部分区域92的布置的布置信息。除了指示基板9上的多个部分区域92的布置的信息之外，布置信息还可以包括指示多个部分区域92中的每一个的尺寸的信息。并且，可以从例如通过曝光装置10内部或外部的测量设备测量各部分区域92的尺寸和布置(执行全局对准测量)的结果，或者从指示各部分区域92的布置和尺寸的设计数据，获得布置信息。另外，布置信息可以是经由通信I/F或设置在曝光装置10上的控制面板由用户输入的信息。这里，虽然根据本实施例的布置信息是指示要在上面形成图案的各部分区域92的布置的信息，但它也可以是例如指示多个半导体芯片9a的布置的信息、指示形成电极焊盘12和布线层11的各区域的信息或指示切割区域13的信息。但是，这些信息可以被视为指示要在上面形成图案的各部分区域92的布置的代表信息。
在步骤S12中，控制单元7基于在步骤S11中获得的布置信息，估计(计算)基板上的、在被照区域91被布置于曝光位置处的情况下分别要布置多个测量点6a的位置。即，控制单元基于布置信息估计被照区域91被布置于曝光位置处的情况下的、被照区域91上的各测量点6a的位置。在图7所示的例子中，在9个测量点6a中，4个测量点6a分别布置在多个部分区域92中，并且剩余的5个测量点被布置在切割区域13中。
在步骤S13中，控制单元7确定布置被照区域91的偏移位置，使得要布置在多个部分区域92中的测量点6a的数量将大于被照区域91被布置在曝光位置处时的数量。如上所述，偏移位置是从曝光位置偏移的位置。例如，控制单元7基于在步骤S11中获得的布置信息和在步骤S12中获得的被照区域上的各测量点6a的位置信息确定偏移位置。此时，控制单元7可以确定偏移位置，使得尽可能多的测量点6a(多个测量点6a中的2/3或更多的测量点6a(优选地，所有测量点6a))将被布置在多个部分区域92中。这里，控制单元7可以在步骤S13中确定偏移位置，使得尽可能多的测量点6a将被布置在各部分区域92的半导体芯片9a上。在这种情况下，如果可能，控制单元7可以确定偏移位置，使得所有的测量点6a将被布置在半导体芯片9a上。
控制单元7还可以确定偏移位置，使得多个测量点6a中的基准测量点被布置在多个部分区域92中的任何一个上。基准测量点是用作从多个测量点6a获得的测量结果的基准的测量点。在本实施例中，在9个测量点6a中，基准测量点是布置在中心的测量点6a′。即，在基准测量点处测量的基板9的高度被用作在多个测量点6a中的每一个处测量的基板9的高度的基准。此外，优选地，控制单元7满足上述条件中的至少一个并且确定偏移位置，使得被照区域91相对于曝光位置的位置偏移将最小。以此方式，通过确定偏移位置，为了曝光被照区域91在曝光位置处布置被照区域91所需要的时间(即，确定照射区域4a上的被照区域91的位置所需要的时间)可以缩短，并因此在产量方面是有利的。
在步骤S14中，控制单元7使得被照区域91被布置于在步骤S13中确定的偏移位置上。可以通过移动例如基板台架5执行被照区域91向偏移位置的布置。因此，如图8所示，布置在多个部分区域92中的测量点6a的数量可以大于在曝光位置处布置被照区域91的状态下的数量。在步骤S15中，控制单元7使得测量单元6在被照区域91被布置在偏移位置处的状态下在多个测量点6a中的每一个处测量基板9的高度。
在步骤S16中，控制单元7基于步骤S15中的多个测量点6a处的基板的高度的测量结果，执行基板9在高度方向上的对准(控制基板9的高度和倾斜度中的至少一个)。结果，多个部分区域92的表面可以被布置在投影光学系统4的成像平面上。这里，即使在步骤S14中已经将被照区域91布置于偏移位置中，也可以存在没被布置在多个部分区域92中的测量点6a。在这种情况下，基于布置信息，控制单元7从在被照区域91被布置在偏移位置处之后设定的多个测量点6a选择布置在多个部分区域92中的测量点6a。然后，可以基于选择的测量点6a的测量结果，执行基板9在高度方向上的对准。即，优选在不使用没被布置于多个部分区域92中的测量点6a(例如，布置于切割区域13中的测量点6a)的测量结果的情况下执行基板9在高度方向上的对准。
在步骤S17中，如图7所示，通过移动基板台架5，控制单元7确定照射区域4a中的被照区域91的位置(即，在曝光位置处布置被照区域91)。在步骤S18中，控制单元7曝光布置于曝光位置处的被照区域91(控制曝光被照区域91的操作)。以此方式，对包括要在上面形成图案的多个部分区域92的被照区域91执行曝光处理。
如上所述，根据本实施例的曝光装置10使得被照区域91被布置在偏移位置处，使得要布置在多个部分区域92中的测量点6a的数量将大于被照区域91被布置在曝光位置处的状态下的数量。曝光装置10使得测量单元6在被照区域91被布置在偏移位置处的状态下在多个测量点6a中的每一个处测量基板9的高度。由此，可以基于来自多个测量点6a的测量结果，精确地执行基板9在高度方向上的对准。
本实施例描述了上面分别形成布线层11的多个部分区域92在要进行曝光处理的被照区域91上被布置为相互分开并且在多个部分区域92中的每一个上形成图案(电极焊盘12)的例子。但是，本发明不限于此。例如，即使在上面没形成诸如布线层11的层的重构基板被用作基板9的情况下，也能够以与上述的例子相同的方式执行曝光处理。在这种情况下，包含于被照区域91中的多个部分区域92中的每一个变成为其中布置一个半导体芯片9a的区域。然后，当测量单元6要在多个测量点6a中的每一个处测量基板9的高度时，被照区域91被布置在偏移位置处，使得更多的测量点6a将被布置在多个半导体芯片9a上。另外，在本实施例中，虽然使用重构基板作为基板9，但是本发明不限于此。即使是重构基板以外的基板，也能够以与上述例子相同的方式执行曝光处理(本发明可应用)。特别地，可以在具有台阶区域的基板上有效地执行曝光处理。
[物品的制造方法的实施例]
(物品制造方法)
根据本发明的实施例的物品制造方法适于制造物品，例如，诸如半导体器件等的微器件或具有微结构的元件等。根据本实施例的物品制造方法包括：通过使用上述的曝光装置在施加于基板上的感光剂上形成潜像图案的步骤(曝光基板的步骤)；和显影在前面的步骤中形成了潜像图案的基板的步骤。该制造方法还包括其它公知的步骤(例如，氧化、膜形成、沉积、掺杂、平坦化、蚀刻、抗蚀剂去除、切割、接合和封装)。当与常规的方法相比时，根据本实施例的物品制造方法至少在物品的性能、质量、生产率和制造成本中的至少一个上具有优势。
<其它实施例>
也可通过读出并执行记录于存储介质(也可被更完整地称为“非暂时性计算机可读存储介质”)上的计算机可执行指令(例如，一个或更多个程序)以执行上述实施例中的一个或更多个的功能并且/或者包含用于执行上述实施例中的一个或更多个的功能的一个或更多个电路(例如，应用特定集成电路(ASIC))的系统或装置的计算机，或者，通过由系统或装置的计算机通过例如读出并执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或更多个的功能并且/或者控制一个或更多个电路以执行上述实施例中的一个或更多个的功能执行的方法，实现本发明的实施例。计算机可包括一个或更多个处理器(例如，中央处理单元(CPU)、微处理单元(MPU))，并且可包含单独的计算机或单独的处理器的网络，以读出并执行计算机可执行指令。计算机可执行指令可例如从网络或存储介质被提供给计算机。存储介质可包含例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储器、光盘(诸如紧致盘(CD)、数字万用盘(DVD)或蓝光盘(BD)TM)、快擦写存储器设备和记忆卡等中的一个或更多个。
其它实施例
本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给系统或装置，该系统或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有这样的修改以及等同的结构和功能。

Claims (11)

1.一种曝光基板的第一被照区域的曝光装置，其特征在于包括：
测量单元，被配置为在第一被照区域上的多个测量点中的每一个处测量基板的高度；和
控制单元，被配置为基于通过测量单元获得的测量结果控制基板的高度和倾斜度中的至少一个，以及控制将基板的第一被照区域布置在第一位置中并且在第一被照区域布置于第一位置中的同时曝光第一被照区域的操作，
其中，第一被照区域包含要在其上形成图案的多个部分区域，以及
通过将第一被照区域布置在相对于第一位置偏移的第二位置中使得当第一被照区域被布置在第二位置时布置于第一被照区域中的所述多个部分区域上的测量点的数量大于当将第一被照区域布置在第一位置中并曝光时布置于第一被照区域中的所述多个部分区域上的测量点的数量，控制单元使测量单元测量基板的高度。
2.根据权利要求1所述的装置，其中，所述多个测量点包含基准测量点，
在基准测量点处测量的基板的高度被用作在所述多个测量点中的每一个处测量的基板的高度的基准，以及
通过将第一被照区域布置在第二位置中使得基准测量点被布置于所述多个部分区域中的任一个上，控制单元使测量单元测量基板的高度。
3.根据权利要求1所述的装置，其中，通过将第一被照区域布置在第二位置中使得所述多个测量点中的不少于2/3的测量点被布置于所述多个部分区域上，控制单元使测量单元测量基板的高度。
4.根据权利要求1所述的装置，其中，基于指示基板中的所述多个部分区域的布置的信息，控制单元确定第一被照区域从第一位置到第二位置的偏移量。
5.根据权利要求1所述的装置，其中，当将第一被照区域布置在第二位置中并且使测量单元测量基板的高度之后，控制单元控制将第一被照区域布置在第一位置中并且曝光第一被照区域的操作。
6.根据权利要求1所述的装置，其中，基于指示基板中的所述多个部分区域的布置的信息，控制单元从所述多个测量点中选择当将第一被照区域布置于第二位置中时布置于所述多个部分区域上的测量点，并且基于来自所选择的测量点的测量结果控制基板的高度和倾斜度中的至少一个。
7.根据权利要求1所述的装置，其中，所述多个测量点的布置在第一被照区域中是固定的。
8.根据权利要求1所述的装置，还包括：
台架，被配置为在保持基板的同时能够移动，
其中，控制单元通过移动台架来将第一被照区域布置在第二位置中。
9.一种物品的制造方法，其特征在于，所述方法包括：
通过使用曝光装置曝光基板；
显影曝光的基板；和
处理经显影的基板以制造物品，
其中，所述曝光装置曝光基板的第一被照区域并且包括：
测量单元，被配置为在第一被照区域上的多个测量点中的每一个处测量基板的高度；和
控制单元，被配置为基于通过测量单元获得的测量结果控制基板的高度和倾斜度中的至少一个，以及控制将基板的第一被照区域布置在第一位置中并且在第一被照区域布置于第一位置中的同时曝光第一被照区域的操作，
其中，第一被照区域包含要在其上形成图案的多个部分区域，以及
通过将第一被照区域布置在相对于第一位置偏移的第二位置中使得当第一被照区域被布置在第二位置时布置于第一被照区域中的所述多个部分区域上的测量点的数量大于当将第一被照区域布置在第一位置中并曝光时布置于第一被照区域中的所述多个部分区域上的测量点的数量，控制单元使测量单元测量基板的高度。
10.根据权利要求9所述的方法，其中，基板包含在其上通过成型材料固定多个半导体芯片的基板，以及
所述多个部分区域中的每一个包含在其中布置一个半导体芯片的区域。
11.一种曝光基板的第一被照区域的曝光方法，其特征在于包括如下步骤：
在第一被照区域上的多个测量点中的每一个中测量基板的高度；
基于测量步骤中的测量结果控制基板的高度和倾斜度中的至少一个；和
将基板的第一被照区域布置在第一位置中并且在第一被照区域布置于第一位置中的同时曝光第一被照区域，
其中，第一被照区域包含要在其上形成图案的多个部分区域，以及
在测量步骤中，被照区域被布置在相对于第一位置偏移的第二位置中，使得当第一被照区域被布置在第二位置时布置于第一被照区域中的所述多个部分区域上的测量点的数量大于当将第一被照区域布置在第一位置中并曝光时布置于第一被照区域的所述多个部分区域上的测量点的数量。
CN201711141060.5A 2016-11-18 2017-11-17 曝光装置、曝光方法和物品的制造方法 Active CN108073048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016225372A JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法
JP2016-225372 2016-11-18

Publications (2)

Publication Number Publication Date
CN108073048A CN108073048A (zh) 2018-05-25
CN108073048B true CN108073048B (zh) 2020-10-09

Family

ID=62146901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711141060.5A Active CN108073048B (zh) 2016-11-18 2017-11-17 曝光装置、曝光方法和物品的制造方法

Country Status (5)

Country Link
US (1) US10234775B2 (zh)
JP (1) JP6364059B2 (zh)
KR (1) KR102276616B1 (zh)
CN (1) CN108073048B (zh)
TW (1) TWI659273B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137363B2 (ja) * 2018-06-11 2022-09-14 キヤノン株式会社 露光方法、露光装置、物品の製造方法及び計測方法
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
DE102019112156B3 (de) * 2019-05-09 2020-09-17 Carl Zeiss Smt Gmbh Autofokussierverfahren für eine Abbildungsvorrichtung
KR20230148231A (ko) 2021-04-09 2023-10-24 가부시키가이샤 니콘 노광 장치 및 배선 패턴 형성 방법
CN117616343A (zh) 2021-07-12 2024-02-27 株式会社尼康 曝光装置及布线图案形成方法
JPWO2023286724A1 (zh) 2021-07-12 2023-01-19
KR20240019246A (ko) 2021-07-12 2024-02-14 가부시키가이샤 니콘 노광 장치 및 계측 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636991A (ja) * 1992-07-20 1994-02-10 Nikon Corp 投影露光装置
CN102486616A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 一种曝光方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドｉｃおよびその製造方法
JP3303329B2 (ja) * 1992-03-25 2002-07-22 株式会社ニコン 焦点置検出装置、露光装置及び方法
JP3428973B2 (ja) * 1992-08-19 2003-07-22 キヤノン株式会社 面位置検出方法及びそれを用いた投影露光装置
KR970067585A (ko) * 1996-03-25 1997-10-13 오노 시게오 결상특성의 측정방법 및 투영노광방법
JP3428872B2 (ja) * 1997-08-29 2003-07-22 キヤノン株式会社 露光方法および装置
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
JP3211810B2 (ja) * 1999-04-26 2001-09-25 株式会社ニコン 露光装置、露光方法、及び集積回路の製造方法
US6381004B1 (en) * 1999-09-29 2002-04-30 Nikon Corporation Exposure apparatus and device manufacturing method
JP2002100552A (ja) 2000-09-21 2002-04-05 Nikon Corp 走査露光装置及びこの装置に用いる面位置検出方法
JP2002313706A (ja) * 2001-04-17 2002-10-25 Nikon Corp 露光装置および制御プログラム
JP2002334826A (ja) * 2001-05-09 2002-11-22 Canon Inc 露光方法、面位置合わせ方法、露光装置及びデバイス製造方法
JP2008016828A (ja) * 2006-06-09 2008-01-24 Canon Inc 露光装置およびデバイス製造方法
JP2017156512A (ja) * 2016-03-01 2017-09-07 キヤノン株式会社 露光装置、及び物品の製造方法
JP6415479B2 (ja) * 2016-06-01 2018-10-31 キヤノン株式会社 露光装置、露光方法、及び半導体パッケージの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636991A (ja) * 1992-07-20 1994-02-10 Nikon Corp 投影露光装置
CN102486616A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 一种曝光方法

Also Published As

Publication number Publication date
KR20180056398A (ko) 2018-05-28
CN108073048A (zh) 2018-05-25
KR102276616B1 (ko) 2021-07-13
JP6364059B2 (ja) 2018-07-25
US10234775B2 (en) 2019-03-19
TWI659273B (zh) 2019-05-11
TW201833673A (zh) 2018-09-16
US20180143542A1 (en) 2018-05-24
JP2018081281A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
CN108073048B (zh) 曝光装置、曝光方法和物品的制造方法
KR102175554B1 (ko) 노광 장치, 노광 방법 및 물품 제조 방법
US8091048B2 (en) Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape
TWI579661B (zh) 取得鄰近第一拍攝區域之第二拍攝區域的位置之方法，曝光方法，曝光設備，及製造物品之方法
US8097473B2 (en) Alignment method, exposure method, pattern forming method, and exposure apparatus
WO2005083513A2 (en) Composite patterning with trenches
KR20210033907A (ko) 마크 위치 결정 방법, 리소그래피 방법, 물품제조방법, 프로그램 및 리소그래피 장치
KR102566155B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
KR20170077041A (ko) 평가 방법, 노광 방법, 및 물품의 제조 방법
KR20230047898A (ko) 기판상의 복수의 숏 영역의 배열을 구하는 방법, 노광 방법, 노광 장치, 물품의 제조 방법, 비일시적 컴퓨터 판독 가능한 기억 매체, 및 정보처리장치
KR102396139B1 (ko) 리소그래피 장치, 리소그래피 방법, 결정 방법, 프로그램 및 물품 제조 방법
US10267749B2 (en) Inspection method
US11934098B2 (en) Detection apparatus, lithography apparatus, and article manufacturing method
CN107402497B (zh) 曝光掩模、曝光设备和用于校准曝光设备的方法
US11187993B2 (en) Exposure apparatus and method of manufacturing article
EP3709083A1 (en) Exposure apparatus and article manufacturing method
US20150338746A1 (en) Exposure apparatus, exposure method, and device manufacturing method
JP2013135201A (ja) 露光方法及びデバイス製造方法
JP2006086450A (ja) 波形選択方法、位置補正方法、露光装置、並びにデバイス製造方法
KR20210001968A (ko) 패턴 형성 방법 및 물품의 제조 방법
JP2014203984A (ja) 計測装置、計測方法、リソグラフィ装置、および物品の製造方法
JP2019074566A (ja) 決定方法、形成方法、物品の製造方法、プログラム、およびリソグラフィ装置
JP2009010130A (ja) 露光装置及びデバイス製造方法
JP2005064394A (ja) 検出方法、露光方法、露光装置、及び、デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant