KR20180056398A - 노광 장치, 노광 방법 및 물품의 제조 방법 - Google Patents

노광 장치, 노광 방법 및 물품의 제조 방법 Download PDF

Info

Publication number
KR20180056398A
KR20180056398A KR1020170153551A KR20170153551A KR20180056398A KR 20180056398 A KR20180056398 A KR 20180056398A KR 1020170153551 A KR1020170153551 A KR 1020170153551A KR 20170153551 A KR20170153551 A KR 20170153551A KR 20180056398 A KR20180056398 A KR 20180056398A
Authority
KR
South Korea
Prior art keywords
substrate
shot area
measurement
height
measurement points
Prior art date
Application number
KR1020170153551A
Other languages
English (en)
Other versions
KR102276616B1 (ko
Inventor
신이치로 히라이
준이치 모토지마
나오토 오오카와
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20180056398A publication Critical patent/KR20180056398A/ko
Application granted granted Critical
Publication of KR102276616B1 publication Critical patent/KR102276616B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G03F7/70725—Stages control
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/767—Means for aligning
    • H01L2224/76753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/769—Means for monitoring the connection process
    • H01L2224/76901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7698—Apparatus for connecting with build-up interconnects specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

본 발명은, 복수의 계측점의 각각에서 기판의 높이를 계측하도록 구성되는 계측 유닛, 및 상기 계측 유닛에 의해 취득된 계측 결과에 기초하여 상기 기판의 높이를 제어하고, 상기 기판의 샷 영역을 제1 위치에 배치하고 상기 샷 영역을 노광하는 동작을 제어하도록 구성되는 제어 유닛을 포함하고, 상기 샷 영역은 복수의 부분 영역을 포함하며, 상기 제어 유닛은 상기 샷 영역을 상기 제1 위치에 배치할 때보다 상기 복수의 부분 영역에 배치된 계측점의 수가 많아지도록 상기 제1 위치와는 상이한 제2 위치에 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 하는, 기판을 노광하는 노광 장치를 제공한다.

Description

노광 장치, 노광 방법 및 물품의 제조 방법{EXPOSURE APPARATUS, EXPOSURE METHOD, AND METHOD OF MANUFACTURING ARTICLE}
본 발명은, 노광 장치, 노광 방법 및 물품의 제조 방법에 관한 것이다.
최근, FOWLP(Fan Out Wafer Level Packaging) 이라고 불리는 반도체 디바이스 패키징 방법이, 반도체 디바이스 제조 공정에서 채용되고 있다. FOWLP는, 전처리되고 다이싱된 복수의 반도체 칩을 배열해서 몰딩재에 의해 고정함으로써 구성되는 기판에 노광 장치를 사용해서 배선층, 전극 패드 등을 형성하는 방법이다. 이러한 기판을 재구성 기판이라고도 칭한다.
노광 장치에서는, 투영 광학계의 결상면(포커스면)에 기판의 표면을 배치하기 위해서, 투영 광학계로부터의 광의 광로 영역 내에서의 복수의 계측점 각각에서 기판의 높이를 계측하고, 그 계측 결과에 기초하여, 높이 방향에서의 기판의 위치 정렬이 행하여진다. 그러나, 예를 들어 재구성 기판에서는 몰딩재의 평탄화 달성의 어려움에 의해 또는 기판 상에 형성된 층의 일부의 제거에 의해, 노광 장치에 의해 노광 처리를 행하는 대상 기판에 단차가 형성될 수 있다. 이러한 기판에서는, 단차에 의해 높이가 서로 상이한 2개의 영역에 각각 계측점이 배치되면, 복수의 계측점의 계측 결과에 기초하여, 높이 방향에서의 기판의 위치를 정밀하게 정렬하는 것이 곤란해질 수 있다. 일본 특허 공개 제2002-100552호에는, 복수의 계측점(센서)의 기판 높이 계측 결과 중, 기판의 높이 방향의 위치 정렬에 사용하는 계측점을 선택하는 방법이 개시되고 있다.
노광 장치에서는, 높이 방향에서의 기판의 위치 정렬을 정밀하게 행할 수 있도록, 복수의 계측점에서의 계측 결과 중 가능한 한 많은 계측 결과를 사용하는 것이 바람직하다.
본 발명은, 예를 들어 기판의 높이 방향의 위치 정렬을 정밀하게 행하는데 유리한 기술을 제공한다.
본 발명의 일 양태에 따르면, 투영 광학계를 통해 기판을 노광하는 노광 장치가 제공되며, 상기 장치는, 상기 투영 광학계로부터의 광의 광로 영역 내의 복수의 계측점의 각각에서 상기 기판의 높이를 계측하도록 구성되는 계측 유닛; 및 상기 계측 유닛에 의해 취득된 계측 결과에 기초하여 상기 기판의 높이와 기울기 중 하나 이상을 제어하고, 상기 기판의 샷 영역을 제1 위치에 배치하고 상기 샷 영역을 노광하는 동작을 제어하도록 구성되는 제어 유닛을 포함하고, 상기 샷 영역은 패턴이 형성될 복수의 부분 영역을 포함하며, 상기 제어 유닛은, 상기 샷 영역을 상기 제1 위치에 배치했을 때보다 상기 복수의 부분 영역에 배치되는 계측점의 수가 많아지도록, 상기 제1 위치와는 상이한 제2 위치에 상기 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 한다.
본 발명의 추가의 특징은 첨부된 도면을 참고한 예시적인 실시예에 대한 이하의 설명으로부터 명확해질 것이다.
도 1은 제1 실시예에 따른 노광 장치를 도시하는 개략도이다.
도 2는 투영 광학계로부터의 광의 조사 영역과, 그 영역 내측에 배치된 복수의 계측점을 도시하는 도면이다.
도 3은 기판(재구성 기판)을 도시하는 도면이다.
도 4는 복수의 반도체 칩의 각각에 대하여 배선층 및 전극 패드를 형성한 상태를 도시하는 도면이다.
도 5a는 재구성 기판의 단면을 도시하는 도면이다.
도 5b는 재구성 기판의 단면을 도시하는 도면이다.
도 5c는 재구성 기판의 단면을 도시하는 도면이다.
도 6은 배선층이 형성된 후의 재구성 기판의 단면을 도시하는 도면이다.
도 7은 노광 위치에 샷 영역을 배치한 상태를 도시하는 도면이다.
도 8은 노광 위치로부터 시프트된 위치에 샷 영역을 배치한 상태를 도시하는 도면이다.
도 9는 기판의 샷 영역을 노광하는 방법을 나타내는 흐름도이다.
본 발명의 예시적인 실시예를 첨부의 도면을 참고하여 이하에서 설명한다. 도면 전체에 걸쳐 동일한 참조 번호는 동일한 부재를 나타내며, 그에 대한 반복적인 설명은 주어지지 않는다.
<제1 실시예>
본 발명에 따른 제1 실시예의 노광 장치(10)에 대해서 도 1을 참조하면서 설명한다. 도 1은 제1 실시예에 따른 노광 장치(10)를 도시하는 개략도이다. 제1 실시예에 따른 노광 장치(10)는, 예를 들어 광원(1), 조명 광학계(2), 마스크 스테이지(3), 투영 광학계(4), 기판 스테이지(5), 계측 유닛(6), 및 제어 유닛(7)을 포함할 수 있다. 제어 유닛(7)은, 예를 들어 CPU 및 메모리를 갖고, 노광 장치(10)의 각 유닛을 제어한다(기판(9)의 샷 영역을 노광하는 동작을 제어한다). 또한, 본 실시예에서는, 투영 광학계(4)로부터 사출된 광의 광축과 평행한 방향을 Z 방향으로 하고, 당해 광축에 수직이고 서로 직교하는 2개의 방향을 X 방향 및 Y 방향으로 한다.
광원(1)은, 예를 들어 i선 수은 램프나 엑시머 레이저로 구성되며, 기판(9)을 노광하기 위한 광(노광 광)을 사출한다. 조명 광학계(2)는, 광원(1)으로부터 사출된 광을 도광하여, 마스크 스테이지(3)에 의해 보유지지된 마스크(8)를 균일하게 조명한다. 투영 광학계(4)는, 미리정해진 투영 배율을 갖고, 마스크(8)에 형성된 패턴을 기판(9)에 투영한다. 기판 스테이지(5)는, 기판(9)을 보유지지하면서 이동 가능하도록 구성되어 있고, 그 위치 및 자세가 간섭계나 인코더(도시하지 않음) 등의 위치 계측 기구에 의해 고정밀도로 관리된다.
이렇게 구성된 노광 장치(10)에서는, 기판(9)의 샷 영역을 노광 위치(제1 위치)에 배치하고, 투영 광학계(4)로부터의 광에서 당해 샷 영역을 노광하는 노광 처리를 행한다. 즉, 노광 처리는, 당해 샷 영역 상에 공급(도포)된 레지스트나 폴리이미드 등의 감광성 재료를, 투영 광학계(4)로부터의 광(마스크의 패턴 상)에 의해 노광하여 그 감광성 재료를 반응시키는 처리이다. 이러한 노광 처리는, 기판 스테이지(5)를 단계적으로 이동시키면서 기판(9)의 복수의 샷 영역의 각각에 대해서 순차적으로 행하여진다. 후속하여, 기판(9)의 현상 처리 후에, 기판(9)(더 구체적으로는, 기판 상에 공급된 감광성 재료)에 패턴을 형성한다. 여기서, 샷 영역이란, 1회의 노광 처리 동작에서 일괄하여 노광되는 기판(9)의 영역이다(즉, 투영 광학계(4)로부터의 광의 조사 영역에 배치되는 기판(9)의 영역이다). 투영 광학계(4)로부터의 광의 조사 영역이란, 투영 광학계(4)로부터 사출된 광의 광로 영역이다. 또한, 노광 위치이란, 투영 광학계(4)로부터의 광으로 샷 영역을 노광할 때에 당해 샷 영역이 배치되는 위치이다. 즉, 노광 위치이란, 조사 영역(투영 광학계(4)로부터의 광의 광로 영역)에 대하여 샷 영역의 위치를 결정했을 때의 당해 샷 영역의 위치이다.
또한, 노광 장치(10)에서는, 노광 처리 전에, 투영 광학계(4)의 결상면(포커스면)에 기판(9)의 표면이 일치하도록, 기판(9)의 높이와 기울기 중 하나 이상이 제어된다. 그로 인해, 노광 장치(10)에는, 투영 광학계(4)로부터의 광의 조사 영역의 복수의 계측점 각각에 기판(9)의 높이를 계측하는 계측 유닛(6)(포커스 센서)이 제공된다. 도 2에 도시한 바와 같이, 투영 광학계(4)로부터의 광의 조사 영역(4a) 내(광로 영역 내)에서 복수의 계측점(6a)의 배치(레이아웃)가 고정되어 있고, 계측 유닛(6)은 복수의 계측점(6a)의 각각에서 기판(9)의 높이를 계측하도록 구성된다. 계측 유닛(6)은, 기판(9)에 광을 경사지게 입사시켜서 반사된 광을 수광하는 경사-입사형 광학 센서를 복수 포함하고, 이들 복수의 광학 센서를 사용하여 복수의 계측점(6a) 각각에서 기판의 높이를 계측한다. 이에 의해, 노광 장치(10)(제어 유닛(7))는, 복수의 계측점(6a)에서의 기판(9)의 높이의 계측 결과에 기초하여, 기판(9)의 높이와 기울기 중 하나 이상을 제어할 수 있다. 도 2는, 투영 광학계(4)로부터의 광의 조사 영역(4a)과 그 내측에 배치된 복수의 계측점(6a)을 도시하는 도면이다.
여기서, 본 실시예 따른 계측 유닛(6)은 기판(9)에 광을 입사시키는 광학 센서를 포함하도록 배치되지만, 본 발명은 이것으로 한정되는 것은 아니다. 계측 유닛은 커패시턴스 센서나 압력 센서 등의 센서를 포함할 수 있다. 또한, 도 2에 도시하는 예에서는, 조사 영역(4a) 내에 9개의 계측점(6a)이 매트릭스 형상으로 배치되어 있지만, 조사 영역(4a) 내에 배치되는 계측점(6a)의 수 및 위치는 이것으로 한정되는 것은 아니다. 이하에서는, 기판(9)의 높이와 기울기 중 하나 이상을 제어하는 동작을, 간단히 "높이 방향에서의 기판(9)의 정렬"이라고 칭할 수 있다.
최근, FOWLP라고 불리는 반도체 디바이스 패키징 방법이, 반도체 디바이스의 제조 공정에서 채용되고 있다. FOWLP는, 도 3에 도시한 바와 같이, 전처리되고 다이싱된 복수의 반도체 칩(9a)을 배열해서 몰딩재(9b)에 의해 고정함으로써 구성되는 기판(9)을 사용한다. 이러한 종류의 기판(9)은 재구성 기판이라고도 지칭된다. 이러한 종류의 기판(9)(재구성 기판)에 대하여, 노광 장치에 의해 실행되는 마이크로 리소그래피 기술을 사용하여, 도 4에 도시한 바와 같은 배선층(11)(배선(11a)) 및 전극 패드(12)가 형성된다. 도 4는, 복수(4개)의 반도체 칩(9a)의 각각에 대하여 배선층(11) 및 전극 패드(12)를 형성한 상태를 도시하는 도면이다. 배선층(11) 및 전극 패드(12)는, 도 4로부터 알 수 있는 바와 같이, 반도체 칩(9a) 위뿐만 아니라, 몰딩재(9b) 상에도 형성될 수 있다. 또한, 도 4에 도시하는 예에서는, 각 반도체 칩(9a)에 대하여 배선층(11)이 형성되어 있지만, 예를 들어 복수의 반도체 칩(9a)을 서로 연결하는 배선층이 당해 복수의 반도체 칩(9a) 상에 형성될 수 있다.
일부 경우에, 예를 들어 재구성 기판에서의 몰딩재의 평탄화는 실행하기가 어렵고, 기판 표면에서 몰딩재가 노출되는 영역에서 표면 조도가 크거나(도 5a 참조), 오목부가 형성되거나(도 5b 참조), 볼록부가 형성되거나(도 5c 참조) 할 수 있다. 즉, 노광 장치(10)에 의한 노광 처리의 대상인 기판(9)에서, 패턴을 형성해야 할 영역(반도체 칩(9a)을 포함하는 영역)에 대하여 높이가 다른 단차 영역이 형성될 수 있다. 또한, 기판 상에 형성된 층의 일부가 제거되어 있기 때문에, 단차 영역이 형성될 수 있다. 예를 들어, 재구성 기판 상에 형성되는 배선층(11)은, 일반적으로 기판(9)의 전체면에 형성된 시드 층을 도체로서 사용하여 도금 처리를 행함으로써 형성된다. 이러한 시드 층은, 재구성 기판을 다이싱할 때에 그것에 사용되는 다이싱 블레이드의 마모(열화)를 빠르게 할 수 있다. 그로 인해, 다이싱 블레이드에 의해 절단되는 절단 영역(13) 상에 형성되는 시드 층은, 각 배선층(11)이 형성된 후에 제거된다. 그 결과, 각각의 배선층(11)의 형성 후의 기판(9)에서는, 도 6에 도시한 바와 같이, 절단 영역(13)이, 전극 패드(12)를 형성해야 할 영역(배선층(11)이 형성된 영역)보다 높이가 낮은 단차 영역이 된다.
이렇게 단차 영역이 형성된 기판(9)에서는, 복수의 계측점(6a) 각각에서의 기판(9)의 높이를 계측 유닛(6)이 계측할 때, 복수의 계측점(6a) 중 몇몇 계측점(6a)이 단차 영역(예를 들어, 절단 영역(13))에 배치될 수 있다. 이 경우, 복수의 계측점(6a)의 계측 결과에 기초하여 높이 방향에서의 기판(9)의 위치 정렬을 정밀하게 행하는 것이 곤란해질 수 있다. 또한, 복수의 계측점(6a)의 계측 결과 중, 단차 영역에 배치된 각 계측점의 계측 결과를 사용하지 않고 기판(9)의 높이 방향의 정렬을 행하는 방법도 있지만, 정렬을 정밀하게 행하기 위해서는 가능한 한 많은 계측 결과를 사용하는 것이 바람직하다.
그래서, 본 실시예에 따른 노광 장치(10)는, 노광 위치로부터 시프트된 위치(제2 위치)(즉, 조사 영역(4a)으로부터 시프트된 위치(이하, 시프트 위치라 칭한다))에 샷 영역(91)을 배치한 상태에서, 계측 유닛(6)이 복수의 계측점(6a) 각각에서 기판(9)의 높이를 계측하게 한다. 시프트 위치는, 계측 유닛(6)이 기판(9)의 높이를 계측할 때에 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수가, 샷 영역(91)을 노광 위치에 배치했을 때에 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수보다도 많아지도록 결정된 위치이다. 이러한 시프트 위치는, 기판(9)의 복수의 부분 영역(92)의 배치(레이아웃)를 나타내는 정보(이하, 배치 정보라 칭한다)에 기초하여 결정될 수 있다.
예를 들어, 샷 영역(91)에, 배선층(11)이 각각 형성된 복수의 부분 영역(92)이 서로 이격되어 배치되어 있고, 당해 샷 영역(91)을 일괄에 노광함으로써 복수의 부분 영역(92)의 각각에 패턴(전극 패드(12))을 형성하는 경우를 상정한다. 이 경우에서, 도 7에 도시하는 바와 같이 샷 영역(91)을 조사 영역(4a)에 정렬시키면(샷 영역(91)을 노광 위치에 배치하면), 복수의 계측점(6a) 중 몇몇 계측점(6a)이 복수의 부분 영역(92)의 사이의 절단 영역(13)(단차 영역)에 배치될 수 있다. 그로 인해, 이 상태에서는, 복수의 계측점(6a)의 계측 결과에 기초하여, 높이 방향에서의 기판(9)의 정렬을 정밀하게 행하는 것이 곤란하다.
그로 인해, 본 실시예에 따른 노광 장치(10)는, 도 7에 나타내는 상태보다 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수가 많아지도록, 시프트 위치에 샷 영역(91)을 배치시킨다(도 8 참조). 도 8에 나타내는 예에서는, 모든 계측점(6a)이 복수의 부분 영역(92)에 배치되어 있지만, 모든 계측점(6a)을 복수의 부분 영역(92)에 배치하지 않아도 된다. 이렇게 샷 영역(91)을 시프트 위치에 배치시킴으로써, 복수의 계측점(6a)의 계측 결과에 기초하여, 높이 방향에서의 기판(9)의 정렬을 정밀하게 행할 수 있다. 여기서, 도 7 및 도 8은, 배선층(11)이 형성된 복수의 부분 영역(92)을 포함하는 샷 영역(91)을 도시하는 도면이며, 각 배선층(11)에 형성된 배선(11a)은 설명 편의를 위해 생략되어 있다. 복수의 부분 영역(92)의 각각은, 패턴을 형성해야 할 영역이며, 예를 들어 1개의 반도체 칩이 배치된 영역을 포함할 수 있다.
본 실시예에 따른 노광 장치(10)에서 기판(9)의 샷 영역(91)을 노광하는 방법을 도 9를 참조하면서 설명한다. 도 9는, 기판(9)의 샷 영역(91)을 노광하는 방법을 나타내는 흐름도이다. 도 9에 나타내는 흐름도의 각 공정은 제어 유닛(7)에 의해 제어된다. 여기에서는, 도 7 및 도 8에 도시한 바와 같이, 노광 처리를 행해야 할 샷 영역(91)에는, 배선층(11)이 각각 형성된 복수의 부분 영역(92)이 서로 이격되어 배치되어 있고, 복수의 부분 영역(92)의 사이에는 절단 영역(13)(단차 영역)이 형성되어 있는 것으로 한다. 그러나, 배치는 이에 한정되는 것은 아니다. 복수의 부분 영역(92)은 서로 이격되어 배치되어 있지 않아도 된다.
단계 S11에서는, 제어 유닛(7)은 기판(9)에서의 복수의 부분 영역(92)의 배치를 나타내는 배치 정보를 취득한다. 배치 정보는, 기판(9)에서의 복수의 부분 영역(92)의 배치를 나타내는 정보 외에, 복수의 부분 영역(92)의 각각의 크기를 나타내는 정보를 포함할 수 있다. 또한, 배치 정보는, 예를 들어 각 부분 영역(92)의 배치 및 크기를 노광 장치(10)의 내부 또는 외부의 계측 장치에 의해 계측(글로벌 얼라인먼트 계측)한 결과로부터 취득될 수 있거나, 각 부분 영역(92)의 배치 및 크기를 나타내는 설계 데이터로부터 취득될 수 있다. 또한, 배치 정보는, 노광 장치(10)에 제공된 제어 패널 또는 통신 I/F를 통해 유저에 의해 입력된 정보일 수 있다. 여기서, 본 실시예에 따른 배치 정보는, 패턴을 형성해야 할 부분 영역(92)의 배치를 나타내는 정보이지만, 예를 들어 복수의 반도체 칩(9a)의 배치를 나타내는 정보, 배선층(11) 및 전극 패드(12)를 형성해야 할 각 영역을 나타내는 정보, 또는 절단 영역(13)의 배치를 나타내는 정보이어도 된다. 그러나, 이들 정보는, 패턴을 형성해야 할 각 부분 영역(92)의 배치를 나타내는 정보를 나타내는 것으로 간주될 수 있다.
단계 S12에서는, 제어 유닛(7)은, 샷 영역(91)이 노광 위치에 배치되었을 경우에서 복수의 계측점(6a)이 각각 기판 상에 배치되는 위치를, 단계 S11에서 취득한 배치 정보에 기초하여 추정한다(산출한다). 즉, 제어 유닛(7)은, 배치 정보에 기초하여, 샷 영역(91)이 노광 위치에 배치되었을 경우에서의 각 계측점(6a)의 샷 영역(91) 상의 위치를 추정한다. 도 7에 나타내는 예에서는, 9개의 계측점(6a) 중, 4개의 계측점(6a)이 복수의 부분 영역(92)에 각각 배치되어 있고, 나머지 5개의 계측점이 절단 영역(13)에 배치된다.
단계 S13에서는, 제어 유닛(7)은, 샷 영역(91)이 노광 위치에 배치되었을 때보다 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수가 많아지도록, 샷 영역(91)을 배치시키는 시프트 위치를 결정한다. 시프트 위치란, 전술한 바와 같이, 노광 위치로부터 시프트된 위치이다. 예를 들어, 제어 유닛(7)은, 단계 S11에서 취득한 배치 정보 및 단계 S12에서 취득한 각 계측점(6a)의 샷 영역 상의 위치 정보에 기초하여 당해 시프트 위치를 결정한다. 이때, 제어 유닛(7)은, 가능한 한 많은 계측점(6a)(복수의 계측점(6a) 중 2/3 이상의 계측점(6a)(바람직하게는, 모든 계측점(6a)))이 복수의 부분 영역(92)에 배치되도록 시프트 위치를 결정할 수 있다. 여기서, 제어 유닛(7)은, 단계 S13에서, 가능한 한 많은 계측점(6a)이, 각 부분 영역(92)의 반도체 칩(9a) 상에 배치되도록, 시프트 위치를 결정해도 된다. 이 경우에서, 제어 유닛(7)은, 가능하면, 모든 계측점(6a)이 반도체 칩(9a) 상에 배치되도록, 시프트 위치를 결정할 수 있다.
또한, 제어 유닛(7)은, 복수의 계측점(6a) 중 기준 계측점이 복수의 부분 영역(92) 중 어느 하나에 배치되도록 시프트 위치를 결정할 수 있다. 기준 계측점이란, 복수의 계측점(6a)으로부터 취득된 계측 결과의 기준이 되는 계측점이다. 본 실시예에서는, 9개의 계측점(6a) 중, 중심에 배치되어 있는 계측점(6a')이 기준 계측점이다. 즉, 기준 계측점에서 계측된 기판(9)의 높이가, 복수의 계측점(6a)의 각각에서 계측된 기판(9)의 높이의 기준으로서 사용된다. 추가적으로, 제어 유닛(7)은, 상술한 조건 중 적어도 1개를 충족하고, 노광 위치에 대한 샷 영역(91)의 위치 어긋남이 최소가 되도록 시프트 위치를 결정하는 것이 바람직하다. 이와 같이, 시프트 위치를 결정함으로써, 샷 영역(91)을 노광하기 위해서 당해 샷 영역(91)을 노광 위치에 배치하는 시간(즉, 샷 영역(91)의 조사 영역(4a) 상의 위치를 결정하는데 요구되는 시간)을 단축시킬 수 있고, 따라서 스루풋의 점에서 유리해진다.
단계 S14에서는, 제어 유닛(7)은, 단계 S13에서 결정된 시프트 위치에 샷 영역(91)을 배치시킨다. 시프트 위치에의 샷 영역(91)의 배치는, 예를 들어 기판 스테이지(5)를 이동시킴으로써 행하여 질 수 있다. 이에 의해, 도 8에 도시한 바와 같이, 샷 영역(91)이 노광 위치에 배치되어 있는 상태보다 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수를 많게 할 수 있다. 단계 S15에서는, 제어 유닛(7)은, 샷 영역(91)을 시프트 위치에 배치한 상태에서, 복수의 계측점(6a) 각각에서 기판(9)의 높이를 계측 유닛(6)이 계측하게 한다.
단계 S16에서는, 제어 유닛(7)은, 단계 S15에서 복수의 계측점(6a)에서의 기판의 높이의 계측 결과에 기초하여, 높이 방향에서의 기판(9)의 정렬을 행한다(기판(9)의 높이와 기울기 중 하나 이상을 제어한다). 결과적으로, 복수의 부분 영역(92)의 표면을 투영 광학계(4)의 결상면에 배치할 수 있다. 여기서, 단계 S14에서 샷 영역(91)을 시프트 위치에 배치시킨 경우에도, 복수의 부분 영역(92)에 배치되어 있지 않은 계측점(6a)이 있을 수 있다. 이 경우, 제어 유닛(7)은, 배치 정보에 기초하여, 샷 영역(91)을 시프트 위치에 배치시킨 후에 설정된 복수의 계측점(6a) 중, 복수의 부분 영역(92)에 배치된 계측점(6a)을 선택한다. 그리고, 선택된 계측점(6a)의 계측 결과에 기초하여, 높이 방향에서의 기판(9)의 정렬을 행할 수 있다. 즉, 복수의 부분 영역(92)에 배치되어 있지 않은 계측점(6a)(예를 들어, 절단 영역(13)에 배치된 계측점(6a))에서의 계측 결과를 사용하지 않고, 높이 방향에서의 기판(9)의 정렬을 행하는 것이 바람직하다.
단계 S17에서는, 제어 유닛(7)은, 기판 스테이지(5)를 이동시킴으로써, 도 7에 도시한 바와 같이, 조사 영역(4a)에서의 샷 영역(91)의 위치를 결정한다(즉, 샷 영역(91)을 노광 위치에 배치한다). 단계 S18에서는, 제어 유닛(7)은, 노광 위치에 배치된 샷 영역(91)을 노광한다(샷 영역(91)을 노광하는 동작을 제어한다). 이와 같이 하여, 패턴을 형성해야 할 복수의 부분 영역(92)을 갖는 샷 영역(91)에 대해 노광 처리가 행하여진다.
상술한 바와 같이, 본 실시예에 따른 노광 장치(10)는, 샷 영역(91)이 노광 위치에 배치되어 있는 상태보다도 복수의 부분 영역(92)에 배치되는 계측점(6a)의 수가 많아지도록, 샷 영역(91)을 시프트 위치에 배치시킨다. 노광 장치(10)는, 샷 영역(91)을 시프트 위치에 배치시킨 상태에서, 복수의 계측점(6a)의 각각에서 기판(9)의 높이를 계측 유닛(6)이 계측하게 한다. 이에 의해, 복수의 계측점(6a)으로부터의 계측 결과에 기초하여, 높이 방향에서의 기판(9)의 정렬을 정밀하게 행할 수 있다.
본 실시예에서는, 노광 처리를 행해야 할 샷 영역(91)에, 배선층(11)이 각각 형성된 복수의 부분 영역(92)이 서로 이격되어 배치되어 있고, 당해 복수의 부분 영역(92)의 각각에 패턴(전극 패드(12))을 형성하는 예에 대해서 설명했다. 그러나, 본 발명은 이것으로 한정되는 것은 아니다. 예를 들어, 배선층(11) 등의 층이 형성되어 있지 않은 재구성 기판을 기판(9)으로서 사용한 경우에도, 상술한 예와 마찬가지로 노광 처리를 행할 수 있다. 이 경우, 샷 영역(91)에 포함되는 복수의 부분 영역(92)의 각각은 1개의 반도체 칩(9a)이 배치된 영역이 된다. 그리고, 복수의 계측점(6a)의 각각에서 기판(9)의 높이를 계측 유닛(6)이 계측할 때, 보다 많은 계측점(6a)이 복수의 반도체 칩(9a) 상에 배치되도록, 샷 영역(91)을 시프트 위치에 배치시킨다. 또한, 본 실시예에서는, 재구성 기판을 기판(9)으로서 사용했지만, 본 발명은 이것으로 한정되는 것은 아니다. 재구성 기판 이외의 기판인 경우에서 상술한 것과 동일한 방식으로 노광 처리를 행할 수 있다(본 발명을 적용할 수 있다). 특히, 단차 영역을 갖는 기판에 노광 처리가 효과적으로 행해질 수 있다.
<물품의 제조 방법의 실시예>
본 발명의 실시예에 따른 물품의 제조 방법은, 예를 들어 반도체 디바이스 등의 마이크로디바이스나 미세구조를 갖는 소자 등의 물품을 제조하기에 적합하다. 본 실시예에 따른 물품 제조 방법은, 기판에 도포된 감광제에 상기의 노광 장치를 사용해서 잠상 패턴을 형성하는 단계(기판을 노광하는 단계)와, 상기 단계에서 잠상 패턴이 형성된 기판을 현상하는 단계를 포함한다. 이 제조 방법은 다른 주지의 단계(예를 들어, 산화, 성막, 증착, 도핑, 평탄화, 에칭, 레지스트 박리, 다이싱, 본딩, 및 패키징)을 더 포함한다. 본 실시예에 따른 물품의 제조 방법은, 종래의 방법에 비하여, 물품의 성능, 품질, 생산성, 및 생산 비용 중 적어도 하나에서 유리하다.
본 발명의 실시예(들)는, 전술한 실시예(들) 중 하나 이상의 기능을 실행하기 위해 저장 매체(보다 완전하게는 '비일시적 컴퓨터 판독가능 저장 매체'라 칭할수도 있음)에 기록된 컴퓨터 실행가능 명령어(예를 들어, 하나 이상의 프로그램)를 판독 및 실행하고 그리고/또는 전술한 실시예(들) 중 하나 이상의 기능을 실행하는 하나 이상의 회로(예를 들어, 주문형 집적 회로(ASIC))를 포함하는 시스템 또는 장치의 컴퓨터에 의해, 그리고 예를 들어 전술한 실시예(들) 중 하나 이상의 기능을 실행하기 위해 저장 매체로부터 컴퓨터 실행가능 명령어를 판독 및 실행함으로써 그리고/또는 전술한 실시예(들) 중 하나 이상의 기능을 실행하기 위해 하나 이상의 회로를 제어함으로써 상기 시스템 또는 장치의 컴퓨터에 의해 실행되는 방법에 의해 실현될 수도 있다. 컴퓨터는 하나 이상의 프로세서(예를 들어, 중앙 처리 유닛(CPU), 마이크로 처리 유닛(MPU))를 포함할 수 있고 컴퓨터 실행가능 명령어를 판독 및 실행하기 위한 별도의 컴퓨터 또는 별도의 프로세서의 네트워크를 포함할 수 있다. 컴퓨터 실행가능 명령어는 예를 들어 네트워크 또는 저장 매체로부터 컴퓨터에 제공될 수 있다. 저장 매체는, 예를 들어 하드 디스크, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 분산형 컴퓨팅 시스템의 스토리지, 광디스크(예를 들어, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD) 또는 블루레이 디스크(BD)™), 플래시 메모리 디바이스, 메모리 카드 등 중 하나 이상을 포함할 수 있다.
본 발명을 예시적인 실시예를 참고하여 설명하였지만, 본 발명은 개시된 예시적인 실시예로 한정되지 않음을 이해해야 한다. 이하의 청구항의 범위는 이러한 모든 변형과 동등한 구조 및 기능을 포함하도록 최광의로 해석되어야 한다.

Claims (11)

  1. 투영 광학계를 통해 기판을 노광하는 노광 장치이며,
    상기 투영 광학계로부터의 광의 광로 영역 내의 복수의 계측점의 각각에서 상기 기판의 높이를 계측하도록 구성되는 계측 유닛; 및
    상기 계측 유닛에 의해 취득된 계측 결과에 기초하여 상기 기판의 높이와 기울기 중 하나 이상을 제어하고, 상기 기판의 샷 영역을 제1 위치에 배치하고 상기 샷 영역을 노광하는 동작을 제어하도록 구성되는 제어 유닛을 포함하고,
    상기 샷 영역은 패턴이 형성될 복수의 부분 영역을 포함하며,
    상기 제어 유닛은, 상기 샷 영역을 상기 제1 위치에 배치했을 때보다 상기 복수의 부분 영역에 배치되는 계측점의 수가 많아지도록, 상기 제1 위치와는 상이한 제2 위치에 상기 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 하는, 노광 장치.
  2. 제1항에 있어서, 상기 복수의 계측점은 기준 계측점을 포함하고,
    상기 기준 계측점에서 계측된 상기 기판의 높이는 상기 복수의 계측점의 각각에서 계측된 상기 기판의 높이의 기준으로서 사용되며,
    상기 제어 유닛은, 상기 기준 계측점이 상기 복수의 부분 영역 중 어느 하나에 배치되도록, 상기 제2 위치에 상기 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 하는, 노광 장치.
  3. 제1항에 있어서, 상기 제어 유닛은, 상기 복수의 계측점 중 2/3 이상의 계측점이 상기 복수의 부분 영역에 배치되도록, 상기 제2 위치에 상기 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 하는, 노광 장치.
  4. 제1항에 있어서, 상기 제어 유닛은, 상기 기판에서의 상기 복수의 부분 영역의 배치를 나타내는 정보에 기초하여, 상기 제2 위치에 상기 샷 영역을 배치하는, 노광 장치.
  5. 제1항에 있어서, 상기 제어 유닛은, 상기 제2 위치에 상기 샷 영역을 배치하고 상기 계측 유닛이 상기 기판의 높이를 계측하게 한 후, 상기 샷 영역을 상기 제1 위치에 배치하고 상기 샷 영역을 노광하는 동작을 제어하는, 노광 장치.
  6. 제1항에 있어서, 상기 제어 유닛은, 상기 기판에서의 상기 복수의 부분 영역의 배치를 나타내는 정보에 기초하여, 상기 제2 위치에 상기 샷 영역을 배치했을 때에 상기 복수의 부분 영역에 배치된 계측점을 상기 복수의 계측점으로부터 선택하고, 선택된 계측점으로부터의 계측 결과에 기초하여 상기 기판의 높이와 기울기 중 하나 이상을 제어하는, 노광 장치.
  7. 제1항에 있어서, 상기 복수의 계측점의 배치는 상기 광로 영역 내에서 고정되어 있는, 노광 장치.
  8. 제1항에 있어서,
    상기 기판을 보유지지하면서 이동 가능하도록 구성되는 스테이지를 더 포함하며,
    상기 제어 유닛은 상기 스테이지를 이동시킴으로써 상기 제2 위치에 상기 샷 영역을 배치하는, 노광 장치.
  9. 물품의 제조 방법이며,
    노광 장치를 사용하여 기판을 노광하는 단계;
    노광된 상기 기판을 현상하는 단계; 및
    현상된 상기 기판을 가공하여 상기 물품을 제조하는 단계를 포함하고,
    상기 노광 장치는,
    투영 광학계를 통해 상기 기판을 노광하고,
    상기 투영 광학계로부터의 광의 광로 영역 내의 복수의 계측점의 각각에서 상기 기판의 높이를 계측하도록 구성되는 계측 유닛; 및
    상기 계측 유닛에 의해 취득된 계측 결과에 기초하여 상기 기판의 높이와 기울기 중 하나 이상을 제어하고, 상기 기판의 샷 영역을 제1 위치에 배치하고 상기 샷 영역을 노광하는 동작을 제어하도록 구성되는 제어 유닛을 포함하고,
    상기 샷 영역은 패턴이 형성될 복수의 부분 영역을 포함하며,
    상기 제어 유닛은, 상기 샷 영역을 상기 제1 위치에 배치했을 때보다 상기 복수의 부분 영역에 배치되는 계측점의 수가 많아지도록, 상기 제1 위치와는 상이한 제2 위치에 상기 샷 영역을 배치함으로써 상기 계측 유닛이 상기 기판의 높이를 계측하게 하는, 물품의 제조 방법.
  10. 제9항에 있어서, 상기 기판은, 복수의 반도체 칩이 몰딩재에 의해 고정된 기판을 포함하고,
    상기 복수의 부분 영역의 각각은 1개의 반도체 칩이 배치된 영역을 포함하는, 물품의 제조 방법.
  11. 투영 광학계를 통해 기판을 노광하는 노광 방법이며,
    상기 투영 광학계로부터의 광의 광로 영역 내의 복수의 계측점 각각에서 상기 기판의 높이를 계측하는 계측 단계;
    상기 계측 단계에서의 계측 결과에 기초하여 상기 기판의 높이와 기울기 중 하나 이상을 제어하는 제어 단계; 및
    상기 기판의 샷 영역을 제1 위치에 배치하고 상기 샷 영역을 노광하는 노광 단계를 포함하고,
    상기 샷 영역은 패턴이 형성될 복수의 부분 영역을 포함하며,
    상기 계측 단계에서는, 상기 샷 영역을 상기 제1 위치에 배치했을 때보다 상기 복수의 부분 영역에 배치되는 계측점의 수가 많아지도록, 상기 제1 위치와는 상이한 제2 위치에 상기 샷 영역을 배치하는, 노광 방법.
KR1020170153551A 2016-11-18 2017-11-17 노광 장치, 노광 방법 및 물품의 제조 방법 KR102276616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-225372 2016-11-18
JP2016225372A JP6364059B2 (ja) 2016-11-18 2016-11-18 露光装置、露光方法、および物品の製造方法

Publications (2)

Publication Number Publication Date
KR20180056398A true KR20180056398A (ko) 2018-05-28
KR102276616B1 KR102276616B1 (ko) 2021-07-13

Family

ID=62146901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170153551A KR102276616B1 (ko) 2016-11-18 2017-11-17 노광 장치, 노광 방법 및 물품의 제조 방법

Country Status (5)

Country Link
US (1) US10234775B2 (ko)
JP (1) JP6364059B2 (ko)
KR (1) KR102276616B1 (ko)
CN (1) CN108073048B (ko)
TW (1) TWI659273B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137363B2 (ja) * 2018-06-11 2022-09-14 キヤノン株式会社 露光方法、露光装置、物品の製造方法及び計測方法
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
DE102019112156B3 (de) * 2019-05-09 2020-09-17 Carl Zeiss Smt Gmbh Autofokussierverfahren für eine Abbildungsvorrichtung
JP7312053B2 (ja) * 2019-08-05 2023-07-20 キヤノン株式会社 露光装置、および物品の製造方法
JPWO2022215385A1 (ko) 2021-04-09 2022-10-13
KR20240019296A (ko) 2021-07-12 2024-02-14 가부시키가이샤 니콘 노광 장치 및 배선 패턴 형성 방법
WO2023286732A1 (ja) 2021-07-12 2023-01-19 株式会社ニコン 露光装置及び計測システム
JPWO2023286724A1 (ko) 2021-07-12 2023-01-19

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985495A (en) * 1996-03-25 1999-11-16 Nikon Corporation Methods for measuring image-formation characteristics of a projection-optical system
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
US20020166982A1 (en) * 2001-05-09 2002-11-14 Canon Kabushiki Kaisha Exposure method, plane alignment method, exposure apparatus, and device manufacturing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドｉｃおよびその製造方法
JP3303329B2 (ja) * 1992-03-25 2002-07-22 株式会社ニコン 焦点置検出装置、露光装置及び方法
JP3374413B2 (ja) * 1992-07-20 2003-02-04 株式会社ニコン 投影露光装置、投影露光方法、並びに集積回路製造方法
JP3428973B2 (ja) * 1992-08-19 2003-07-22 キヤノン株式会社 面位置検出方法及びそれを用いた投影露光装置
JP3428872B2 (ja) * 1997-08-29 2003-07-22 キヤノン株式会社 露光方法および装置
JP3211810B2 (ja) * 1999-04-26 2001-09-25 株式会社ニコン 露光装置、露光方法、及び集積回路の製造方法
US6381004B1 (en) * 1999-09-29 2002-04-30 Nikon Corporation Exposure apparatus and device manufacturing method
JP2002100552A (ja) 2000-09-21 2002-04-05 Nikon Corp 走査露光装置及びこの装置に用いる面位置検出方法
JP2002313706A (ja) * 2001-04-17 2002-10-25 Nikon Corp 露光装置および制御プログラム
JP2008016828A (ja) * 2006-06-09 2008-01-24 Canon Inc 露光装置およびデバイス製造方法
CN102486616B (zh) * 2010-12-06 2013-11-27 无锡华润上华半导体有限公司 一种曝光方法
JP2017156512A (ja) * 2016-03-01 2017-09-07 キヤノン株式会社 露光装置、及び物品の製造方法
JP6415479B2 (ja) * 2016-06-01 2018-10-31 キヤノン株式会社 露光装置、露光方法、及び半導体パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985495A (en) * 1996-03-25 1999-11-16 Nikon Corporation Methods for measuring image-formation characteristics of a projection-optical system
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
US20020166982A1 (en) * 2001-05-09 2002-11-14 Canon Kabushiki Kaisha Exposure method, plane alignment method, exposure apparatus, and device manufacturing method

Also Published As

Publication number Publication date
TW201833673A (zh) 2018-09-16
JP6364059B2 (ja) 2018-07-25
US20180143542A1 (en) 2018-05-24
US10234775B2 (en) 2019-03-19
CN108073048B (zh) 2020-10-09
TWI659273B (zh) 2019-05-11
CN108073048A (zh) 2018-05-25
KR102276616B1 (ko) 2021-07-13
JP2018081281A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
KR102276616B1 (ko) 노광 장치, 노광 방법 및 물품의 제조 방법
KR102175554B1 (ko) 노광 장치, 노광 방법 및 물품 제조 방법
US8091048B2 (en) Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape
KR102272361B1 (ko) 직교 하지층 더미필을 갖는 오버레이 타겟
US8097473B2 (en) Alignment method, exposure method, pattern forming method, and exposure apparatus
JP2015056449A (ja) 位置を求める方法、露光方法および物品の製造方法
US20210090231A1 (en) Method and apparatus of determining mark position
TW200941147A (en) Exposure apparatus, detection method, and method of manufacturing device
KR102566155B1 (ko) 패턴 형성 방법, 리소그래피 장치, 및 물품 제조 방법
KR20230047898A (ko) 기판상의 복수의 숏 영역의 배열을 구하는 방법, 노광 방법, 노광 장치, 물품의 제조 방법, 비일시적 컴퓨터 판독 가능한 기억 매체, 및 정보처리장치
CN114488709B (zh) 曝光装置和制造物品的方法
JP2013135201A (ja) 露光方法及びデバイス製造方法
JP2006086450A (ja) 波形選択方法、位置補正方法、露光装置、並びにデバイス製造方法
KR20210001968A (ko) 패턴 형성 방법 및 물품의 제조 방법
TW202425087A (zh) 製造半導體元件的方法
JP2019074566A (ja) 決定方法、形成方法、物品の製造方法、プログラム、およびリソグラフィ装置
US20030211411A1 (en) Method for monitoring focus in lithography
JP2010161280A (ja) 露光装置及びデバイス製造方法
JP2004264385A (ja) 露光マスクおよびその製造方法ならびに露光方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant