CN117616343A - 曝光装置及布线图案形成方法 - Google Patents

曝光装置及布线图案形成方法 Download PDF

Info

Publication number
CN117616343A
CN117616343A CN202280048553.7A CN202280048553A CN117616343A CN 117616343 A CN117616343 A CN 117616343A CN 202280048553 A CN202280048553 A CN 202280048553A CN 117616343 A CN117616343 A CN 117616343A
Authority
CN
China
Prior art keywords
wiring pattern
semiconductor chip
chip
connection
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280048553.7A
Other languages
English (en)
Inventor
加藤正纪
水野恭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN117616343A publication Critical patent/CN117616343A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

为了提高FO‑WLP的布线图案形成中的处理量，曝光装置包括：空间光调制器；算出部，基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于上述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及上述第1半导体芯片的第1连接部及上述第2半导体芯片的第2连接部的设计信息，来算出上述第1连接部及上述第2连接部的位置；以及曝光处理部，基于上述算出部的算出结果来控制上述空间光调制器，对将上述第1连接部与上述第2连接部加以连接的布线图案进行曝光。

Description

曝光装置及布线图案形成方法
技术领域
本发明关于曝光装置及布线图案形成方法。
背景技术
近年来，已知称为FO-WLP(Fan Out Wafer Level Package，扇出型晶片级封装)、FO-PLP(Fan Out Plate Level Package，扇出型方片级封装)的半导体器件的封装。
例如，于FO-WLP的制造中，通过将多个半导体芯片排列于晶片状的支持基板上，利用树脂等成模材料来固定而形成假晶片，使用曝光装置来形成将半导体芯片的焊盘彼此连接的再布线层。
期望提高FO-WLP及FO-PLP的再布线层的形成中的处理量(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2018-081281号公报
发明内容
根据公开的方案，提供一种曝光装置，其包括：空间光调制器；算出部，基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于上述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及上述第1半导体芯片的第1连接部及上述第2半导体芯片的第2连接部的设计信息，来算出上述第1连接部及上述第2连接部的位置；以及曝光处理部，基于上述算出部的算出结果来控制上述空间光调制器，对将上述第1连接部与上述第2连接部加以连接的布线图案进行曝光。
需要说明的是，可将后述实施方式的构成进行适当改良，也可使至少一部分替代为其他构成物。进而，对其配置并无特别限定的构成要件并不限定于实施方式所公开的配置，可配置于能够达成其功能的位置。
附图说明
[图1]为表示包含第1实施方式的曝光装置的FO-WLP的布线图案形成系统的概要的俯视图。
[图2]为概略性表示第1实施方式的曝光装置的构成的立体图。
[图3(A)]及[图3(B)]为用于对由布线图案形成系统所形成的布线图案进行说明的图。
[图4]为用于对配置于光学定盘上的模块进行说明的图。
[图5]为表示第1实施方式的曝光装置的控制系统的框图。
[图6(A)]为表示所有芯片配置于设计位置的状态的晶片WF的概略图，[图6(B)]为表示自设计位置偏离而配置有芯片的晶片WF的概略图。
[图7(A)]为表示照明投影模块的光学系统的图，[图7(B)]为概略性表示DMD的图，[图7(C)]为表示电源关闭的情形时的DMD的图，[图7(D)]为用于对开启状态的镜子进行说明的图，[图7(E)]为用于对关闭状态的镜子进行说明的图。
[图8]为照明投影模块附近的放大图。
[图9(A)]～[图9(C)]为对芯片上的规定测量点进行说明的图。
[图10(A)]为表示以自设计位置偏离的状态固定于晶片上的芯片的图，[图10(B)]为将部分布线部放大的图，[图10(C)]为利用布线图案将配置于自设计位置偏离的位置的芯片彼此连接的图。
[图11(A)]表示将配置于设计位置的芯片的焊盘彼此连接的布线图案，[图11(B)]及[图11(C)]为用于对将自设计位置偏离的芯片的焊盘彼此连接的布线图案的一例进行说明的图，[图11(D)]～[图11(F)]为用于对布线图案的制作方法进行说明的图。
[图12(A)]表示将配置于设计位置的芯片的焊盘彼此连接的布线图案，[图12(B)]及[图12(C)]为用于对将自设计位置偏离的芯片的焊盘彼此连接的布线图案的其他例进行说明的图。
[图13]为表示曝光装置中的FO-WLP的布线图案形成顺序的概念图。
[图14(A)]为表示将配置于设计位置的芯片的焊盘彼此连接的布线图案的图，[图14(B)]～[图14(G)]为用于对将自设计位置偏离的芯片的焊盘彼此连接的布线图案的形成方法的一例进行说明的图。
[图15(A)]为表示第2实施方式的照明投影模块的构成的图，[图15(B)]～[图15(D)]为用于对利用1组棱镜来进行的布线图案的修正进行说明的图。
[图16(A)]为表示将配置于设计位置的芯片的焊盘彼此连接的布线图案的图，[图16(B)]～[图16(F)]为用于对将自设计位置偏离的芯片的焊盘彼此连接的布线图案的形成方法的其他例进行说明的图。
[图17]为表示第3实施方式的布线图案形成系统的概要的俯视图。
[图18]为表示第4实施方式的布线图案形成系统的概要的俯视图。
[图19(A)]及[图19(B)]为对芯片上的规定测量点的其他例1进行说明的图。
[图20(A)]及[图20(B)]为对芯片上的规定测量点的其他例2进行说明的图。
具体实施方式
《第1实施方式》
基于图1～图13，对第1实施方式的曝光装置进行说明。需要说明的是，于以后的说明中，在单独记载为基板P的情形时，表示是矩形状的基板，将晶片状的基板记载为晶片WF。此外，将载置于后述基板载台30上的基板P或晶片WF的法线方向设为Z轴方向，将在与其正交的面内，相对于空间光调制器(SLM：Spatial Light Modulator)而对基板P或晶片WF进行相对扫描的方向设为X轴方向，将与Z轴及X轴正交的方向设为Y轴方向，且将绕X轴、Y轴及Z轴的旋转(倾斜)方向分别设为θx、θy及θz方向，来进行说明。空间光调制器的例子可列举：液晶元件、数字微镜装置(数字微镜装置，DMD：Digital Micromirror Device)、磁光学空间光调制器(MOSLM：Magneto Optic Spatial Light Modulator)等。第1实施方式的曝光装置EX包括DMD 204来作为空间光调制器，但也可包括其他空间光调制器。
图1为表示包括一实施方式的曝光装置EX的FO-WLP及FO-PLP的布线图案形成系统500的概要的俯视图。图2为概略性表示曝光装置EX的构成的立体图。图3(A)及图3(B)为用于对由布线图案形成系统所形成的布线图案进行说明的图。
布线图案形成系统500为用于形成布线图案的系统，上述布线图案将如图3(A)所示的配置于晶片WF上的半导体芯片(以下记载为芯片)之间、或者如图3(B)所示的配置于基板P上的芯片之间连接。
本实施方式中，形成将在晶片WF或基板P上配置有多个的芯片的套组(以双点划线表示)分别所包含的芯片C1与芯片C2之间连接的布线图案。需要说明的是，图3(A)及图3(B)中，图示出各套组中所包含的芯片的数量为2个的情形，但各套组中所包含的芯片的数量也可为3个以上。
以下，对形成将配置于晶片WF上的芯片间连接的布线图案的情形进行说明。
如图1所示，布线图案形成系统500包括：涂布机显影器装置CD、及曝光装置EX。
涂布机显影器装置CD在晶片WF上涂布感旋光性的抗蚀剂。涂布有抗蚀剂的晶片WF搬入至可储存多片晶片WF的缓冲部PB中。缓冲部PB兼为晶片WF的交接端口。
更详细而言，缓冲部PB包括搬入部及搬出部。在搬入部中，自涂布机显影器装置CD来逐片地搬入涂布有抗蚀剂的晶片WF。涂布有抗蚀剂的晶片WF自涂布机显影器装置CD，以规定时间间隔来逐片地搬入至搬入部，但由于在后述的托盘TR上汇集搭载多片，故而搬入部作为积存晶片WF的缓冲器来发挥功能。
此外，搬出部作为将曝光后的晶片WF搬出至涂布机显影器装置CD时的缓冲器来发挥功能。涂布机显影器装置CD只能将曝光后的晶片WF仅逐片取出。因此，将搭载有多片曝光后的晶片WF的托盘TR放置于搬出部。由此，涂布机显影器装置CD可自托盘TR上逐片取出曝光后的晶片WF。
曝光装置EX包括本体部1及基板交换部2。在基板交换部2，如图1所示，设置有机器人RB。机器人RB将放置于缓冲部PB上的晶片WF于1片托盘TR上排列多片。
如图1及图2所示，本第1实施方式中，可在后述的基板载台30R、30L上，载置4片×3行的晶片WF。本第1实施方式的托盘TR为可在基板载台30R、30L上依序载置4片×1行的晶片WF的格子状的托盘。需要说明的是，托盘TR也可为可在基板载台30R、30L的整面上一次载置晶片WF的托盘(即，可配置4片×3行的晶片WF的托盘)。
此外，如图2所示，基板交换部2具备交换臂20R、20L。交换臂20R进行晶片WF(更具体而言，载置有多个晶片WF的托盘TR)在基板载台30R的基板保持具PH上的搬入、搬出，交换臂20L进行晶片WF在基板载台30L的基板保持具PH上的搬入、搬出。需要说明的是，以后的说明中，于无需将交换臂20R、20L特别加以区别的情形时，记载为交换臂20。此外，在图2以外，省略基板保持具PH的图示。
需要说明的是，通常，交换臂20R、20L配置用于搬入托盘TR的搬入臂以及用于搬出托盘TR的搬出臂两者。由此，可将托盘TR高速交换。搬入晶片WF时，基板交换销10支持格子状的托盘TR。若基板交换销10下降，则托盘TR下沉至形成在基板载台30上的未图示的沟槽内，晶片WF由基板载台30上的基板保持具PH所吸附、保持。需要说明的是，在如图2所述在托盘TR上载置1行基板的情形时，在基板载台30R、30L上根据载置各托盘TR的位置，来变更基板载台30R、30L的位置或者交换臂20R、20L的位置。
在在基板保持具PH上吸附晶片WF后，利用搭载于光学定盘110上的对准系统ALG_R或ALG_L，来对配置于晶片WF上的芯片上的规定测量点的位置进行测量。图4为用于对配置于光学定盘110上的模块进行说明的图。
如图4所示，对准系统ALG_R或ALG_L搭载于光学定盘110上，该光学定盘110动态地支持于柱100(参照图2)上。此外，如图4所示，在光学定盘110上，除了对准系统ALG_R或ALG_L以外，还配置有多个照明投影模块200、自动聚焦系统AF及对准系统ALG_C。
对准系统ALG_R及ALG_L包括多个测量显微镜，以对准装置60的基准标记60a(参照图8)为基准，对在载置在基板载台30的基板保持具PH上的各晶片WF上配置的芯片上的规定测量点的位置进行测量。测量结果输出至曝光装置EX的控制系统600所包括的数据制作装置300。
图5为表示本实施方式的曝光装置EX的控制系统600的框图。如图5所示，控制系统600包括：数据制作装置300、第1存储装置310R、第2存储装置310L及曝光控制装置400。
数据制作装置300基于自对准系统ALG_R及ALG_L接收的在载置在基板载台30的基板保持具PH上的晶片WF上设置的芯片上的规定测量点的位置测量结果，来算出各芯片的所有焊盘的位置。数据制作装置300基于各芯片的焊盘的位置的算出结果，来决定将焊盘间连接的布线图案，在生成所决定的布线图案时制作用于控制DMD 204(详情如后述)的控制数据。
此处，对数据制作装置300基于各芯片的焊盘的位置的算出结果来决定将焊盘间连接的布线图案的原因进行说明。
图6(A)为表示所有芯片配置于设计上的位置(以下记载为设计位置)的状态的晶片WF的概略图。如图6(A)所示，利用曝光装置EX来曝光(形成)将芯片C1与芯片C2连接的布线图案WL。此处，FO-WLP中，在晶片WF上利用树脂等成模材料来固定芯片，因此如图6(B)所示，存在各个芯片的位置相对于设计位置而偏离的情况。在该情形时，若使用表示将位于设计位置的芯片间连接的布线图案的数据(以后记载为设计值数据)来控制DMD 204曝光布线图案，则存在布线图案自焊盘的位置偏离而产生连接不良或短路的可能性。
因此，本实施方式中，利用对准系统ALG_R或ALG_L，来测量于晶片WF上配置有多个的芯片的套组分别所包含的芯片上的规定测量点的位置。数据制作装置300基于由对准系统ALG_R或ALG_L所取得的位置测量结果，来算出芯片上的所有焊盘的位置，且基于算出结果来制作对设计值数据的一部分加以修正的布线图案数据。
所制作的布线图案数据存储于第1存储装置310R或第2存储装置310L中。第1存储装置310R及第2存储装置310L例如为SSD(Solid State Drive，固态硬盘)。
第1存储装置310R存储在对载置在基板载台30R上的晶片WF进行曝光时用于控制DMD 204的布线图案数据。第2存储装置310L存储在对载置在基板载台30L上的晶片WF进行曝光时用于控制DMD 204的布线图案数据。存储于第1存储装置310R或第2存储装置310L中的布线图案数据传送至曝光控制装置400。
曝光控制装置400基于布线图案数据来控制照明投影模块200，于晶片WF上曝光布线图案。如图2所示，本实施方式中，包括多个照明投影模块200的行配置有多个(图2中为4行)。需要说明的是，图1中，为了简化，仅记载1行包含多个照明投影模块200的行。此外，图2中，为了简化，省略对准系统ALG_R、ALG_L的图标。
照明投影模块200为了一次曝光不同套组内的布线图案而设置有多个。图2中，虽设置有4行的照明投影模块200，但照明投影模块200的行数可为1行～3行，也可为5行以上。此外，各行中所包含的照明投影模块200的数量只要为2个以上即可。此外，于多个晶片WF载置在基板保持具PH上的情形时，照明投影模块200所一次曝光的不同套组可为同一晶片WF内的不同套组，也可为不同的晶片WF内的套组。
图7(A)为表示照明投影模块200的光学系统的图。照明投影模块200包括：准直透镜201、复眼透镜202、主聚光透镜203及DMD 204等。
自光源LS(参照图2)射出的激光通过传输光纤FB而被输入照明投影模块200。激光经过准直透镜201、复眼透镜202、主聚光透镜203，大致均匀地对DMD 204进行照明。
图7(B)为概略性地表示DMD 204的图，图7(C)表示电源关闭的情形时的DMD 204。需要说明的是，图7(B)～图7(E)中，将处于开启状态的镜子以阴影线来表示。
DMD 204包括多个可进行反射角变更控制的微镜204a。各微镜204a通过绕Y轴倾斜而成为开启状态。图7(D)中，示出仅将中央的微镜204a设为开启状态，且其他的微镜204a设为中立的状态(不开启也不关闭的状态)的情形。此外，各微镜204a通过绕X轴倾斜而成为关闭状态。图7(E)中，示出仅将中央的微镜204a设为关闭状态，且其他的微镜204a设为中立的状态的情形。DMD 204通过将各微镜204a的开启状态以及关闭状态进行切换，而生成将芯片间连接的布线的曝光图案(以后记载为布线图案)。
由关闭状态的镜子所反射的照明光如图7(A)所示，由关闭光吸收板205来吸收。照明投影模块200具有用于将DMD 204的1像素以规定的大小来投影的倍率，通过通过透镜的Z轴驱动来对焦，且驱动一部分透镜，可将倍率稍微加以修正。此外，DMD 204自身可通过对搭载有DMD 204的X、Y、θ载台(未图示)进行控制，而在X方向、Y方向及θz方向上驱动，例如对与基板载台30的目标值相对的偏差程度进行修正。
需要说明的是，由于将DMD 204作为空间光调制器的一例来进行说明，故而作为反射激光的反射型来进行说明，但空间光调制器也可为穿透激光的穿透型，也可为衍射激光的衍射型。空间光调制器可将激光在空间上、且在时间上进行调制。
回到图4，自动聚焦系统AF为以隔着照明投影模块200的方式来配置。由此，不论晶片WF的扫描方向，皆可在形成将配置于晶片WF上的芯片间连接的布线图案的曝光动作之前，利用自动聚焦系统AF来进行测量。
对准系统ALG_C为在曝光开始前，以对准装置60的基准标记60a(参照图8)为基准，对载置在基板载台30的基板保持具PH上的晶片WF的位置进行测量。通常，各晶片WF的位置的测量为以可算出载置在基板保持具PH上的晶片WF的X方向偏移(X)、Y方向偏移(Y)、旋转(Rot)、X方向倍率(X_Mag)、Y方向倍率(Y_Mag)、正交度(Oth)这6个参数的方式，来决定其测量点数量以及测量点的配置。基于对准系统ALG_C的测量结果，检测出晶片WF相对在基板载台30的位置偏离，变更曝光开始位置等。
图8为照明投影模块200附近的放大图。如图8所示，在照明投影模块200附近，设置有用于测量基板载台30的位置的固定镜54。
此外，如图8所示，在基板载台30上设置有对准装置60。对准装置60包括基准标记60a、以及二维摄像组件60e等。对准装置60用于测量及校正各种模块的位置，也用于对配置于光学定盘110上的对准系统ALG_R、ALG_L、ALG_C进行校正。
各模块的位置的测量、校正为通过利用照明投影模块200，将校正用的DMD图案投影至对准装置60的基准标记60a上，测量基准标记60a与DMD图案的相对位置，来测量各模块的位置。
此外，对准系统ALG_R、ALG_L、ALG_C的校正可通过利用对准系统ALG_R、ALG_L、ALG_C，测量对准装置60的基准标记60a来进行。即，可通过利用对准系统ALG_R、ALG_L、ALG_C，测量对准装置60的基准标记60a，来求出对准系统ALG_R、ALG_L、ALG_C的位置。进而，可使用基准标记60a，来求出与模块的位置的相对位置。
需要说明的是，对准系统ALG_C为在曝光开始前，以对准装置60的基准标记60a(参照图8)为基准，对载置在基板载台30的基板保持具PH上的晶片WF的位置进行测量；若基板载台30与晶片WF的位置关系不变化，则省略利用对准系统ALG_C的测量。此外，在载置在基板保持具PH上的各晶片WF的X、Y、θ、倍率稍微产生偏离的情形时，只要利用对准系统ALG_C来测量当前的晶片WF的状态，通过变更搭载有DMD 204的X、Y、θ载台的状态、以及透镜的倍率，来对与利用对准系统ALG_R、ALG_L来测量的晶片WF的状态(用于制作布线图案数据的晶片WF的状态)的差分进行修正即可。由此，无需进行布线图案数据的改写，可顺利地推进至曝光。
此外，在基板载台30上，设置有用于测量基板载台30的位置的移动镜MR、DM马达70等。
(规定测量点)
接着，对于对准系统ALG_R及ALG_L所测定的芯片上的规定测量点进行说明。图9(A)～图9(C)为对芯片上的规定测量点进行说明的图。图9(A)示出利用布线图案WL将位于设计位置的各芯片彼此连接的情形。
如图9(A)所示，对将芯片C11、及芯片C21～C23分别连接的情形进行说明。更详细而言，将芯片C11的焊盘P11a、与芯片C21所包括的焊盘P21连接，将芯片C11的焊盘P11b、与芯片C22所包括的焊盘P22连接，且将芯片C11的焊盘P11c、与芯片C23所包括的焊盘P23连接。在该情形时，数据制作装置300为针对将芯片C11的焊盘P11a与芯片C21的焊盘P21连接的部分布线部WP1、将芯片C11的焊盘P11b与芯片C22的焊盘P22连接的部分布线部WP2、以及将芯片C11的焊盘P11c与芯片C23的焊盘P23连接的部分布线部WP3，分别制作布线图案数据。
图9(B)为表示以自设计位置偏离的状态固定于晶片WF上的芯片C11及C21～C23的一例的图。如图9(B)所示，考虑芯片C21～C23自以虚线表示的设计位置偏离而固定于晶片WF上的情形。在该情形时，对准系统ALG_R及ALG_L在部分布线部WP1、部分布线部WP2、以及部分布线部WP3的每一个中，对于各部分布线部中所包含的2个芯片的每一个，测量在焊盘的排列方向上位于两端的2个焊盘的位置。
以部分布线部WP1为例进行说明。图9(C)为表示部分布线部WP1中所包含的芯片C11的焊盘P11a、以及芯片C21的焊盘P21的图。
在部分布线部WP1中，对准系统ALG_R及ALG_L为对芯片C11的焊盘P11a中的在焊盘P11a的排列方向(图9(C)中为Y方向)上位于两端的2个焊盘P11a的位置进行测量(图9(C)中以黑圆点表示)。即，芯片C11上的规定测量点为在焊盘P11a的排列方向上位于两端的2个焊盘P11a。此外，对准系统ALG_R及ALG_L为对芯片C21的焊盘P21中的在焊盘P21的排列方向上位于两端的2个焊盘P21的位置进行测量(图9(C)中以黑圆点表示)。即，芯片C21上的规定测量点为在焊盘P21的排列方向上位于两端的2个焊盘P21。需要说明的是，位于两端的焊盘P11a以及位于两端的焊盘P21的位置可根据由基板载台30的移动所引起的移动量来算出，也可通过将对准系统ALG_R及ALG_L的视野扩大，对位于两端的焊盘P11a以及位于两端的焊盘P21进行一次摄像来测量。
(焊盘的位置的算出方法)
数据制作装置300为根据以上述方式来测量的4个焊盘的位置，算出芯片C11的焊盘P11a以及芯片C21的焊盘P21的所有焊盘的位置。
图10(A)为表示以自设计位置偏离的状态固定于晶片WF上的芯片C11、以及芯片C21～C23的图，图10(B)为将部分布线部WP1放大的图。图10(A)的例中，芯片C11位于设计位置，但芯片C21～C23固定于自设计位置偏离的位置。因此，如图10(B)所示，焊盘P21位于自以虚线表示的焊盘P21的设计位置偏离的位置。
如图10(B)中由一点链线所表示，将位于设计位置的测量点的焊盘P11a与焊盘P21链接的直线成为矩形状。数据制作装置300为根据可将位于设计位置的测量点的焊盘P11a以及焊盘P21以直线链接的矩形的四角的坐标、与对准系统ALG_R或ALG_L所测量的部分布线部WP1中的测量点的焊盘P11a及P21的坐标的关系，来算出存在于部分布线部WP1内的焊盘P11a及焊盘P21的所有位置。
数据制作装置300基于所算出的焊盘P11a及焊盘P21的位置，来制作部分布线部WP1的布线图案数据。进而，对于其他的部分布线部WP2及WP3也进行同样的处理。由此，如图10(C)所示，芯片C11、与芯片C21～C23分别由布线图案WL来连接。
(布线图案数据的制作方法)
接着，对数据制作装置300所执行的布线图案数据的制作方法进行说明。图11(A)表示将配置于设计位置的芯片C11及芯片C21的焊盘彼此连接的布线图案WL的设计值数据。需要说明的是，图11(B)及图11(C)中，将芯片C11及芯片C21的设计位置以虚线来表示。
图11(B)示出以自设计位置偏离的状态固定于晶片WF上的芯片C11及芯片C21的一例。在图11(B)的情形时，芯片C21自设计位置向+X方向及-Y方向偏移，芯片C21自设计位置起绕Z轴旋转。
此处，若最初制作将自设计位置偏离的芯片C11及芯片C21连接的布线图案的数据，则花费大量时间。因此，本实施方式中，如图11(A)所示，将设计值数据分为修正区域及非修正区域，制作修正区域的布线图案的数据，来作为布线图案数据。
例如，在图11(B)的情形时，数据制作装置300制作将芯片C11的焊盘P11a与非修正区域的布线连接的布线图案(以交叉阴影线来表示)的数据、以及将芯片C21的焊盘P21与非修正区域的布线连接的布线图案(以交叉阴影线来表示)的数据，来作为布线图案数据。
此外，例如，图11(C)示出如下情形：芯片C11自设计位置向+X方向及-Y方向偏移，且绕Z轴旋转，芯片C21自设计位置向+X方向偏移，且绕Z轴旋转。在该情形时，数据制作装置300制作如图11(C)所示的将芯片C11及芯片C21的各焊盘P11a及P21与非修正区域的布线连接的布线图案(以交叉阴影线来表示)的数据，来作为布线图案数据。
通过如上所述，可缩短布线图案数据的制作时间，而且可降低布线图案数据的容量，因此可缩短布线图案数据向存储布线图案数据的第1存储装置310R或者第2存储装置310L中的传送时间。
需要说明的是，修正区域的布线图案数据也可如图11(D)～图11(F)所示，根据芯片C11及芯片C21的自设计位置起的偏离图案，使用预先定义的布线图案的数据来制作。
例如，在芯片C21向+X方向偏移的情形时，如图11(D)所示，于芯片C21侧的修正区域中，使用使以虚线表示的设计上的布线图案向+X方向偏移而得的布线图案。此外，在芯片C21向-Y方向偏移的情形时，如图11(E)所示，在芯片C2侧的修正区域中，使用使以虚线表示的设计上的布线图案绕Z轴旋转而得的布线图案。此外，在芯片C21向+X方向及-Y方向偏移，且绕Z轴旋转的情形时，如图11(F)所示，在芯片C2侧的修正区域中，使用使以虚线表示的设计上的布线图案向+X方向偏移，绕Z轴旋转，且根据芯片C21的旋转角度来使各布线的长度伸缩而得的布线图案。由此，可进而缩短计算时间。
曝光控制装置400使用将设计值数据的修正区域的数据以数据制作装置300所制作的布线图案数据置换而得的数据，来控制DMD 204，曝光布线图案。由此，在晶片WF或基板P上的实际的芯片位置自设计位置偏离的情形时，也可形成将芯片间连接的布线图案。
需要说明的是，布线图案数据的制作方法并不限定于上述方法。也可不将设计值数据分为修正区域及非修正区域，来制作布线图案数据。例如，如图12(A)所示，设定布线图案WL的设计值数据。此处，在芯片C11及芯片C21自设计位置偏离的情形时，也可如图12(B)所示，制作将自芯片C11及芯片C21的焊盘起沿着X方向而向中央部延伸的布线在任意的Y轴上连接的布线图案数据。此外，例如，在利用图12(B)的方法来连接布线时，布线彼此重叠的情形时，也可如图12(C)所示所示使连接位置不同。如上所述，在如图12(A)所示的设计值数据与X轴平行的布线的情形时，基于测量其位置而得的各焊盘的X坐标，来变更自各焊盘起沿着X方向而向中央部延伸的布线的X方向的长度。接着，基于各焊盘的Y坐标来求出由布线来连接的焊盘间的Y方向的距离，以与该距离相等的长度且与Y轴平行的布线，将自各焊盘起沿着X方向而延伸的布线的中央部侧的端部彼此连接。通过如上所述，可容易制作布线图案数据。需要说明的是，理想为可根据曝光配方(设定信息)来选择使用于下哪一种方法：基于如图10所示测量的焊盘的位置，从头开始制作布线图案数据而布线的方法；如图11所示分为修正区域及非修正区域，由设计值数据来制作布线图案数据而布线的方法；如图12所示，制作将各焊盘的X方向的位置偏离及Y方向的位置偏离，以各方向的布线长度加以修正而得的布线图案数据来布线的方法。
接着，对本实施方式的曝光装置EX中的FO-WLP的布线图案的形成顺序的一例进行说明。图13为曝光装置EX中的FO-WLP的布线图案的形成顺序的概念图。
如图13所示，本实施方式中，例如，在将基板载台30R上的晶片WF进行曝光的期间，进行晶片WF向基板载台30L上的搬入，利用对准系统ALG_L来测量芯片上的规定测量点的位置。基于由对准系统ALG_L所得的芯片上的规定测量点的位置测量结果，数据制作装置300算出芯片上的焊盘的位置，且基于算出结果来依序制作布线图案数据。然后，数据制作装置300将所制作的布线图案数据存储(传送)于第2存储装置310L中。存储于第2存储装置310L中的布线图案数据在基板载台30L上的晶片WF的曝光开始的同时，依序传送至曝光控制装置400。
需要说明的是，在如图2所示，将晶片WF在1个托盘TR上排列4片×1行的情形时，也可在1个托盘TR上载置完毕4片晶片WF时，将托盘TR载置在基板载台30L上，利用对准系统ALG_L来开始测量芯片上的规定测量点的位置。在该情形时，可同步进行利用对准系统ALG_L的规定测量点的位置的测量、以及其他晶片WF在下一托盘TR上的载置。而且，可与将排列有其他晶片WF的托盘TR载置在基板载台30L上的处理同步进行如下处理：基于由对准系统ALG_L所得的测量结果，来算出规定测量点的位置的测量已经结束的晶片WF的焊盘位置以及制作布线图案数据，且存储于第2存储装置310L中。如上所述的同步处理在布线图案数据的制作及传送以及存储花费时间的情形时特别有效。需要说明的是，在测量点的位置的测量、以及布线图案数据的制作及存储所花费的时间比曝光时间短的情形时，也可在1个托盘TR上载置例如4片×3行的晶片WF后，搬入至基板载台30L上，来进行利用对准系统ALG_L的测量。
另一方面，在基板载台30L上的晶片WF的曝光开始后，基板载台30R上的曝光完毕的晶片WF搬出后，新的晶片WF搬入至基板载台30R上。然后，利用对准系统ALG_R来测量芯片上的规定测量点的位置。数据制作装置300基于芯片上的规定测量点的位置的测量结果，来算出芯片上的焊盘的位置，且基于算出结果来依序制作布线图案数据。而且，数据制作装置300将所制作的布线图案数据传送至第1存储装置310R。存储于第1存储装置310R中的布线图案数据在基板载台30R上的晶片WF的曝光开始的同时，依序传送至曝光控制装置400。
如上所述，本实施方式中，在使用2个基板载台30R及30L中的一者来进行曝光处理时，在另一个基板载台上进行：曝光完毕的晶片的搬出、新晶片的搬入、规定测量点的位置的测量、焊盘位置的算出、布线图案数据的制作、传送。
如以上所详细说明，本第1实施方式的曝光装置EX包括生成布线图案的DMD 204，上述布线图案将配置于晶片WF上的芯片C11所包括的多个焊盘P11a、以及配置于晶片WF上的芯片C22所包括的多个焊盘P21分别连接。此外，曝光装置EX包括数据制作装置300，其取得芯片C11上的规定测量点的位置测量结果、以及芯片C21上的规定测量点的位置测量结果，基于所取得的位置测量结果、以及多个焊盘P11a及多个焊盘P21的设计信息，算出多个焊盘P11a及多个焊盘P21的所有位置，且基于算出结果来决定将多个焊盘P11及多个焊盘P21分别连接的布线图案，从而制作在形成所决定的布线图案时用于控制DMD 204的布线图案数据。曝光装置EX还包括曝光控制装置400，其使用布线图案数据来控制DMD 204，曝光将多个焊盘P11及多个焊盘P21分别连接的布线图案。数据制作装置300基于规定测量点的位置测量结果，来算出焊盘P11及焊盘P21全部的位置，因此与测量焊盘P11及焊盘P21全部的位置的情形相比较，可使至确定焊盘P11及焊盘P21全部的位置为止的时间缩短。因此，可缩短布线图案的形成所花费的时间。需要说明的是，布线图案的形成所花费的时间包括：晶片WF的搬入所花费的时间，规定测量点的位置的测量所花费的时间，焊盘的位置的算出所花费的时间，布线图案数据的制作、传送、曝光处理所花费的时间，以及曝光完毕的晶片WF的搬出所花费的时间中的至少1个。
此外，本第1实施方式中，芯片C11上的规定测量点为多个焊盘P11a的一部分，芯片C21上的规定测量点为多个焊盘P21的一部分。由于利用芯片C11及芯片C21分别所包括的焊盘P11a及P21作为测量点，因此无需于芯片上另外设置测量点。
此外，本第1实施方式中，作为测量点的焊盘P11a在多个焊盘P11a的排列方向上位于两端，作为测量点的焊盘P21在多个焊盘P21的排列方向上位于两端。由此，例如较测量相邻的焊盘P11a及相邻的焊盘P21的位置来算出焊盘的位置而言，焊盘的位置的算出精度提高。
此外，本第1实施方式中，数据制作装置300所决定的布线图案为将使位于设计位置的焊盘P11a及焊盘P21连接的布线图案的一部分加以变更而得的布线图案。由此，布线图案数据的制作时间可缩短，并且可减少布线图案数据的容量，因此可缩短布线图案数据向存储布线图案数据的第1存储装置310R或第2存储装置310L中的传送时间。
需要说明的是，上述第1实施方式中，在使用2个基板载台30R及30L中的一者来进行曝光处理时，在另一个基板载台上进行：曝光完毕的晶片的搬出、新晶片的搬入、芯片上的规定测量点的位置的测量、焊盘位置的算出、以及布线图案数据的制作、传送，但并不限定于此。只要在使用2个基板载台30R及30L中的一者来进行曝光处理时，在另一个基板载台上进行曝光完毕的晶片的搬出、新晶片的搬入、芯片上的规定测量点的位置的测量、焊盘位置的算出、以及布线图案数据的制作、传送中的至少1个即可。
需要说明的是，上述第1实施方式中，在相互连接的芯片各自所包括的多个焊盘中，将在焊盘的排列方向上位于两端的焊盘设为规定测量点，但并不限定于此。只要将多个焊盘中的至少2个焊盘设为规定测量点即可。此外，也可将所有焊盘设为规定测量点。需要说明的是，即便是不在一直线上的焊盘，也只要根据各焊盘的设计上的坐标彼此的关系来算出实际的位置即可。
(变形例)
需要说明的是，数据制作装置300也可不制作布线图案数据，而制作对DMD 204的驱动量以及透镜致动器的驱动量加以规定的驱动数据。即，DMD 204也可通过使用设计值数据来生成布线图案，变更DMD 204的驱动量以及透镜致动器的驱动量，来变更投影至晶片WF上的布线图案的投影图像的位置，使形成于晶片WF上的布线图案的形状变化。
图14(A)表示将配置于设计位置的芯片C11及芯片C21的焊盘彼此连接的布线图案WL。
图14(B)表示芯片C11及芯片C21自设计位置向+X方向偏移的情形。在该情形时，可通过使DMD 204的位置向+X方向偏移后，在X方向上扫描晶片来曝光，从而如图14(B)所示，形成将芯片C11及芯片C21连接的布线图案WL。
图14(C)表示芯片C21自以虚线表示的设计位置向+Y方向偏移的情形。在该情形时，可通过一边使DMD 204的位置向+Y方向偏离，一边在X方向上扫描晶片来曝光，从而如图14(C)所示，形成将芯片C11与芯片C21连接的倾斜的布线图案WL。
图14(D)表示芯片C11自设计位置旋转，芯片C21自设计位置向-X方向偏移并且旋转的情形。在该情形时，即便不变更驱动量，也可形成将芯片C11与芯片C21连接的布线图案WL，因此也可不变更驱动数据。
图14(E)表示芯片C11的位置为设计位置，且芯片C21自设计位置向+X方向偏移的情形。在该情形时，可通过一边使DMD 204向+X方向偏离，一边在X方向上扫描晶片来曝光，从而如图14(E)所示，形成较设计值更长的布线图案WL。
图14(F)表示芯片C11及芯片C21自设计位置旋转的情形。在该情形时，可通过以Z轴为中心来使DMD 204旋转之后，一边使DMD 204向-Y方向偏移，一边在X方向上扫描晶片来曝光，从而形成如图14(F)所示的形状的布线图案WL。
图14(G)表示芯片C11自设计位置向+X方向偏移且旋转，且芯片C21自设计位置向-X方向偏移且旋转的情形。在该情形时，可通过一边使DMD 204进行圆弧运动，一边在X方向上扫描晶片来曝光，从而形成如图14(G)所示的圆弧状的布线图案WL。
《第2实施方式》
也可通过光学性地修正布线图案的图像，来变更布线图案的形状。图15(A)为表示第2实施方式的照明投影模块200A的构成的图。
如图15(A)所示，第2实施方式的照明投影模块200A中，于DMD 204与透镜组群206之间配置有楔形的1组棱镜207a、207b。通过控制该1组棱镜207a、207b的位置或姿势，可基于设计值数据而使DMD 204所生成的布线图案的图像进行光学性变形。
例如，如图15(B)所示，可通过使棱镜207a与棱镜207b之间的Z方向上的距离变化，而使图像的位置在X方向上偏离。此外，如图15(C)所示，可通过使棱镜207a绕Y轴旋转，来变更X方向上的图像的长度。此外，通过使棱镜207a绕X轴旋转，使棱镜207a与棱镜207b之间的Z方向上的距离在Y方向上变化(例如，Y坐标越大，棱镜207a与棱镜207b之间的Z方向上的距离越大)，可如图15(D)所示，Y坐标越大，图像的X方向的偏离量越大。需要说明的是，以下的说明中，将使棱镜207a与棱镜207b设为如图15(D)所示的位置关系，记载为正交度修正。
在该情形时，数据制作装置300所制作的是在布线图案的曝光时控制1组棱镜207a、207b的位置或姿势的控制数据(以后，记载为修正光学系统控制数据)。
对使用1组棱镜207a、207b的布线图案的图像的变形进一步进行说明。图16(A)表示将配置于设计上的位置的芯片C11及芯片C21的焊盘彼此连接的布线图案WL。
图16(B)表示芯片C11及芯片C21自以虚线表示的设计位置向+X方向偏移的情形。在该情形时，如图15(B)所示，可通过使图像向+X方向偏移，而形成将芯片C11及芯片C21连接的布线图案WL。
图16(C)表示芯片C21自以虚线表示的设计位置向+Y方向偏移的情形。在该情形时，可通过图15(D)中所说明的利用棱镜207a、207b的正交度修正，来形成将芯片C11与芯片C21连接的倾斜的布线图案WL。
图16(D)表示芯片C11自设计位置起绕Z轴旋转，芯片C21自设计位置向-X方向偏移，并且绕Z轴旋转的情形。在该情形时，可通过一边在Y方向上扫描晶片，一边修正X倍率，来形成将芯片C11与芯片C21连接的布线图案WL。
图16(E)表示芯片C11的位置为设计位置，且芯片C21自设计位置向+X方向偏移的情形。在该情形时，可通过利用棱镜207a、207b来修正X倍率，一边使DMD 204向+X方向偏移，一边在X方向上扫描晶片来曝光，从而如图16(E)所示，形成较设计值更长的布线图案WL。
图16(F)表示芯片C11及芯片C21自设计位置旋转的情形。在该情形时，可通过以Z轴为中心，使DMD 204旋转后，利用棱镜207a、207b来进行正交度修正及旋转修正，从而形成如图16(F)所示的布线图案WL。
其他构成与第1实施方式相同，因此省略详细的说明，但在第2实施方式中，也在将基板载台30R上的晶片WF进行曝光时，进行载置在基板载台30L上的基板上的芯片位置的测量、基于测量结果的修正光学系统控制数据的制作、传送。
根据本第2实施方式，曝光装置EX包括对DMD 204所生成的布线图案进行光学性修正的1组棱镜207a、207b。此外，数据制作装置300为了取得芯片C11上的规定测量点的位置测量结果、及芯片C21上的规定测量点的位置测量结果，基于所取得的位置测量结果、以及多个焊盘P11a及多个焊盘P21的设计信息，来算出多个焊盘P11a及多个焊盘P21的所有位置，且基于算出结果来形成将多个焊盘P11a及焊盘P21分别连接的布线图案，而制作用于控制棱镜207a、207b的修正光学系统控制数据。曝光控制装置400基于用于生成将位于设计位置的焊盘P11a及P21连接的布线图案的设计值数据，来控制DMD 204，使用修正光学系统控制数据来控制棱镜207a、207b，曝光将多个焊盘P11a及多个焊盘P21连接的布线图案。在将曝光装置EX的构成设为第2实施方式的构成的情形时，与第1实施方式同样，可整体地缩短布线图案的形成所花费的时间。
《第3实施方式》
在晶片WF上贴附芯片的步骤为在利用曝光装置EX来形成布线图案之前进行，因此数据制作装置300也可使用通过对各芯片相对于晶片WF的位置进行检查的检查步骤而测量的焊盘的位置的测量数据，来制作布线图案数据、驱动数据、或者修正光学系统控制数据。
图17为表示第3实施方式的布线图案形成系统500A的概要的俯视图。第3实施方式的布线图案形成系统500A包括对晶片WF上的芯片的位置进行测量的芯片测量站CMS。
芯片测量站CMS包括多个测量显微镜61，对不同套组内的芯片上的规定测量点的位置进行测量。此处，所谓多个测量显微镜61所测量的不同套组内的芯片上的规定测量点的位置，可为同一晶片WF上的不同套组内的芯片上的规定测量点的位置，也可为不同晶片WF上的各套组内的芯片上的规定测量点的位置。本实施方式中，多个测量显微镜61对不同晶片WF上的各套组内的芯片上的规定测量点的位置进行测量。需要说明的是，测量显微镜61的根数或芯片测量站CMS中一次测量的晶片数等依存于芯片测量站CMS的处理能力。因此，例如，在对多个测量显微镜61的测量结果进行处理的处理装置设置有1个的情形时，在处理装置的处理能力不充分时，也可相对于1根测量显微镜61而设置1个对该测量显微镜61的测量结果进行处理的处理装置，且设置多对的测量显微镜61与处理装置。
规定测量点的位置测量结果发送至数据制作装置300。数据制作装置300基于自芯片测量站CMS接收的规定测量点的位置测量结果来算出所有焊盘的位置，且基于算出结果来制作布线图案数据(也可为驱动数据或者修正光学系统控制数据)。此处制作的布线图案数据可为如第1实施方式所说明的修正区域的布线图案的数据，也可为包括修正区域及非修正区域的布线图案的数据。需要说明的是，数据制作装置300所制作的布线图案数据存储于如下的存储装置中，其与存储有用于对当前曝光中的基板的曝光进行控制的布线图案数据的存储装置不同。即，在用于对当前曝光中的晶片WF的曝光进行控制的布线图案数据存储于第1存储装置310R中的情形时，数据制作装置300将所制作的布线图案数据存储(传送)至第2存储装置310L中。需要说明的是，在布线图案数据的制作花费时间的情形时，可在利用涂布机显影器装置CD来涂布抗蚀剂的过程中进行布线图案数据的制作、传送，因此有效的是如本实施方式所示包括2个存储装置，如有必要，也可将存储装置的数量扩张为3个以上。
第3实施方式的曝光装置EX-A中，本体部1A包括1个基板载台30。需要说明的是，第3实施方式中，由于利用芯片测量站CMS来测量芯片位置，故而可省略对准系统ALG_L及ALG_R。
芯片上的规定测量点的位置的测量结束的晶片WF在利用涂布机显影器装置CD来涂布感旋光性的抗蚀剂后，搬入至缓冲部PB中。放置于缓冲部PB中的晶片WF通过设置在基板交换部2A上的机器人RB，而在1片托盘TR上排列多片(第3实施方式中为4片×3行)，搬入至本体部1A中，载置在基板载台30的基板保持具PH上。
对准系统ALG_C测量各晶片WF相对在基板保持具PH的位置，来修正曝光开始位置等。需要说明的是，在基板保持具PH上载置有晶片WF时，晶片WF绕Z轴旋转等，芯片的位置自数据制作装置300所制作的布线图案数据的位置偏离的情形时，若使用该布线图案数据来形成布线，则存在芯片间不正确连接的顾虑。
在该情形时，数据制作装置300如第1实施方式及其变形例所说明，只要通过制作驱动数据、或者制作修正光学系统控制数据，以芯片间连接的方式来修正布线图案的形状即可。例如，数据制作装置300基于利用芯片测量站CMS来测量的相对于各晶片WF的位置而言的芯片的位置，根据利用对准系统ALG_C来测量的各晶片WF的位置，检测出各芯片自布线图案数据的位置起的位置偏离。数据制作装置300基于该偏离，来制作驱动数据、或者制作修正光学系统控制数据。由此，于在基板保持具PH上载置晶片WF时，晶片WF绕Z轴旋转等的情形时，也无需改写布线图案数据，因此可顺利地推进至曝光，形成将芯片间连接的布线。
需要说明的是，对准系统ALG_C也可在晶片WF的位置测量时，使用芯片上的对准标记。
《第4实施方式》
也可将晶片WF贴附于基础基板B上，在芯片测量站CMS中测量各芯片相对于基础基板B的位置。
图18为表示第4实施方式的布线图案形成系统500B的概要的俯视图。第4实施方式的布线图案形成系统500B包括：将配置有芯片的晶片WF在基础基板B上贴附多片的晶片配置装置WA、芯片测量站CMS、及曝光装置EX-B。晶片配置装置WA为维持相对于基础基板B而言的晶片WF的位置不变更者。
通过晶片配置装置WA，贴附有多片的晶片WF的基础基板B被搬入芯片测量站CMS。
芯片测量站CMS包括多个测量显微镜61，测量相对于基础基板B而言的各芯片上的规定测量点的位置。多个测量显微镜61对不同套组内的芯片上的规定测量点的位置进行测量。规定测量点的位置测量结果发送至数据制作装置300。
数据制作装置300基于自芯片测量站CMS接收的规定测量点的位置测量结果来算出芯片上的所有焊盘的位置，基于算出结果来制作布线图案数据(也可为驱动数据、或者修正光学系统控制数据)。此处所制作的布线图案数据可为如第1实施方式所说明的修正区域的布线图案的数据，也可为包括修正区域及非修正区域的布线图案的数据。需要说明的是，数据制作装置300所制作的布线图案数据存储于如下的存储装置中，其与存储有用于对当前曝光中的基础基板B上的晶片WF的曝光进行控制的布线图案数据的存储装置不同。即，在用于对当前曝光中的基础基板B上的晶片WF的曝光进行控制的布线图案数据存储于第1存储装置310R中的情形时，数据制作装置300将所制作的布线图案数据存储(传送)于第2存储装置310L中。
规定测量点的位置的测量结束后的晶片WF连同基础基板B一起搬入至涂布机显影器装置CD中，涂布感旋光性的抗蚀剂后，搬入至基板交换部2B的端口PT中。然后，晶片WF连同基础基板B一起载置在基板载台30的基板保持具PH上。
其后的处理与第3实施方式同样，因此省略详细的说明。第4实施方式中，可使用载置、固定有晶片WF的基础基板B的位置来对整体进行管理、曝光。例如，只要于对准时也可进行对基础基板B的对准测量及修正即可。即，由于晶片WF载置、固定于基础基板B上，故而在基础基板B载置在基板载台30的基板保持具PH上时，不需要进行对每个晶片WF/每个芯片的对准，只要可仅进行基础基板B的对准即可。需要说明的是，晶片配置装置WA在基础基板B上贴附晶片WF，但也可在托盘TR上直接载置、固定晶片WF。
(变形例)
第4实施方式中，晶片配置装置WA及芯片测量站CMS设为不同的装置，但并不限定于该构成。测量显微镜61也可利用晶片配置装置WA，自贴附于基础基板B上的晶片WF开始测量芯片上的规定测量点的位置。换言之，在多个晶片WF在基础基板B上的贴附动作的同时，利用测量显微镜61来进行测量动作。需要说明的是，测量显微镜61可自1片晶片WF贴附于基础基板B上后，开始测量动作，也可自多片的晶片WF贴附于基础基板B上后，开始测量动作。需要说明的是，测量显微镜61也可在晶片WF载置于基础基板B上的时点，暂时中断测量动作。其原因在于，防止将晶片WF载置于基础基板B上时所产生的振动对测量显微镜61的测量结果带来影响。
(规定测量点的其他例)
上述第1～第4实施方式中，已对规定测量点为部分布线部WP1中所包含的C11的焊盘P11a中的2个、及C21的焊盘P21中的2个的情形进行说明，但并不限定于此。
图19(A)及图19(B)为对芯片上的规定测量点的其他例1进行说明的图。图19(A)表示将位于设计位置的各芯片彼此进行布线的情形，图19(B)表示以自设计位置偏离的状态固定于晶片WF上的芯片C11及芯片C21～C23。
如图19(A)所示，芯片C11与3个芯片C21～C23连接，芯片C21～C23分别与1个芯片C11连接。
其他例1中，关于与多个芯片C21～C23连接的芯片C11，通过测量芯片C11上的焊盘P11a～P11c的一部分位置来决定相对于设计位置而言的芯片C11的位置及朝向，根据该位置及朝向来算出各焊盘P11a～P11c全部的位置。具体而言，关于芯片C11，将芯片C11所包括的焊盘P11a～P11c中的至少2个焊盘、较佳为3个焊盘设定为规定测量点。例如，如图19(B)所示，将分别选自焊盘P11a、焊盘P11b及焊盘P11c中的焊盘(以黑圆点表示)设为规定测量点。由此，可决定相对于设计位置而言的芯片C11的位置及朝向，因此可基于芯片C11的设计值数据来算出各焊盘P11a～P11c全部的位置。需要说明的是，使用焊盘P11a～P11c中的哪一个焊盘来作为测量点，只要以可算出芯片C11的X方向偏移、Y方向偏移、旋转及倍率的4个参数的方式来决定即可。
另一方面，关于与1个芯片C11连接的芯片C21～C23的每一个，在部分布线部WP1～WP3的每一个中，将焊盘P21～P23的排列方向上的两端的焊盘作为规定测量点来测量其位置，且基于测量结果来算出所有焊盘P21～P23的位置。
其他例1中，与第1实施方式中所说明的对各部分布线部内的4个焊盘进行测量的情形相比较，可减少测量点的数量，因此可缩短测量所花费的时间。
图20(A)及图20(B)为对芯片上的规定测量点的其他例2进行说明的图。图20(A)表示将位于设计位置的各芯片彼此进行布线的情形，图20(B)表示以自设计位置偏离的状态固定于晶片WF上的芯片C11及芯片C21～C23。
图20(A)及图20(B)中，将形成于芯片上的规定的标记M11、M21、M22、M23作为规定测量点。在该情形时，可根据各标记与各焊盘的位置关系的设计值数据，基于标记的位置的测量结果来算出焊盘的坐标。在测量作为规定测量点的焊盘的位置的情形时，需要具有与曝光装置的分辨率同等的分析能力的测量显微镜。在其他例2的情形时，即便测量显微镜的分析能力与曝光装置的分辨率不同等(即便测量显微镜的分析能力低于曝光装置的分辨率)，也可算出焊盘的坐标，因此可降低曝光装置或者芯片测量站CMS的组件成本。
需要说明的是，在上述第1～第4实施方式及其变形例中，已对将多个晶片状的基板载置在基板载台30上的情形加以说明，但也可将多个矩形状的基板载置在基板载台30上。
此外，第1～第4实施方式及其变形例也可应用于形成图3(B)所示的将基板P上的芯片间加以连接的布线图案。
上述实施方式为本发明的较佳实施例。但并不限定于此，可于不脱离本发明的主旨的范围内实施各种变形。
附图标记的说明
EX、EX-A、EX-B:曝光装置
204:DMD
204a:微镜
207a、207b:棱镜
300:数据制作装置
400:曝光控制装置
C1、C2、C11、C21～C23:半导体芯片
WF:晶片
P:基板
P11a～P11c、P21～P23:焊盘
M11、M21～M23:标记
WL:布线图案

Claims (13)

1.一种曝光装置，包括：
空间光调制器；
算出部，基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于所述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及所述第1半导体芯片的第1连接部及所述第2半导体芯片的第2连接部的设计信息，来算出所述第1连接部及所述第2连接部的位置；以及
曝光处理部，基于所述算出部的算出结果来控制所述空间光调制器，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
2.如权利要求1的曝光装置，其中，
所述曝光处理部基于所述算出部的算出结果来变更所述空间光调制器的位置，对将所述第1连接部与所述第2连接部加以连接的所述布线图案进行曝光。
3.一种曝光装置，包括：
空间光调制器；
修正光学系统，射入来自所述空间光调制器的光；
算出部，基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于所述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及所述第1半导体芯片的第1连接部及所述第2半导体芯片的第2连接部的设计信息，来算出所述第1连接部及所述第2连接部的位置；以及
曝光处理部，基于所述算出部的算出结果来控制所述修正光学系统，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
4.如权利要求3的曝光装置，其中，
所述曝光处理部基于所述第1连接部及所述第2连接部的设计信息来控制所述空间光调制器，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
5.如权利要求4的曝光装置，其中，
所述空间光调制器基于所述第1连接部及所述第2连接部的设计信息来生成布线图案。
6.如权利要求1至5中任一项的曝光装置，其中，
所述第1半导体芯片上的所述规定测量点为所述第1连接部中的至少2个、或者形成于所述第1半导体芯片上的标记；并且
所述第2半导体芯片上的所述规定测量点为所述第2连接部中的至少2个、或者形成于所述第2半导体芯片上的标记。
7.如权利要求1至5中任一项的曝光装置，其中，
所述第1半导体芯片上的所述规定测量点为在所述第1连接部的排列方向上位于两端的连接部，并且
所述第2半导体芯片上的所述规定测量点为在所述第2连接部的排列方向上位于两端的连接部。
8.如权利要求1至5中任一项的曝光装置，其中，
所述第1半导体芯片上的所述规定测量点包括：所述第1连接部中的至少1个、以及与第3半导体芯片的连接部以布线来连接的所述第1半导体芯片的连接部中的至少1个。
9.如权利要求1至5中任一项的曝光装置，其中，
包括测量系统，其测量所述第1半导体芯片上的所述规定测量点的位置、以及所述第2半导体芯片上的所述规定测量点的位置。
10.如权利要求1或2的曝光装置，其中，
所述布线图案为与将基于设计信息的所述第1连接部与所述第2连接部加以连接的布线图案的一部分共通。
11.一种布线图案的形成方法，包括：
基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于所述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及所述第1半导体芯片的第1连接部及所述第2半导体芯片的第2连接部的设计信息，来算出所述第1连接部及所述第2连接部的位置；以及
基于算出结果来控制空间光调制器，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
12.一种布线图案的形成方法，包括：
基于配置于基板上的第1半导体芯片上的规定测量点的位置测量结果即第1位置测量结果、配置于所述基板上的第2半导体芯片上的规定测量点的位置测量结果即第2位置测量结果、以及所述第1半导体芯片的第1连接部及所述第2半导体芯片的第2连接部的设计信息，来算出所述第1连接部及所述第2连接部的位置；以及
基于算出结果来控制修正光学系统，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
13.如权利要求12的布线图案的形成方法，其中
基于所述第1连接部及所述第2连接部的设计信息来控制所述修正光学系统，对将所述第1连接部与所述第2连接部加以连接的布线图案进行曝光。
CN202280048553.7A 2021-07-12 2022-07-11 曝光装置及布线图案形成方法 Pending CN117616343A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021115324 2021-07-12
JP2021-115324 2021-07-12
PCT/JP2022/027215 WO2023286726A1 (ja) 2021-07-12 2022-07-11 露光装置及び配線パターン形成方法

Publications (1)

Publication Number Publication Date
CN117616343A true CN117616343A (zh) 2024-02-27

Family

ID=84919406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280048553.7A Pending CN117616343A (zh) 2021-07-12 2022-07-11 曝光装置及布线图案形成方法

Country Status (6)

Country Link
US (1) US20240118622A1 (zh)
JP (1) JPWO2023286726A1 (zh)
KR (1) KR20240019296A (zh)
CN (1) CN117616343A (zh)
TW (1) TW202309678A (zh)
WO (1) WO2023286726A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052214A (ja) * 2005-08-17 2007-03-01 Nikon Corp 走査型露光装置及びマイクロデバイスの製造方法
US8363209B2 (en) * 2007-07-10 2013-01-29 Lg Electronics Inc. Method and apparatus to adjust misalignment of the maskless exposure apparatus
JP5703069B2 (ja) * 2010-09-30 2015-04-15 株式会社Ｓｃｒｅｅｎホールディングス 描画装置および描画方法
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
JP6321512B2 (ja) * 2014-09-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、および描画システム
JP6364059B2 (ja) 2016-11-18 2018-07-25 キヤノン株式会社 露光装置、露光方法、および物品の製造方法

Also Published As

Publication number Publication date
WO2023286726A1 (ja) 2023-01-19
US20240118622A1 (en) 2024-04-11
KR20240019296A (ko) 2024-02-14
JPWO2023286726A1 (zh) 2023-01-19
TW202309678A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
JP3376179B2 (ja) 面位置検出方法
KR20090089820A (ko) 노광 장치 및 디바이스 제조 방법
US20190235389A1 (en) Multi-configuration digital lithography system
JP2003122030A (ja) 多重露光描画装置および多重露光描画方法
JP5692949B2 (ja) 露光装置
KR20120015936A (ko) 노광 장치와 이를 이용한 정렬 오차 보정 방법
JP2010087310A (ja) 露光装置およびデバイス製造方法
JP4273291B2 (ja) 多重露光描画装置および多重露光描画方法
CN117616343A (zh) 曝光装置及布线图案形成方法
US20240142877A1 (en) Exposure apparatus and measurement system
JP2020140070A (ja) 露光装置および露光方法
JP2020140069A (ja) 露光装置およびアライメント方法
US20230400773A1 (en) Exposure apparatus and wiring pattern forming method
US20240103372A1 (en) Exposure apparatus
KR101372745B1 (ko) 노광 장치, 노광 방법 및 디바이스의 제조 방법
KR20080018684A (ko) 반도체 제조설비 및 그를 이용한 웨이퍼 정렬방법
JP2003057834A (ja) 多重露光描画装置および多重露光描画方法
WO2022215692A1 (ja) 露光装置、デバイス製造方法、フラットパネルディスプレイの製造方法および露光方法
JP7025165B2 (ja) 露光装置、搬送装置及び物品の製造方法
JP2011009552A (ja) 描画システムおよびパターン形成システム
JP2008227424A (ja) 露光装置及びデバイス製造方法
JP2000114159A (ja) 投影露光装置およびデバイス製造方法
KR20240019240A (ko) 노광 장치, 디바이스 제조 방법 및 플랫 패널 디스플레이의 제조 방법
JP2012195379A (ja) 重ね合わせ精度計測方法、露光装置、及びデバイス製造方法
JP2005026615A (ja) ステージ装置及び露光装置、計測方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination