KR101104134B1 - 반도체 칩 패키징 방법 - Google Patents

반도체 칩 패키징 방법 Download PDF

Info

Publication number
KR101104134B1
KR101104134B1 KR20090104542A KR20090104542A KR101104134B1 KR 101104134 B1 KR101104134 B1 KR 101104134B1 KR 20090104542 A KR20090104542 A KR 20090104542A KR 20090104542 A KR20090104542 A KR 20090104542A KR 101104134 B1 KR101104134 B1 KR 101104134B1
Authority
KR
South Korea
Prior art keywords
chip
dicing tape
substrate
semiconductor chip
dicing
Prior art date
Application number
KR20090104542A
Other languages
English (en)
Other versions
KR20110047781A (ko
Inventor
조현민
김준철
박세훈
박종철
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR20090104542A priority Critical patent/KR101104134B1/ko
Publication of KR20110047781A publication Critical patent/KR20110047781A/ko
Application granted granted Critical
Publication of KR101104134B1 publication Critical patent/KR101104134B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

반도체 칩 패키징 방법이 개시된다. 본 발명에 따른 반도체 칩 패키징 방법은 다이싱 테잎(tape)에 웨이퍼를 부착시켜 다이싱하고, 다이싱된 칩(diced chip) 영역을 커버하는 노광부위를 포함하는 포토마스크를 통해 다이싱 테잎을 노광시켜 기판 상에 칩 부착영역을 정의하도록 노광시킨다. 다이싱 테잎을 기판과 접촉시켜 노광부위에 대응하는 칩을 기판의 칩 부착영역에 부착시킨다. 그 후, 다이싱 테잎이 부착된 칩이 포토마스크의 노광부위에 대응되도록 다이싱 테잎을 일정한 간격만큼 이동시킨다. 이에 따라 초소형 반도체 칩의 패키징 공정시간을 단축시킬 수 있다.
다이싱 테잎(Dicing Tape), 포토마스크(Photomask)

Description

반도체 칩 패키징 방법{METHOD FOR PACKAGING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩 패키징 방법에 관한 것으로서, 극소형 반도체 칩의 제조공정시간을 단축시킬 수 있는 반도체 칩 패키징 방법에 관한 것이다.
RFID 장치는 무선 주파수(RF) 또는 프로그래밍 신호로 RFID 장치를 자극하여 일정 간격으로 판독 또는 프로그램될 수 있는 식별코드와 사물들을 연계시켜 RFID 태그(tag) 형태로 사용된다. 일반적으로 RFID 장치는 리더로부터의 RF 에너지를 수신해서 RF 에너지 또는 프로그래밍 신호에 응답하여 리더로 전송 또는 반사하는 안테나에 조립된 능동 또는 수동 반도체 칩으로 구성된다.
종래의 RFID 칩을 패키징하는 방법은 스트랩(Strap)이나 태그(Tag)에 접착제를 도포한 뒤에 RFID 칩을 그 위에 정렬하여 붙이는 방법이 있으나, 극소형의 IC 칩을 정렬하여 원하는 위치에 배열하는 방법은 칩 사이즈가 작아질수록 어려우며, RFID 칩과 같은 극소형 칩은 사이즈가 0.35×0.35㎜ 정도로 매우 작아서 이와 같은 패키징 공정은 적합하지 않다.
한번에 하나의 칩을 Capillary 등에 의해 Pick and Place하는 방법이 극소형 칩의 제조에 사용될 수 있으나 Capillary 내부에 홀을 그만큼 작게 가공하여야 하 며, 칩과 닿는 부분을 평행하게 유지하여 하므로 칩을 정확하게 컨트롤하여 원하는 위치에 부착하기가 쉽지 않다. 또한, 한번에 하나의 칩만을 부착시키기 때문에 패키징에 소요되는 시간이 매우 길다.
상기 Pick and Place의 단점을 보완하기 위하여 US 5,545,291에서는 Fluid 속에서 칩이 들어갈 홈을 포함하는 기판 위에 다량의 칩을 흘러내려 칩 스스로 제 위치를 찾아서 정렬되도록 하는 방법을 개시하고 있다. 이 경우, 칩이 대칭(Symmetric)인 경우에는 큰 문제가 없으나 비대칭(Asymmetric)인 경우에는 칩이 정렬될 위치를 찾아가는 도중에 생기는 회전으로 인해 재차 제자리에 찾아갈 수 있도록 추가적인 공정이 필요하다는 문제점이 있다.
또한, Vibrator를 이용하여 롤(roll) 위의 홈에 칩을 정렬하는 방법이 있으나 이는 Vibration 공정시에 칩의 손상이 생길 수 있으며, 전술한 바와 같은 비대칭의 경우 칩이 제자리에 찾아갈 수 있도록 하는 추가적인 공정이 필요하다는 문제점이 있다.
또한, 상기 Pick and Place 방법을 변형하여 다이싱된 칩을 다량의 툴(tool)을 이용하여 홀(hole) 내부에 쌓은 후에 하나씩 토출토록 하는 방법이 있으나, Pickup tool을 가공하는데 상당한 정밀도가 요구되는 문제점이 있다.
본 발명의 목적은 극소형의 반도체 칩의 패키징 공정시간을 단축시킬 수 있는 반도체 칩 패키징 방법을 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 반도체 칩 패키징 방법은 다이싱 테잎(tape)에 웨이퍼를 부착시켜 다이싱하는 단계와, 다이싱된 칩(diced chip) 영역을 커버하는 노광부위를 포함하는 포토마스크를 통해 접착제가 도포된 기판상에 칩이 부착될 수 있도록, 칩이 부착될 기판상의 영역과, 상기 다이싱 테잎에 부착된 상기 다이싱된 칩 및 상기 포토마스크의 상기 노광부위가 대응되도록 한 후, 상기 다이싱 테잎을 노광시키는 노광단계 및 상기 노광단계에 의해 상기 다이싱 테잎의 접착력이 상기 기판에 도포된 접착제의 접착력보다 약해지면, 다이싱 테잎과 기판을 접촉시켜 상기 노광부위에 대응하는 상기 칩을 기판에 부착시키는 부착단계를 포함한다.
상기 반도체 칩 패키징 방법은 기판에 부착된 다이싱된 칩을 제외한 나머지 칩이 노광부위에 대응되도록 일정한 간격만큼 다이싱 테잎를 이동시키는 다이싱 테잎 이동단계 및
노광단계, 칩 부착 단계 및 다이싱 테잎 이동단계를 반복하여 다이싱 테잎에 정렬된 칩을 기판에 부착시키는 단계 더 포함할 수 있다.
다이싱 테잎은 UV 다이싱 테잎이 사용될 수 있다.
다이싱 테잎이 이동하는 간격은 기판에 부착되는 칩 간의 간격이다.
다이싱 테입에 부착된 칩은 롤 투 롤(roll-to-roll) 프로세스를 통해 기판에 부착될 수 있다.
자외선이 조사되면 다이싱 테잎의 접착력은 기판에 도포된 접착제 보다 접착력이 떨어진다.
다이싱 칩에 부착된 칩은 RFID 칩, LED 칩 또는 초소형 IC 칩 중 어느 하나일 수 있다.
또한, 기판은 RFID 태그(Tag), RFID 스트랩(Strap) 또는 리드프레임(Leadframe) 중 어느 하나일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따르면, 다이싱 테입과 포토마스크를 이용한 노광공정을 통해 한번에 칩의 정렬공정과 부착공정이 가능하여 반도체 칩의 패키징 공정시간을 단축시킬 수 있다.
또한, 포토마스크의 노광부위를 조절함으로써 극소형 IC 칩 패키징 공정에 적용가능하다.
또한, 다이싱 테입에 부착된 칩의 위치가 비대칭(Asymmetric)인 경우에도 기판으로 정확한 정렬 및 부착이 가능하다.
또한, 롤 투 롤(roll-to-roll) 공정을 본 발명에 따른 반도체 칩 패키징 방법에 적용하고, 다이싱 테입을 소정의 횟수만큼 이동시키는 과정을 통해 대량의 칩을 빠른 시간 내에 패키징할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1a 내지 도 1f를 참조하여 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법을 설명한다. 도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법을 순차적으로 나타내는 공정의 단면도이다.
도 1a 내지 도 1f를 참조하면, 일 실시예에 따른 반도체 칩 패키징 방법은 먼저, 웨이퍼를 다이싱(Dicing)한다. 다이싱 테잎을 상기 웨이퍼에 부착시킨 후 다이싱 공정을 수행한다. 다이싱 된 상태에서 성장(Expansion) 시키면 칩(200)의 정렬에 문제가 생길 수 있으므로 다이싱 프레임을 제거하지 않고 다이싱이 완료된 상태를 유지한다. 다이싱 테잎이 부착되어 있는 다이싱 된 칩(chip)은 일정한 간격으 로 정렬되어 있다. 칩(200)은 RFID 칩, LED 칩 또는 초소형의 IC 칩이 사용될 수 있다.
다이싱 테잎이 부착된 다이싱 된 칩이 준비되면, 다이싱 테잎(100)으로부터 소정의 거리만큼 이격되어 다이싱된 칩(210) 영역을 커버할 수 있는 적어도 하나 이상의 노광부위를 가지는 포토마스크(photomask)를 준비한다. 따라서, 다이싱 테잎(100)에 부착된 다이싱된 칩(200)은 포토마스크(300)의 노광부위에 대응되어 자외선을 조사받는 다이싱 테잎(100) 부분에 부착된 칩(210)과 그렇지 않은 칩(220)으로 구분될 수 있다.
도 1a는 기판, 다이싱 테잎이 부착된 다이싱된 칩들 및 포토마스크의 정렬상태를 나타낸 단면도이다. 도 1a을 참조하면, 복수의 다이싱(dicing)된 칩(200)에 부착된 다이싱 테잎(100), 포토마스크(300), 기판(400)이 모두 준비되면 이들을 정렬한다. 그 후, 자외선 조사에 의해, 기판상에 칩이 부착될 영역에 칩이 부착될 수 있도록, 칩이 부착될 기판상의 영역과, 부착될 칩 및 포토마스크의 노광부위가 대응되도록 한다. 이하에서는 설명의 편의를 위해 칩이 부착될 기판상의 영역을 '부착영역'이라 통칭한다. 다이싱 테잎(100)은 자외선(UV)에 민감하여 자외선을 조사하면 접착력이 떨어지는 UV 다이싱 테잎을 사용할 수 있다. 예컨대, UV 다이싱 테잎이 부착된 다이싱된 칩(200) 중에서 포토마스크(300)의 노광부위에 대응되는 칩(210)은 자외선 조사에 따라 UV 다이싱 테잎의 접착력이 감소한다. 한편, 다이싱 테잎(100)이 UV 에 민감하지 않은 다이싱 테잎(100)을 사용하는 경우에는 웨이퍼를 다이싱한 후, 다이싱 된 칩에 UV 다이싱 테잎을 부착시키는 것이 바람직하다.
도 1b는 도 1a에 도시된 다이싱 테잎과 기판을 접촉시킨 단면도이다. 도 1b를 참조하면, 자외선을 조사하여 다이싱 테잎(100)의 접착력이 감소하면 다이싱 테잎(100)을 기판(400)과 접촉시킨다. 기판(400)은 다이싱 테잎(100)이 UV가 조사되었을 때, 다이싱 테잎(100)의 접착력 보다 강한 접착력을 갖는 접착제가 도포되어 있다.
도 1c는 도1b의 다이싱 테잎과 기판을 분리시켜 노광부위에 대응되는 칩이 기판에 부착된 모습을 나타내는 단면도이다. 도 1c를 참조하면, 도 1b에서 기판(400)에 부착된 칩(210)은 도 1c에서 다이싱 테잎(100)과 기판(400)이 분리될 때, 다이싱 테잎(100)에 부착되어 있는 칩(220)과 달리 자외선에 노광된 다이싱 테잎(100)의 접착력이 기판에 도포된 접착제보다 약해서 다이싱 테잎(100)과 기판(400)이 분리되더라도, 기판(400)에 부착되어 남게된다.
도 1d는 기판과 분리된 다이싱 테잎을 부착된 칩이 노광부위에 대응하도록 이동시킨 모습을 나타내는 단면도이다. 도 1d를 참조하면, 도 1c에서 기판(400)에 부착되지 않고 다이싱 테잎(100)에 남아있는 칩(220) 들을 도 1a 내지 도 1c 에서 설명한 공정을 거쳐 기판(400)에 부착시키기 위하여 다이싱 테잎(100)을 이동시킨다. 다이싱 테잎(100)이 이동되는 간격은 기판(400)에 부착되는 칩 간의 간격이다.
도 1e는 이동시킨 다이싱 테잎(100)과 기판(400)을 접촉시킨 단면도이다. 이 는 도 1b에서 설명한 바와 같다. 도 1f는 도 1e에 도시된 다이싱 테잎(100)을 기판(400)에서 분리시켜 칩(220)을 기판(400)에 부착시키는 과정을 도시한 도면이다.
도 2a 내지 도 2f는 도 1a 내지 도 1f에 사용된 기판 대신에 리드프레임을 이용하는 실시예로서, 그 패키징 방법에 있어서는 도 1a 내지 도 1f와 동일하다. 도 1a 내지 도 1f에서 설명한 반도체 칩 패키징 방법에 있어서, 상기 칩은 RFID 칩일 수 있다. 그러나 상기 칩은 RFID 칩 뿐아니라, LED 칩, 초소형의 IC 칩 등에 적용될 수 있다. 본 발명에 따른 반도체 칩 패키징 방법이 상기 LED 칩 또는 초소형 IC 칩에 적용하기 위해서는 도 1a 내지 도 1f에서 개시된 기판(400) 대신에 리드프레임(Leadframe)(410) 또는 패키지(package) 등이 사용될 수 있다.
도 3은 도 1에 도시된 반도체 칩 패키징 방법에 따른 반도체 칩 패키징에 사용되는 포토마스크를 도시한 도면이다. 도 3을 참조하면, 포토마스크(300)는 노광부위(310)와 비노광부위(미도시)를 지닌다. 노광부위(310)는 자외선을 투과하여 다이싱테잎에 전달한다.
도 4a는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법에 따라 제조되는 반도체 칩의 다른 예를 도시한 도면이고, 도 4b는 도 4a에 반도체 칩 패키징 방법에 따라 다이싱된 칩이 기판에 부착된 순서를 도시한 도면이고, 도 4c는 상기 도 4a에 도시된 반도체 칩을 패키징하기 위해 사용되는 포토마스크를 도시한 도면이 고, 도 4d는 도 4a에 도시된 반도체 칩을 제조하기 위한 다이싱 테입의 이동경로를 도시한 도면이다.
도 4a 내지 도 4d를 참조하면, 다이싱 테입을 소정의 횟수만큼 이동시키는 과정을 통해 대량의 반도체 칩 제조가 가능하다. 예컨대, 도 4c를 참조하면 상기 다이싱 테잎을 이동시키는 횟수가 12인 경우, 도 1a 내지 도 1f에서 도시된 공정을 12번 반복하여, 기판에 부착되는 칩의 개수 총 360개인 반도체 칩을 패키징 할 수 있다.
도 4b에 도시된 바와 같이 기판(400)은 1번 칩 부착영역, 2번 칩 부착영역,…,12번 부착영역이 도시되어 있다. 이와같은 기판(400)에 다이칭된 칩을 부착시키기 위해서 예컨대, UV 다이싱 테잎이 부착된 360개의 다이싱된 칩(diced chip) 360개가 다이싱 테잎에 부착된 상태에서, 도 4c에 도시된 포토마스크(520)의 노광부위(510)를 통해 1번 칩에 자외선을 조사한다. 다이싱 테입(100)을 기판(400)에 밀착시킨 후, 다이싱 테입(100)을 기판(400)에서 분리시키면 1번 칩 36개가 기판(400)에 부착된다.
그 후, 포토마스크(520)는 고정시킨 상태에서 다이싱 테잎(100)의 2번 칩 영역이 상기 노광부위에 위치하도록 다이싱 테잎(100)을 이동시키고, 전술한 과정을 반복하면 기판(400)에는 2번 칩 26개가 기판(400)의 2번 칩 부착영역에 부착된다. 이 때, 다이싱 테입(100)과 기판(400)은 동일한 이동경로를 동일한 간격만큼 이동 한다. 다이싱 테잎(100)을 도 4c에 도시된 이동경로를 따라서 1번 칩 영역에서 12번 칩 영역까지 이동경로를 변경하면서 전술한 과정을 반복하면, 도 1a 내지 도 1f에 도시된 공정을 12번 반복함으로써 360개의 칩을 기판(400)에 부착하여 반도체 칩을 패키징 할 수 있다
도 5는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법에 롤 투 롤(roll-to-roll) 방식을 적용시키는 실시예를 도시한 도면이다. 도 5를 참조하면, 기판(400)을 롤(roll) 형태로 제조하여 포토마스크(300)는 고정시킨 후, 다이싱 테잎(100)을 이동시키면서 기판(400)을 회전시키면 도 1a 내지 도 1f에 도시된 공정을 반복하게 되면 대량의 반도체 칩을 연속공정으로 패키징 할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법을 순차적으로 나타내는 공정의 단면도이다.
도 2a 내지 도 2f는 도 1a 내지 도 1f에 도시된 반도체 칩 패키징 방법에서 리드프레임을 적용시킨 도면이다.
도 3는 도 1에 도시된 반도체 칩 패키징 방법에 따른 반도체 칩 패키징에 사용되는 포토마스크를 도시한 도면이다.
도 4a는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법에 따라 제조되는 반도체 칩의 다른 예를 도시한 도면이다.
도 4b는 상기 도 4a에 도시된 반도체 칩을 패키징하기 위해 사용되는 포토마스크를 도시한 도면이다.
도 4c는 도 4a에 도시된 반도체 칩을 제조하기 위한 다이싱 테입의 이동경로를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 칩 패키징 방법에 롤 투 롤(roll-to-roll) 방식을 적용시키는 실시예를 도시한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100: 다이싱 테잎 200: 다이싱된 칩
300: 포토마스크 310: 노광부위
400: 기판 410: 리드프레임

Claims (8)

  1. 다이싱 테잎(tape)에 웨이퍼를 부착시켜 다이싱하는 단계;
    다이싱된 칩(diced chip) 영역을 커버하는 노광부위를 포함하는 포토마스크를 통해 접착제가 도포된 기판상에 칩이 부착될 수 있도록, 칩이 부착될 기판상의 영역과, 상기 다이싱 테잎에 부착된 상기 다이싱된 칩 및 상기 포토마스크의 상기 노광부위가 대응되도록 한 후, 상기 다이싱 테잎을 노광시키는 노광단계;
    상기 노광단계에 의해 상기 다이싱 테잎의 접착력이 상기 기판에 도포된 접착제의 접착력보다 약해지면, 다이싱 테잎과 기판을 접촉시켜 상기 노광부위에 대응하는 상기 칩을 기판에 부착시키는 부착단계;
    상기 기판에 부착된 상기 다이싱된 칩을 제외한 나머지 칩이 상기 노광부위에 대응되도록 일정한 간격만큼 상기 다이싱 테잎을 이동시키는 다이싱 테잎 이동단계; 및
    상기 노광단계, 칩 부착 단계 및 다이싱 테잎 이동단계를 반복하여 상기 다이싱 테잎에 정렬된 상기 칩을 상기 기판에 부착시키는 단계;
    를 포함하는 반도체 칩 패키징 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 다이싱 테잎은 UV 다이싱 테잎인 것을 특징으로 하는 반도체 칩 패키징 방법
  4. 제1항에 있어서, 상기 다이싱 테잎 이동단계는
    상기 다이싱 테잎이 상기 기판에 부착되는 칩 간의 간격만큼 이동하는 것인 반도체 칩 패키징 방법.
  5. 제1항에 있어서, 상기 칩 부착단계는
    롤 투 롤(roll-to-roll) 프로세스를 이용하여 상기 칩을 기판에 부착시키는 것을 특징으로 하는 반도체 칩 패키징 방법.
  6. 삭제
  7. 제1항에 있어서, 상기 칩은
    RFID 칩, LED 칩 또는 IC 칩 중 어느 하나를 포함하는 것인 반도체 칩 패키징 방법.
  8. 제1항에 있어서, 상기 기판은
    RFID 태그(Tag), RFID 스트랩(Strap) 또는 리드프레임(Leadframe) 중 어느하 나를 포함하는 것인 반도체 칩 패키징 방법.
KR20090104542A 2009-10-30 2009-10-30 반도체 칩 패키징 방법 KR101104134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090104542A KR101104134B1 (ko) 2009-10-30 2009-10-30 반도체 칩 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090104542A KR101104134B1 (ko) 2009-10-30 2009-10-30 반도체 칩 패키징 방법

Publications (2)

Publication Number Publication Date
KR20110047781A KR20110047781A (ko) 2011-05-09
KR101104134B1 true KR101104134B1 (ko) 2012-01-13

Family

ID=44239021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090104542A KR101104134B1 (ko) 2009-10-30 2009-10-30 반도체 칩 패키징 방법

Country Status (1)

Country Link
KR (1) KR101104134B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101881446B1 (ko) 2013-01-25 2018-07-24 삼성전자주식회사 발광 소자 패키지의 제조 방법
DE102016221533B4 (de) 2016-11-03 2018-09-20 Mühlbauer Gmbh & Co. Kg Verfahren und Vorrichtung zum Transfer elektronischer Komponenten von einem Trägersubstrat auf ein Zwischenträgersubstrat
KR20180075310A (ko) * 2016-12-26 2018-07-04 주식회사 엘지화학 마이크로 전기 소자의 전사 방법
KR102306315B1 (ko) * 2019-06-13 2021-09-29 주식회사 제이스텍 플랫탑 uv레이저를 이용한 부품칩 분리장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283469A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の製造方法
KR20050084789A (ko) * 2002-12-11 2005-08-29 마쯔시다덴기산교 가부시키가이샤 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트
KR20090009506A (ko) * 2007-07-20 2009-01-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
KR20090111262A (ko) * 2008-04-21 2009-10-26 주식회사 엘지화학 다이어태치 필름 및 반도체 웨이퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283469A (ja) * 1996-04-17 1997-10-31 Matsushita Electron Corp 半導体装置の製造方法
KR20050084789A (ko) * 2002-12-11 2005-08-29 마쯔시다덴기산교 가부시키가이샤 반도체 웨이퍼의 절단 방법 및 그 절단 방법에 사용되는보호 시트
KR20090009506A (ko) * 2007-07-20 2009-01-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
KR20090111262A (ko) * 2008-04-21 2009-10-26 주식회사 엘지화학 다이어태치 필름 및 반도체 웨이퍼

Also Published As

Publication number Publication date
KR20110047781A (ko) 2011-05-09

Similar Documents

Publication Publication Date Title
US10217637B1 (en) Chip handling and electronic component integration
US6555417B2 (en) Method and device for protecting micro electromechanical system structures during dicing of a wafer
KR101104134B1 (ko) 반도체 칩 패키징 방법
US7023347B2 (en) Method and system for forming a die frame and for transferring dies therewith
US7022418B2 (en) Fabrication of stacked microelectronic devices
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US9530680B2 (en) Method of fabricating semiconductor package, semiconductor chip supporting carrier and chip mounting device
KR19990066897A (ko) 저면 보호막을 가진 반도체 웨이퍼, 집적회로 디바이스 및그 제조방법
US20090061596A1 (en) Expanding tool, expanding method, and manufacturing method of unit elements
KR20150010209A (ko) 유연 집적회로 소자 패키지의 제조 방법
JP2001283169A (ja) 電子装置の製造方法
EP0670596B1 (en) Method of forming a temporary connection to a semiconductor integrated circuit
KR101939013B1 (ko) 웨이퍼로부터 마이크로 칩을 분리하고 기판 상에 마이크로 칩을 배치하기 위한 방법 및 장치
JP2007258245A (ja) ウエハ付シートの製造方法、円盤状ウエハの外周部分分離方法、分離用シート、および分離用シートの製造方法
US8476109B2 (en) Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US20200231434A1 (en) Singulation of wafer level packaging
JP2012124300A (ja) ウェーハ破断方法およびウェーハ破断装置
TWI473189B (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
EP3333883A1 (en) A method for transferring and placing a semiconductor device on a substrate
US6413796B1 (en) Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape
JP2009158869A (ja) 半導体チップの加工方法および半導体装置の製造方法
JP2007503634A (ja) スマートラベル用のモジュールブリッジ
KR100299305B1 (ko) 반도체패키지용테이프,그제조방법및이테이프를이용한패키지제조방법
JPS634642A (ja) ウエハ分割方法
US20060008948A1 (en) Method of processing a semiconductor wafer for manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee