KR100967526B1 - 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 - Google Patents

광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR100967526B1
KR100967526B1 KR20080038988A KR20080038988A KR100967526B1 KR 100967526 B1 KR100967526 B1 KR 100967526B1 KR 20080038988 A KR20080038988 A KR 20080038988A KR 20080038988 A KR20080038988 A KR 20080038988A KR 100967526 B1 KR100967526 B1 KR 100967526B1
Authority
KR
South Korea
Prior art keywords
lead frame
die attach
semiconductor chip
frame
die
Prior art date
Application number
KR20080038988A
Other languages
English (en)
Other versions
KR20090113101A (ko
Inventor
황선하
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR20080038988A priority Critical patent/KR100967526B1/ko
Priority to US12/393,607 priority patent/US8424195B2/en
Priority to CN200910132099XA priority patent/CN101567308B/zh
Priority to JP2009106731A priority patent/JP5060510B2/ja
Publication of KR20090113101A publication Critical patent/KR20090113101A/ko
Priority to HK09111473A priority patent/HK1132089A1/xx
Application granted granted Critical
Publication of KR100967526B1 publication Critical patent/KR100967526B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53261—Means to align and advance work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53539—Means to assemble or disassemble including work conveyor
    • Y10T29/53543—Means to assemble or disassemble including work conveyor including transporting track
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53687—Means to assemble or disassemble by rotation of work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

광폭 리드 프레임에 다이 어태치를 할 수 있는 반도체 패키지 제조 장치 및 제조 방법을 개시한다. 본 발명에 따른 반도체 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일, 인덱스 레일의 일단부에 연결되어 인덱스 레일에 리드 프레임을 공급하는 로더부, 인덱스 레일의 일단부의 반대측 단부에 연결되어 리드 프레임을 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부 및 인덱스 레일에 공급된 리드 프레임에 반도체 칩을 부착하는 다이 어태치부를 포함한다.
Figure R1020080038988
광폭 리드 프레임, 다이 어태치, 회전 장치, 반도체 패키지

Description

광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를 이용한 반도체 패키지 제조 방법{Apparatus for manufacturing semiconductor package for wide lead frame and method for constructing semiconductor package using the same}
본 발명은 반도체 패키지 제조를 위한 장치 및 방법에 관한 것으로, 특히 반도체 패키지를 제조하기 위하여 광폭의 리드 프레임에 다이 어태치를 하기 위한 반도체 패키지 제조 장치 및 방법에 관한 것이다.
최근, 휴대 전화, 노트북 등의 보급이 확산됨에 따라 전자기기는 소형화, 경량화 및 고정밀화되는 방향으로 발전하고 있으며, 이와 같은 전자기기에 사용되는 전자 디바이스는 더욱 소형화 및 고밀도화가 요구되고 있다. 이와 같은 요구를 만족시키기 위하여 반도체 칩을 더욱 고집적화시켜서 소형화하는 방법과 함께, 반도체 칩을 멀티 칩 패키징(multi chip packaging) 기술에 의하여 실장하는 방법도 적용되고 있다.
도 1은 전형적인 DDP(Dual Die Package)의 구조를 나타낸 단면도이다.
도 1을 참조하면, 전형적인 DDP(10) 구조에서는 제1 및 제2 반도체 칩(11, 13)으로 구성되는 2개의 반도체 칩이 다이 패드(21)와 리드 핑거(23)를 포함하는 리드 프레임(20)에 실장된 구조를 가진다. 제1 및 제2 반도체 칩(11, 13)은 각각 제1 및 제2 접착층(23, 25)을 통하여 다이 패드(21)의 상면 및 하면에 각각 부착된다. 제1 및 제2 반도체 칩(11, 13)은 각각 와이어 본드(27, 28)를 통하여 리드 핑거(23)에 전기적으로 연결된다. 제1 및 제2 반도체 칩(11, 13), 와이어 본드(27, 28) 및 이들의 접합 부분은 에폭시 성형 수지(epoxy molding compound)와 같은 성형 수지(15)에 의해 봉지되어 외부 환경으로부터 보호된다.
도 2는 전형적인 QDP(Quad die Package)의 구조를 나타낸 단면도이다.
도 2를 참조하면, 전형적인 QDP(30) 구조에서는 다이 패드(41)와 리드 핑거(43)를 포함하는 리드 프레임(40)에 4개의 반도체 칩이 실장된 구조를 가진다. 즉, QDP(30)에서는 제1 및 제2 반도체 칩(31, 33)이 각각 제1 및 제2 접착층(45, 47)에 의하여 다이 패드(41)의 상면에 차례로 적층되어 부착되고, 제3 및 제4 반도체 칩(35, 37)이 각각 제3 및 제4 접착층(46, 48)에 의하여 다이 패드(41)의 하면에 차례로 적층되어 부착된다. 제1 내지 제4 반도체 칩(31, 33, 35, 37)은 각각 와이어 본드(51, 53, 55, 57)를 통하여 리드 핑거(43)에 전기적으로 연결된다. 제1 내지 제4 반도체 칩(31, 33, 35, 37), 와이어 본드(51, 53, 55, 57) 및 이들의 접합 부분은 에폭시 성형 수지와 같은 성형 수지(61)에 의해 봉지된다.
단일 반도체 칩 패키지 및 도 1 및 도 2에 예시되어 있는 구조의 DDP와 QDP와 같이 리드 프레임을 이용하여 반도체 패키지를 제조하는 공정은 집적회로가 형성된 웨이퍼로부터 단위 반도체 칩을 분리하여 리드 프레임에 부착하는 다이 어태치(die attach) 공정, 반도체 칩과 리드 프레임을 전기적으로 연결시키기 위하여 이들을 도전성 금속 와이어로 접합하여 연결시키는 와이어 본딩(wire bonding) 공정, 전기적 연결 부분들을 외부 환경으로부터 보호하기 위하여 성형 수지로 몰딩하는 몰딩 공정, 외측으로 돌출된 리드 핑거를 절단 및 절곡하는 트림/폼(trim/form) 공정, 그리고 완성된 집적회로 칩 패키지의 신뢰성을 검사하는 테스트 공정으로 이루어진다.
이처럼 일반적인 반도체 패키지 제조 공정에서는 반도체 칩이 실장되는 장소와 외부와의 전기적 연결 수단을 제공할 수 있는 리드 프레임(lead frame)을 사용한다. 반도체 소자의 기술 개발과 시장 경쟁이 치열해지면서, 생산성과 원가 절감에 대한 중요성이 점점 더 높아져가고 있다. 통상적으로 리드 프레임은 8개 또는 16개의 반도체 패키지를 동시에 제조할 수 있도록 스트립(strip) 형태로 제조된다. 그러나 하나의 리드 프레임으로 제조할 수 있는 반도체 패키지의 개수를 더욱 늘리고자 리드 프레임의 길이 방향뿐만 아니라 폭 방향으로도 여러 개의 반도체 패키지를 제조할 수 있는 광폭 리드 프레임을 사용하고자 하는 시도가 이루어지고 있다.
그러나 광폭을 가지는 리드 프레임을 사용하기 위해서는 반도체 패키지 제조 설비의 교체가 필수적이며, 이를 위한 제조 설비의 개발 및 제조비용이 늘어나게 되는 문제점이 있다. 또한 멀티 칩 패키징을 위한 반도체 칩 패키지 제조 공정은 수동 작업이 필요하게 되어 공정 지연에 따른 공정 시간의 증가와 그에 따른 생산성의 저하가 발생하는 문제가 있다.
본 발명의 과제는 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 광폭 리드 프레임을 사용할 수 있는 반도체 칩 패키지 제조 장치를 제공하는 것이다.
또한 본 발명의 다른 과제는 광폭 리드 프레임을 사용하여 비용 절감과 생산성 향상이 가능한 반도체 칩 패키지 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 장치를 제공한다.
본 발명에 따른 반도체 칩 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일, 상기 인덱스 레일의 일단부에 연결되어 상기 인덱스 레일에 상기 리드 프레임을 공급하는 로더부, 상기 인덱스 레일의 상기 일단부의 반대측 단부에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부 및 상기 인덱스 레일에 공급된 상기 리드 프레임에 반도체 칩을 부착하는 다이 어태치부를 포함한다.
상기 다이 어태치부는 반도체 칩을 픽업하여 상기 리드 프레임에 부착하는 어태치 헤드 및 상기 어태치 헤드를 상기 인덱스 레일 상으로 이송하는 이송 레일을 포함할 수 있다.
상기 이송 레일은 상기 어태치 헤드를 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치시키고, 상기 인덱스 레일의 일단 상으로부터 적어도 상기 인덱스 레일의 폭의 중심부 상까지 위치하도록 할 수 있다.
상기 리드 프레임을 외부로 배출하기 위하여 상기 프레임 구동부와 연결되는 언로딩부를 더 포함하며, 상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 언로딩부로 보내거나 상기 인덱스 레일로 다시 공급할 수 있다.
상기 프레임 구동부는 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키기 위하여, 상기 리드 프레임을 지지하기 위한 프레임 로딩 레일,.
상기 프레임 로딩 레일을 지지하는 회전 테이블, 상기 제1 면에 대한 수선의 방향으로 상기 회전 테이블과 연결된 회전축 및 상기 회전축에 회전 구동력을 공급하는 회전 구동 장치를 포함할 수 있다.
상기 프레임 로딩 레일은, 상기 프레임 구동부에 의하여 1개의 리드 프레임씩 회전될 수 있도록 상기 1개의 리드 프레임을 지지할 수 있다.
상기 프레임 구동부는 상기 리드 프레임을 180도 회전시키는 것이 바람직하다.
상기 로더부는, 상기 인덱스 레일로부터 이송된 상기 리드 프레임을 외부로 배출하기 위한 언로딩 기능을 포함할 수 있다.
상기 프레임 구동부는, 상기 리드 프레임의 상기 제1 면과 제2 면 중 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비할 수 있다.
또한 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 장치를 제공한다. 본 발명에 따른 반도체 칩 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송가능한 인덱스 레일 및 상기 인덱스 레일 상에 위치하는 상기 리드 프레임에 반도체 칩을 부착하는 다이 어태치부를 각각 포함하는 제1 다이 어태치 장치 및 제2 다이 어태치 장치, 상기 제1 다이 어태치 장치의 일단부에 연결되어 상기 제1 다이 어태치 장치에 상기 리드 프레임을 공급하는 로더부, 상기 제2 다이 어태치 장치의 일단부에 연결되어 상기 제2 다이 어태치 장치로부터 상기 리드 프레임이 배출되는 언로더부 및 상기 제1 다이 어태치 장치 및 상기 제2 다이 어태치 장치의 각각 상기 일단부의 반대측 단부 사이에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부를 포함한다.
상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 상기 제1 다이 어태치 장치 또는 상기 제2 다이 어태치 장치로 공급할 수 있다.
또한 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 방법을 제공한다. 본 발명에 따른 반도체 칩 패키지 제조 방법은 복수의 다이 패드를 가지는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 상기 제1 면이 상부로 향하도록 다이 어태치부로 공급하는 단계, 상기 다이 어태치부에서 상기 리드 프레임의 제1 면 상의 다이 패드 중 일부분에 반도체 칩을 부착하는 제1 다이 어태치 단계, 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으 로 회전시키는 단계; 및 상기 다이 어태치부에서 상기 리드 프레임의 제1 면 상의 다이 패드 중 반도체 칩이 부착되지 않은 나머지 다이 패드에 반도체 칩을 부착하는 제2 다이 어태치 단계를 포함한다.
상기 리드 프레임의 상기 제2 면이 상부로 향하도록 상기 리드 프레임을 반전하는 단계, 상기 다이 어태치부에서 상기 리드 프레임의 제2 면 상의 다이 패드 중 일부분에 반도체 칩을 부착하는 제3 다이 어태치 단계, 상기 리드 프레임을 상기 제2 면에 대한 수선을 중심으로 회전시키는 단계 및 상기 다이 어태치부에서 상기 리드 프레임의 제2 면 상의 다이 패드 중 반도체 칩이 부착되지 않은 나머지 다이 패드에 반도체 칩을 부착하는 제4 다이 어태치 단계를 더 포함할 수 있다.
상기 제1 또는 제2 다이 어태치 단계는, 상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착할 수 있다.
상기 제3 또는 제4 다이 어태치 단계는, 상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착할 수 있다.
본 발명에 따른 반도체 패키지 제조 장치 및 방법은 비교적 적은 비용으로 광폭 리드 프레임에 높은 정밀도를 유지하면서 다이 어태치를 할 수 있다. 이를 통하여 원감 절감 및 생산성 향상을 함께 이룰 수 있다. 또한 광폭 리드 프레임에 다이 어태치를 하는 데에 있어서, 조작자가 수동으로 광폭 리드 프레임을 회전시키거 나 뒤집을 필요가 없어서 작업 시간이 단축되며, 불량률이 감소하게 된다.
또한 멀티 칩 패키징 또는 양면 패키징 등 원하는 반도체 패키지에 따라서 장치 구성을 자유롭게 변경할 수 있으므로, 제품 및 패키징 기술 변경에 따른 장비의 효율적인 활용이 가능해지며, 시장 변화에 따른 발빠른 대체가 가능해진다.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소와 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 3은 본 발명의 실시 예에 따른 반도체 패키지를 제조하기 위한 광폭 리드 프레임을 개략적으로 도시한 평면도이다.
도 3을 참조하면, 상면과 하면을 가지는 광폭 리드 프레임(70)은 길이(L) 방향과 폭(W) 방향으로 각각 복수 개의 단위 리드 프레임(80)이 반복 배치되어 있다. 여기에서 광폭 리드 프레임(70)의 길이(L) 방향이란, 다이 어태치 공정에서 광폭 리드 프레임(70)이 이동하는 방향을 의미한다. 각 단위 리드 프레임(80)은 다이 패드(81) 및 리드 핑거부(83)로 구성된다. 이와 같이 복수의 반도체 패키지를 제조하기 위한 광폭 리드 프레임(70)은 반도체 칩 부착과 전기적 연결 후에 몰딩 영역(72)에 동시에 성형 수지를 형성한 후 개별 반도체 패키지로 분리하게 된다. 따라서 하나의 리드 프레임(70)에 더 많은 단위 리드 프레임(80)이 포함될수록 리드 프레임(70)에서 손실되는 테두리 부분이 줄어들어 원가 절감 효과가 높아지게 된다. 또한 이와 함께 생산성도 향상되게 된다.
뒤에서 자세히 설명하겠으나, 광폭 리드 프레임(70)의 다이 패드(81)에 반도체 칩이 부착되기 위해서, 반도체 칩은 어태치 헤드(attach head)에 의하여 광폭 리드 프레임(70) 상으로 이동하게 된다. 일반적으로 광폭 리드 프레임(70)은 길이(L) 방향으로 인덱스 레일을 통하여 이동하며, 상기 어태치 헤드는 주로 광폭 리드 프레임(70)의 폭(W) 방향으로 이동을 하여 반도체 칩을 다이 패드(81)에 다이 어태치한다. 여기에서 광폭 리드 프레임(70)의 폭 중심선(C)은 광폭 리드 프레임(70)의 폭(W) 방향의 중심을 연결하는 가상의 선이다.
이와 같은 다이 어태치 공정은 정밀도를 요구하므로, 상기 어태치 헤드는 반도체 칩을 이동하는 과정에서도 정밀도가 유지되야 한다. 상기 어태치 헤드가 요구되는 정밀도를 유지하면서 상기 인덱스 레일에 놓인 광폭 리드 프레임(70) 상에서 이동할 수 있는 거리를 유효 이동 거리라 한다. 따라서 광폭 리드 프레임(70)의 폭(W)이 상기 어태치 헤드의 폭(W) 방향으로의 유효 이동 거리(WB)보다 넓은 경우에는 광폭 리드 프레임(70) 상의 모든 다이 패드(81)에 반도체 칩을 상기 요구되는 정밀도를 가지고 다이 어태치 할 수 없다. 여기서 상기 요구되는 정밀도는 광폭 리드 프레임(70) 또는 부착되는 반도체 칩의 종류 및 규격에 따라서 결정된다. 상기 요구되는 정밀도를 벗어나는 경우, 완성되는 반도체 패키지는 불량이 될 가능성이 크게 된다.
만일 상기 어태치 헤드의 유효 이동 거리를 증가시킨 반도체 패키지 제조 장치를 제조하는 경우에는 과도한 비용이 소요되게 된다. 이는 정밀 제어가 가능한 기계 장치의 경우, 정밀도를 높이거나 정밀도를 유지하면서 그 동작 거리를 늘리기 위해서는 개발 및 제조에 기하급수적으로 많은 비용이 필요하기 때문이다. 따라서 원가 절감 및 생산성 향상의 효과보다 더 많은 비용이 소요되게 된다.
도 4는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 반도체 패키지 제조 장치(100)는 로더부(110), 인덱스 레일(120), 다이 본딩부(130) 및 프레임 구동부(140)를 포함한다. 로더부(110)는 리드 프레임들이 담긴 매거진으로부터 광폭 리드 프레임(70)을 공급한다. 인덱스 레일(120)은 로더부(110)에서 공급된 광폭 리드 프레임(70)을 프레임 구동부(140)까지 이송한다. 이때 다이 어태치부(130)는 인덱스 레일(120)에 이송 중인 광폭 리드 프레임(70)에 반도체 칩을 부착한다.
다이 어태치부(130)에 의해서 광폭 리드 프레임(70)에 부착되는 반도체 칩은 웨이퍼 카세트 로더부(160) 및 웨이퍼 테이블(150)에 의하여 공급될 수 있다. 웨이퍼 카세트 로더부(160)로부터 공급된 복수의 반도체 칩을 포함하는 웨이퍼는 웨이퍼 테이블(150)에 놓여진다. 이때 상기 웨이퍼는 이미 개별 반도체 칩으로 분리된 상태일 수도 있고, 웨이퍼 테이블(150) 상에서 개별 반도체 칩으로 분리될 수도 있다. 즉, 상기 웨이퍼는 이면 접착 테이프가 붙여진 후, 개별 반도체 칩으로 완전히 분리되거나 개별 반도체 칩 사이에 홈이 형성되도록 한 후에 웨이퍼 테이블(150) 상에 놓여질 수 있다. 또는 상기 웨이퍼는 이면 접착 테이프가 붙여진 상태로 웨이퍼 테이블(150) 상에 놓여진 후, 개별 반도체 칩으로 완전히 분리되거나 개별 반도체 칩 사이에 홈이 형성되도록 할 수 있다. 이때 웨이퍼 테이블(150)은 이면 접착 테이프를 확장하여 개별 반도체 칩 사이의 간격을 넓힐 수 있다. 또한 웨이퍼 테이블(150)에는 이면 접착 테이프와 개별 반도체 칩의 분리를 위하여 진공이 공급될 수 있다.
프레임 구동부(140)는 인덱스 레일(120)로부터 이송된 광폭 리드 프레임(70)를 상면 또는 하면에 대한 수선(垂線)을 중심으로 회전시킬 수 있다. 또는 광폭 리드 프레임(70)의 상면이 아래를 향하도록 반전시킬 수 있다. 프레임 구동부(140)는 광폭 리드 프레임(70)을 회전시키는 기능과 반전시키는 기능을 모두 가지고 있을 수도 있고, 회전시키는 기능 또는 반전시키는 기능 중 한가지만을 가지고 있을 수도 있다. 프레임 구동부(140)는 광폭 리드 프레임(70)의 상태에 따라서 선택적으로 광폭 리드 프레임(70)을 회전 또는 반전시키거나 다시 인덱스 레일(120)로 공급할 수도 있다.
로더부(110)는 반도체 칩들이 부착된 광폭 리드 프레임(70)을 매거진에 채워 이탈시킬 수도 있다. 또는 프레임 구동부(140)에 별도의 언로더부(170)를 연결하여 반도체 칩들이 부착된 광폭 리드 프레임(70)을 매거진에 채워 이탈시킬 수도 있다. 즉, 로더부(110)과 로딩 기능과 언로딩 기능을 모두 가지고 있을 수도 있고, 언로딩 기능을 가지고 있는 별도의 언로더부(170)가 별도로 사용될 수도 있다. 언로더부(170)가 연결된 경우에 프레임 구동부(140)는 광폭 리드 프레임(70)의 상태에 따라서 선택적으로 광폭 리드 프레임(70)을 회전 또는 반전시키거나, 다시 인덱스 레일(120)로 공급하거나, 언로더부(170)로 보낼 수 있다. 즉,언로딩 기능을 로더부(110)에 포함시키느냐 별도의 언로드부(170)을 연결하느냐는 작업 동선, 다이 어태치가 된 광폭 리드 프레임(70)과 다이 어태치가 안된 광폭 리드 프레임(70) 간의 구분 편리성 등의 작업 효율성에 따라 선택적으로 결정할 수 있다.
도 5는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치의 단면도이다. 구체적으로 도 5는 도 4의 V-V 선을 따라서 절단한 모습이다.
도 5를 참조하면, 다이 본딩부(130)는 어태치 헤드(132) 및 이송 레일(134)을 포함한다. 이송 레일(134)은 어태치 헤드(132)을 웨이퍼 테이블(150) 상에서 인덱스 레일(120)에 놓인 광폭 리드 프레임(70) 상으로 이송할 수 있다. 인덱스 레일(120)의 폭(WI)은 인덱스 레일(120)에 놓일 수 있는 광폭 리드 프레임(70)의 폭을 의미한다.
도 3 및 도 5를 함께 참조하면, 인덱스 레일(120)이 다양한 폭을 가지는 광폭 리드 프레임(70)을 수용할 수 있는 경우에는 인덱스 레일(120)의 폭(WI)은 인덱스 레일(120)에 놓일 수 있는 광폭 리드 프레임(70) 중 최대 폭을 가지는 광폭 리드 프레임(70)을 의미한다. 따라서 인덱스 레일(120)의 폭(WI)은 광폭 리드 프레임(70)의 폭(W)보다 같거나 크게 된다(WI ≥ W). 다만, 이하에서는 설명의 편의성을 위하여 별도의 언급이 없는 경우에 있어서, 광폭 리드 프레임(70)이라 함은 인덱스 레일(120)에 수용될 수 있는 최대 폭을 가지는 광폭 리드 프레임(70)을 의미한다. 따라서 별도의 언급이 없는 경우에 있어서, 인덱스 레일(120)의 폭(WI)은 광폭 리드 프레임(70)의 폭(W)과 동일하다(WI = W).
어태치 헤드(132)의 유효 이동 거리(WB)는 인덱스 레일(120)의 폭(WI) 방향의 일단 상에서부터 적어도 폭 중심선(C) 상까지이며, 광폭 리드 프레임(70)의 폭(W)을 전부 포함하지는 못한다(WI/2 ≤ WB < WI). 즉 이송 레일(134)은 인덱스 레일(120)의 폭(WI) 중 일측 반부 상에 어태치 헤드(132)를 요구되는 정밀도를 가지도록 이동시킬 수 있으나, 인덱스 레일(120)의 모든 폭(WI) 상에서 상기 요구되는 정밀도를 가지도록 이동시킬 수는 없다. 따라서, 다이 어태치부(130)는 광폭 리드 프레임(70)의 폭 방향으로 적어도 상기 일측 반부에는 반도체 칩(210)을 부착할 수 있으나, 상기 일측 반부와 다른측 반부에는 전부 또는 일부분에 반도체 칩(210)을 부착할 수 없다.
바꿔서 말하면, 다이 어태치부(130)는 광폭 리드 프레임(70)의 폭 방향으로의 일측에서부터 광폭 리드 프레임(70)의 폭 중간선(C)까지에 있는 모든 다이 패드(81)에는 반도체 칩(210)을 부착할 수 있지만, 광폭 리드 프레임(70)의 다이 패드(81) 전체에 반도체 칩(210)을 부착할 수는 없다. 물론 반도체 칩(210)을 부착할 수 없다는 것은 반도체 칩(210)을 광폭 리드 프레임(70)에 요구되는 정밀도, 즉 오차 범위를 만족시키도록 부착할 수 없다는 의미이다.
어태치 헤드(132)는 반도체 칩(210)을 이동시킬 수 있도록 흡착하는 칩 흡착부(132a), 칩 흡착부(132a)를 상하로 이동시키는 픽업 모듈(132b) 그리고 어태치 헤드(132)와 이송 블록(134)이 연결되도록 하는 헤드 블록부(132c)를 포함할 수 있다. 또한 다이 어태치부(130)에 의하여 반도체 칩(210)이 광폭 리드 프레임(70)에 부착될 때, 흡착 블록(125)은 광폭 리드 프레임(70) 하부에서 압력 또는 열 등을 가하여 반도체 칩(210)과 광폭 리드 프레임(70)이 잘 부착되도록 할 수 있다.
도 6은 본 발명의 실시 예에 따른 회전 테이블을 개략적으로 나타내는 평면도이다.
도 4 및 도 6을 참조하면, 프레임 구동부(140)는 회전 테이블(142)을 포함한다. 회전 테이블(142)에는 인덱스 레일(120)로부터 이송된 광폭 리드 프레임(70)을 1개씩 지지하는 프레임 로딩 레일(144)이 결합되어 있다. 또한 프레임 로딩 레일(144) 상에 광폭 리드 프레임(70)을 가압하여 고정시킬 수 있는 프레임 고정 장치(146)이 더 결합되어 있을 수 있다. 광폭 리드 프레임(70)은 프레임 로딩 레 일(144) 상에 놓인 후 회전 테이블(142)과 함께 회전할 수 있다.
도 7은 본 발명의 실시 예에 따른 회전 테이블의 단면도이다. 구체적으로 도 7은 도 6의 VII-VII을 따라서 절단한 모습이다.
도 7을 참조하면, 회전 테이블(142)의 하부에는 회전축(148a) 및 회전 구동 장치(148b)를 포함하는 회전 장치(148)가 연결되어 있다. 회전축(148a)은 회전 테이블(142)에 결합된 프레임 로딩 레일(144)의 상면, 즉 프레임 로딩 레일(144) 상에 놓은 광폭 리드 프레임(70)의 상면에 대한 수선의 방향으로 연결된다. 따라서 회전 구동 장치(148b)가 회전축(148a)을 회전시키면, 회전 테이블(142)과 함께 프레임 로딩 레일(144)이 회전하여, 광폭 리드 프레임(70)을 상면에 대한 수선을 중심으로 회전시킬 수 있다. 회전 구동 장치(148b)는 에어 실린더(도시 생략)에 의하여 회전축(148a)에 회전 구동력을 공급할 수 있다. 따라서, 회전 장치(148)는 광폭 리드 프레임(70)을 부드럽게 180도 회전시킬 수 있다. 그러나 주변 장치와의 연결 상태에 따라서 90도 등의 다른 각도로 회전시킬 수도 있다. 이때 회전축(148a)의 회전 방향은 필요에 따라서 선택될 수 있으며, 회전축(148a)을 중심으로 좌회전 또는 우회전될 수 있다.
도 8 내지 도 11은 본 발명의 실시 예에 따른 다이 어태치 공정을 나타내는 개략도들이다.
도 8은 본 발명의 실시 예에 따른 광폭 리드 프레임의 상면 일부에 반도체 칩이 부착된 모습을 나타내는 개략도이다.
도 8을 참조하면, 광폭 리드 프레임(70)의 폭 중심선(C)을 중심으로 일측 반 부에 있는 다이 패드(81) 상에 반도체 칩(210)이 부착된다. 물론 상기 일측 반부와 다른측 반부에 있는 다이 패드(81) 중 일부에도 반도체 칩(210)이 부착될 수는 있다. 그러나 상기 다른측 반부에 있는 다이 패드(81) 전부에 반도체 칩(210)이 부착될 수는 없다. 반도체 칩(210)은 점착 테이프(미도시)를 사용하여 다이 패드(81)와 부착될 수 있다. 광폭 리드 프레임(70)의 상기 일측 반부에 있는 다이 패드(81) 상에 모두 반도체 칩(210)이 부착된 후, 광폭 리드 프레임(70)은 프레임 구동부(140)로 이송된다.
이하에서, "광폭 리드 프레임(70)의 일측 반부에 반도체 칩을 부착한다"는 말은 최소한 광폭 리드 프레임(70)의 폭 중심선(C)을 중심으로 일측 반부에 있는 모든 다이 패드(81) 상에는 반도체 칩을 모두 부착하되, 다른측 반부에 있는 다이 패드(81) 중 일부에는 반도체 칩이 부착될 수도 있으나, 모두에 반도체 칩이 부착된 것은 아니라는 것을 의미한다.
도 9는 본 발명의 실시 예에 따른 광폭 리드 프레임을 회전하는 모습을 나타내는 개략도이다.
도 9를 참조하면, 광폭 리드 프레임(70)은 프레임 로딩 레일(144) 상에 놓이게 되고, 프레임 고정 장치(146)에 의하여 가압되어 고정될 수 있다. 그 후 회전 테이블(142)이 회전하면서 광폭 리드 프레임(70)도 함께 회전한다.
도 10은 본 발명의 실시 예에 따른 광폭 리드 프레임이 회전한 모습을 나타내는 개략도이다.
도 10을 참조하면, 광폭 리드 프레임(70)은 상면에 대한 수선을 중심으로 180도 회전된다. 따라서 광폭 리드 프레임(70)의 폭 중심선(C)을 기준으로 반도체 칩(210)이 모두 부착된 일측 반부와 반도체 칩(210)이 일부 또는 전부가 부착되지 않은 다른측 반부의 방향이 반대로 바뀌게 된다. 그런 후 광폭 리드 프레임(70)은 다시 인덱스 레일(120)로 공급된다.
도 11은 본 발명의 실시 예에 따른 광폭 리드 프레임의 상면 전부에 반도체 칩이 부착된 모습을 나타내는 개략도이다.
도 11을 참조하면, 광폭 리드 프레임(70)은 인덱스 레일(120)을 통하여 다시 다이 어태치부(130)로 이송된다. 광폭 리드 프레임(70)은 회전에 의하여 폭 방향의 양측부가 바뀌었기 때문에, 반도체 칩(210)이 일부 또는 전부가 부착되지 않은 상기 다른 측 반부에도 반도체 칩(210)의 부착이 가능해진다. 따라서 광폭 리드 프레임(70)의 상면의 모든 다이 패드(81) 상에 반도체 칩(210)을 부착할 수 있다.
모든 다이 패드(81) 상에 반도체 칩이 부착된 광폭 리드 프레임(70)은 로더부(110)로 이송되어 언로딩되거나, 프레임 구동부(140)를 거쳐서 언로더부(170)로 이송되어 언로딩될 수 있다.
이를 통하여, 상대적으로 폭이 좁은 협폭 리드 프레임에 맞는 상대적으로 저가의 다이 어태치부(130)를 그대로 사용하여, 상대적으로 폭이 넓은 광폭 리드 프레임에 다이 어태치 공정을 수행할 수 있다.
도 12 내지 도 13은 본 발명의 실시 예의 변형에 따른 다이 어태치 공정을 나타내는 개략도들이다.
도 12은 본 발명의 실시 예의 변형에 따른 광폭 리드 프레임의 상면에 반도 체 칩이 부착된 모습을 나타내는 개략도이다.
도 12를 참조하면, 프레임 구동부(140) 내의 회전 테이블(142)과 결합된 프레임 로딩 레일(144)은 반전 장치(180)와 연결된다. 이때, 도 7에서 전술한 회전 장치(148)도 회전 테이블(142)과 연결되어 있을 수 있다. 즉, 프레임 구동부(140)는 필요에 따라서 회전 장치(148)만을 포함하는 것, 반전 장치(180)만을 포함하는 것 또는 회전 장치(148)와 반전 장치(180)를 모두 포함하는 것을 구성할 수 있다.
반전 장치(180)는 프레임 로딩 레일(144)에 놓인 광폭 리드 프레임(70)의 길이 방향으로 연장된 반전 회전축(182) 및 반전 회전축(182)과 연결된 반전 구동 장치(184)를 포함한다. 반전 구동 장치(182)에 의해서 반전 회전축(182)이 회전하면 프레임 로딩 레일(144)에 놓은 광폭 리드 프레임(70)의 상면이 하부를 향하도록 반전된다. 따라서 광폭 리드 프레임(70)이 프레임 로딩 레일(144)로부터 분리되지 않도록 프레임 고정 장치(146)로 가압하여 고정시키는 것이 바람직하다.
도 13은 본 발명의 실시 예의 변형에 따른 광폭 리드 프레임이 반전되어 하면에 반도체 칩이 부착된 모습을 나타내는 개략도이다.
도 13을 참조하면, 반전 장치(180)에 의하여 광폭 리드 프레임(70)의 상면이 하부를 향하도록 반전된다. 따라서 광폭 리드 프레임(70)의 하면에 반도체 칩(210)이 부착된 상태가 된다. 이후, 광폭 리드 프레임(70)은 인덱스 레일(120)로 다시 공급되어, 반도체 칩(210)이 부착되지 않은 광폭 리드 프레임(70)의 상면에도 반도체 칩(210)이 부착되게 된다.
도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지 제조 장치를 개략적 으로 나타내는 평면도이다.
도 14를 참조하면, 반도체 패키지 제조 장치(500)는 로더부(110), 제1 다이 어태치 장치(510), 프레임 구동부(140) 및 제2 다이 어태치 장치(520)를 포함하며 언로더부(170)를 포함할 수 있다. 제1 및 제2 다이 어태치 장치(510, 520)는 각각 인덱스 레일(120) 및 다이 어태치부(130)를 포함한다. 또한 제1 및 제2 다이 어태치 장치(510, 520)는 각각 웨이퍼 카세트 로더부(160) 및 웨이퍼 테이블(150)을 포함할 수 있다. 여기서, 로더부(100), 인덱스 레일(120), 다이 어태치부(130), 프레임 구동부(140), 웨이퍼 테이블(150), 웨이퍼 카세트 로더부(160), 언로더부(170)는 각각 도 4 내지 도 13에서 설명된 것들과 동일하므로, 여기에서 자세한 설명은 생략하기로 한다. 또한 제1 다이 어태치 장치(510) 및 제2 다이 어태치 장치(520)는 동일한 구성을 가지는 동일한 장치일 수 있다.
반도체 패키지 제조 장치(500)는 로더부(110)를 통하여 광폭 리드 프레임(70)을 제1 다이 어태치 장치(510)로 공급한다. 제1 다이 어태치 장치(510)은 광폭 리드 프레임(70)의 상면의 일측 반부에 반도체 칩을 부착한다. 그런 후, 광폭 리드 프레임(70)은 프레임 구동부(140)에서 상면에 대한 수선을 중심으로 회전되어 제2 다이 어태치 장치(520)로 공급될 수 있다. 제2 다이 어태치 장치(520)는 광폭 리드 프레임(70)의 상면 중 반도체 칩이 부착되지 않은 모든 다이 패드에 반도체 칩을 부착한다. 반도체 칩이 모두 부착된 광폭 리드 프레임(70)은 언로더부를 통하여 배출된다.
이처럼, 인덱스 레일(120) 및 다이 어태치부(130)를 포함하는 복수 개의 다 이 어태치 장치를 인라인으로 연결한 반도체 패키지 제조 장치를 구성하여 다이 어태치 공정을 진행하는 것도 가능하다.
물론 도시하지 않았으나, 인덱스 레일(120) 및 다이 어태치부(130)를 포함하는 다이 어태치 장치, 로더부(110), 프레임 구동부(140) 및 언로더부(170)를 필요에 따라서 조합하여 다양한 형태의 반도체 패키지 제조 장치를 구성하는 것도 가능하다. 예를 들면, 언로딩 기능이 있는 로더부(110), 제1 다이 어태치 장치(510), 회전 기능이 있는 프레임 구동부(140), 제2 다이 어태치 장치(520) 및 반전 기능이 있는 프레임 구동부(140)를 순차적으로 결합한 반도체 패키지 제조 장치를 구성하는 것도 가능하다. 이 경우, 로더부(110)를 통하여 공급된 제1 면 및 그 반대측 제2 면을 가지는 광폭 리드 프레임(70)은 제1 다이 어태치 장치(510)에서 상기 제1 면 중 일측 반부에 반도체 칩이 부착되고, 상기 회전 기능이 있는 프레임 구동부(140)에서 회전되어, 제2 다이 어태치 장치(520)에서 상기 제1 면 중 나머지 부분에 반도체 칩이 부착된다. 그 후, 상기 반전 기능이 있는 프레임 구동부(140)에서 상기 제1 면이 하부를 향하도록 반전된 후, 다시 제2 다이 어태치 장치(520)에서 상기 제2 면 중 일측 반부에 반도체 칩이 부착되고, 다시 상기 회전 기능이 있는 프레임 구동부(140)에서 회전되어, 제1 다이 어태치 장치(510)에서 상기 제2 면 중 나머지 부분에 반도체 칩이 부착된다. 그런 후 로더부(110)를 통하여 언로딩하여, 광폭 리드 프레임(70)의 양면에 모두 반도체 칩을 다이 어태치 할 수 있다.
다른 예를 들면, 언로딩 기능이 있는 로더부, 제1 다이 어태치 장치, 회전 기능이 있는 제1 프레임 구동부, 제2 다이 어태치 장치, 반전 기능이 있는 제2 프 레임 구동부, 제3 다이 어태치 장치, 회전 기능이 있는 있는 제3 프레임 구동부, 제4 다이 어태치 장치 및 언로더부가 순차적으로 연결되어, 광폭 리드 프레임(70)의 양면에 모두 반도체 칩을 다이 어태치할 수도 있다.
이상에서, 광폭 리드 프레임 상의 다이 패드 상에 반도체 칩을 다이 어태치하는 것만을 설명하였으나, 본 발명은 이에 한정되는 것이 아니다. 예를 들면, 하나의 다이 패드 상에 복수의 반도체 칩이 층을 이루어서 부착되는 멀티 칩 패키징 기술에도 본 발명은 적용이 가능하다. 즉 본 발명은 하나의 층을 이루는 반도체 칩이 부착된 후, 그 위에 반도체 칩을 부착하여 또 하나의 층을 이루는 데에도 적용가능하다.
도 3은 본 발명의 실시 예에 따른 반도체 패키지를 제조하기 위한 광폭 리드 프레임을 개략적으로 도시한 평면도이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타낸 평면도 및 단면도이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 회전 테이블을 개략적으로 나타내는 평면도 및 단면도이다.
도 8 내지 도 11은 본 발명의 실시 예에 따른 다이 어태치 공정을 나타내는 개략도들이다.
도 12 내지 도 13은 본 발명의 실시 예의 변형에 따른 다이 어태치 공정을 나타내는 개략도들이다.
도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타내는 평면도이다.
<도면의 주요부분에 대한 설명>
70 : 광폭 리드 프레임, 80 : 단위 리드 프레임, 81 : 다이 패드, 83 : 리드 핑거부, 100, 500 : 반도체 패키지 제조 장치, 110 : 로더부, 120 : 인덱스 레일, 130 : 다이 어태치부, 140 : 프레임 구동부, 142 : 회전 테이블, 144 : 프레임 로딩 레일, 148 : 회전 장치, 150 : 웨이퍼 테이블, 160 : 웨이퍼 카세트 로더부, 170 : 언로더부, 180 : 반전 장치, 210 : 반도체 칩, 510 : 제1 다이 어태치 장치, 520 : 제2 다이 어태치 장치

Claims (20)

  1. 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일,
    상기 인덱스 레일의 일단부에 연결되어 상기 인덱스 레일에 상기 리드 프레임을 공급하는 로더부,
    상기 인덱스 레일에 공급된 상기 리드 프레임에 반도체 칩을 부착하는 다이 어태치부 및
    상기 인덱스 레일의 상기 일단부의 반대측 단부에 연결되며, 상기 제1 면 상의 다이 패드 중 일부분에 반도체가 부착된 경우 상기 제1 면 상의 다이 패드 중 반도체 칩이 부착되지 않은 나머지 다이 패드에 반도체 칩을 부착하기 위하여 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시켜 상기 인덱스 레일로 다시 공급할 수 있는 프레임 구동부를 포함하는 반도체 패키지 제조 장치.
  2. 제1 항에 있어서,
    상기 다이 어태치부는,
    반도체 칩을 픽업하여 상기 리드 프레임에 부착하는 어태치 헤드 및
    상기 어태치 헤드를 상기 인덱스 레일 상으로 이송하는 이송 레일을 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  3. 제2 항에 있어서,
    상기 이송 레일은 상기 어태치 헤드를 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치시키고, 상기 인덱스 레일의 일단 상으로부터 적어도 상 기 인덱스 레일의 폭의 중심부 상까지 위치하도록 하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  4. 제1 항에 있어서,
    상기 리드 프레임을 외부로 배출하기 위하여 상기 프레임 구동부와 연결되는 언로딩부를 더 포함하며,
    상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 언로딩부로 보내거나 상기 인덱스 레일로 다시 공급하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  5. 제1 항에 있어서,
    상기 프레임 구동부는 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키기 위하여,
    상기 리드 프레임을 지지하기 위한 프레임 로딩 레일,.
    상기 프레임 로딩 레일을 지지하는 회전 테이블,
    상기 제1 면에 대한 수선의 방향으로 상기 회전 테이블과 연결된 회전축 및
    상기 회전축에 회전 구동력을 공급하는 회전 구동 장치를 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  6. 제5 항에 있어서,
    상기 프레임 로딩 레일은, 상기 프레임 구동부에 의하여 1개의 리드 프레임씩 회전될 수 있도록 상기 1개의 리드 프레임을 지지하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 프레임 구동부는 상기 리드 프레임을 180도 회전시키는 것을 특징으로 하는 반도체 패키지 제조 장치.
  8. 제1 항에 있어서,
    상기 로더부는,
    상기 인덱스 레일로부터 이송된 상기 리드 프레임을 외부로 배출하기 위한 언로딩 기능을 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  9. 제1 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상기 제1 면과 제2 면 중 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  10. 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송가능한 인덱스 레일 및 상기 인덱스 레일 상에 위치하는 상기 리드 프레임에 반도체 칩을 부착하는 다이 어태치부를 각각 포함하는 제1 다이 어태치 장치 및 제2 다이 어태치 장치,
    상기 제1 다이 어태치 장치의 일단부에 연결되어 상기 제1 다이 어태치 장치에 상기 리드 프레임을 공급하는 로더부,
    상기 제2 다이 어태치 장치의 일단부에 연결되어 상기 제2 다이 어태치 장치로부터 상기 리드 프레임이 배출되는 언로더부 및
    상기 제1 다이 어태치 장치 및 상기 제2 다이 어태치 장치의 각각 상기 일단부의 반대측 단부 사이에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부를 포함하는 반도체 패키지 제조 장치.
  11. 제10 항에 있어서,
    상기 다이 어태치부는,
    반도체 칩을 픽업하여 상기 리드 프레임에 부착하는 어태치 헤드 및
    상기 어태치 헤드를 상기 인덱스 레일 상으로 이송하는 이송 레일을 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  12. 제11 항에 있어서,
    상기 이송 레일은 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치하며, 상기 인덱스 레일의 일단 상으로부터 적어도 상기 인덱스 레일의 폭 의 중심부 상까지 위치하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  13. 제10 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 상기 제1 다이 어태치 장치 또는 상기 제2 다이 어태치 장치로 공급하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  14. 제13 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  15. 복수의 다이 패드를 가지는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 상기 제1 면이 상부로 향하도록 다이 어태치부로 공급하는 단계;
    상기 다이 어태치부에서 상기 리드 프레임의 제1 면 상의 다이 패드 중 일부분에 반도체 칩을 부착하는 제1 다이 어태치 단계;
    상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키는 단계; 및
    상기 다이 어태치부에서 상기 리드 프레임의 제1 면 상의 다이 패드 중 반도체 칩이 부착되지 않은 나머지 다이 패드에 반도체 칩을 부착하는 제2 다이 어태치 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 다이 어태치 단계는,
    상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제15 항에 있어서,
    상기 제2 다이 어태치 단계는,
    상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제15 항에 있어서,
    상기 리드 프레임의 상기 제2 면이 상부로 향하도록 상기 리드 프레임을 반전하는 단계;
    상기 다이 어태치부에서 상기 리드 프레임의 제2 면 상의 다이 패드 중 일부 분에 반도체 칩을 부착하는 제3 다이 어태치 단계;
    상기 리드 프레임을 상기 제2 면에 대한 수선을 중심으로 회전시키는 단계; 및
    상기 다이 어태치부에서 상기 리드 프레임의 제2 면 상의 다이 패드 중 반도체 칩이 부착되지 않은 나머지 다이 패드에 반도체 칩을 부착하는 제4 다이 어태치 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제18 항에 있어서,
    상기 제3 다이 어태치 단계는,
    상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 제18 항에 있어서,
    상기 제4 다이 어태치 단계는,
    상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부의 다이 패드에 모두 반도체 칩을 부착하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR20080038988A 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 KR100967526B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR20080038988A KR100967526B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
US12/393,607 US8424195B2 (en) 2008-04-25 2009-02-26 Apparatus for manufacturing semiconductor package for wide lead frame and method of constructing semiconductor package using the same
CN200910132099XA CN101567308B (zh) 2008-04-25 2009-04-17 宽引线框架半导体封装制造装置及半导体封装形成方法
JP2009106731A JP5060510B2 (ja) 2008-04-25 2009-04-24 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法
HK09111473A HK1132089A1 (en) 2008-04-25 2009-12-08 Apparatus for manufacturing semiconductor package for wide lead frame and method of constructing semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080038988A KR100967526B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20090113101A KR20090113101A (ko) 2009-10-29
KR100967526B1 true KR100967526B1 (ko) 2010-07-05

Family

ID=41215411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080038988A KR100967526B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Country Status (5)

Country Link
US (1) US8424195B2 (ko)
JP (1) JP5060510B2 (ko)
KR (1) KR100967526B1 (ko)
CN (1) CN101567308B (ko)
HK (1) HK1132089A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100996264B1 (ko) * 2008-04-25 2010-11-23 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
US8590143B2 (en) * 2011-05-25 2013-11-26 Asm Technology Singapore Pte. Ltd. Apparatus for delivering semiconductor components to a substrate
CN103594400B (zh) * 2013-11-29 2016-02-17 如皋市大昌电子有限公司 一种轴向二极管芯片自动化芯片装填生产系统
JP6316340B2 (ja) 2016-06-02 2018-04-25 株式会社カイジョー ボンディング装置、ボンディング方法及びボンディング制御プログラム
JP6663805B2 (ja) * 2016-06-28 2020-03-13 東レエンジニアリング株式会社 実装装置および実装方法
JP6409033B2 (ja) 2016-08-10 2018-10-17 株式会社カイジョー ボンディング方法
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208481B1 (ko) 1996-07-30 1999-07-15 구본준 반도체 리드프레임 로딩장치
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701652A1 (de) 1987-01-21 1988-08-04 Siemens Ag Ueberwachung von bondparametern waehrend des bondvorganges
US5279045A (en) * 1990-01-31 1994-01-18 Hitachi, Ltd. Minute particle loading method and apparatus
JPH0513517A (ja) 1991-07-08 1993-01-22 Hitachi Ltd ワイヤボンデイング装置及びワイヤボンデイング方法
US5238174A (en) 1991-11-15 1993-08-24 Kulicke And Soffa Investments, Inc. Smart indexing head for universal lead frame work station
JP3178567B2 (ja) 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5465899A (en) 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
JPH10125699A (ja) 1996-10-23 1998-05-15 Matsushita Electric Ind Co Ltd ダイボンディング装置
KR100199293B1 (ko) 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
JP2001024396A (ja) 1999-07-13 2001-01-26 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
US6827247B1 (en) 1999-12-08 2004-12-07 Asm Technology Singapore Pte Ltd. Apparatus for detecting the oscillation amplitude of an oscillating object
JP3176599B2 (ja) * 1999-12-22 2001-06-18 エヌイーシーマシナリー株式会社 ダイボンダ
US6705001B2 (en) 2001-11-28 2004-03-16 Asm Technology Singapore Pte Ltd. Apparatus for assembling integrated circuit packages
KR100524974B1 (ko) * 2003-07-01 2005-10-31 삼성전자주식회사 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
JP4402996B2 (ja) 2004-03-26 2010-01-20 Ｊｕｋｉ株式会社 電子部品実装装置
US7677431B2 (en) * 2006-10-19 2010-03-16 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
US7568606B2 (en) 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
JP2009106735A (ja) 2007-10-10 2009-05-21 Shinagawa Kogyosho:Kk 玉子焼きの製造装置
KR100996264B1 (ko) 2008-04-25 2010-11-23 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208481B1 (ko) 1996-07-30 1999-07-15 구본준 반도체 리드프레임 로딩장치
JP2002164361A (ja) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法

Also Published As

Publication number Publication date
US8424195B2 (en) 2013-04-23
CN101567308A (zh) 2009-10-28
JP5060510B2 (ja) 2012-10-31
CN101567308B (zh) 2011-04-13
HK1132089A1 (en) 2010-02-12
JP2009267413A (ja) 2009-11-12
KR20090113101A (ko) 2009-10-29
US20090269887A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
KR100967526B1 (ko) 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
TWI377658B (en) Integrated circuit package system with leadframe array
KR100524974B1 (ko) 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
TWI342610B (en) Integrated circuit package having stacked integrated circuits and method therefor
CN100423258C (zh) 半导体器件及其制造方法
US20040222508A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
TWI322490B (en) Die package with asymmetric leadframe connection
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US7795741B2 (en) Semiconductor device
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
KR100574223B1 (ko) 멀티칩 패키지 및 그 제조방법
TWI395316B (zh) 多晶片模組封裝件
JP2003031760A (ja) 半導体装置
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
JP5060511B2 (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージ製造方法
US8156636B2 (en) Apparatus to manufacture a semiconductor package having a buffer disposed adjacent to a process unit of the apparatus
US20040222519A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
CN1532930A (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
US8912636B2 (en) Semiconductor device
JP2007142128A (ja) 半導体装置およびその製造方法
KR100404683B1 (ko) 멀티칩 패키지 및 그 제조 방법
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법
JP2003332374A (ja) 半導体装置およびその製造方法
KR20090051988A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140611

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee