JP2018519657A - 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法 - Google Patents

相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法 Download PDF

Info

Publication number
JP2018519657A
JP2018519657A JP2017560208A JP2017560208A JP2018519657A JP 2018519657 A JP2018519657 A JP 2018519657A JP 2017560208 A JP2017560208 A JP 2017560208A JP 2017560208 A JP2017560208 A JP 2017560208A JP 2018519657 A JP2018519657 A JP 2018519657A
Authority
JP
Japan
Prior art keywords
die
package
interconnect
substrate
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017560208A
Other languages
English (en)
Inventor
ディヴィッド・フレイザー・レイ
リザベス・アン・ケザー
レイナンテ・タムナン・アルヴァラド
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018519657A publication Critical patent/JP2018519657A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

パッケージは、相互接続部を含む基板とそれらの相互接続部に結合された第１の素子とを有する構造体に近接したダイを含む場合がある。ダイは、フェースアップであってもフェースダウンであってもよい。パッケージは、ダイを構造体の相互接続部に結合する第１の再配線層、およびダイを覆うモールド複合材、場合によっては構造体を含む場合がある。

Description

米国特許法第１１９条に基づく優先権の主張
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１５年５月２２日に出願された「ＳＹＳＴＥＭ， ＡＰＰＡＲＡＴＵＳ， ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＥＭＢＥＤＤＩＮＧ Ａ ３Ｄ ＣＯＭＰＯＮＥＮＴ ＷＩＴＨ ＡＮ ＩＮＴＥＲＣＯＮＮＥＣＴ ＳＴＲＵＣＴＵＲＥ」と題する米国仮出願第６２／１６５，８２０号の優先権を主張する。
本開示は、一般に、パッケージに関し、より詳細には、限定はしないが、ファンアウト型ウエハレベルパッケージに関する。
フェースアップパッケージは、ＲＤＬの形成前のモールディング中およびその後のモールド研削中にダイの能動面がワークピースキャリアに対して上方に面した状態で作り上げられる。フェースダウンパッケージは、ＲＤＬの形成前のモールディング中にダイの能動面がワークピースキャリアに対して下方に面した状態で作り上げられる。キャリアは、モールディング中に所望の場所においてダイ／素子を保持するのに役立つ一時的な接着剤層を有する。ＲＤＬ処理の後、ワークピースは、パッケージ／ダイの裏面から最終的な厚さまで研削される。厚いダイおよびワークピースを使用することは、配置中のダイのダメージを防止するのを助け、モールディング中のダイの動きを低減することができ、ＲＤＬ処理中のワークピースのダメージおよび歩留まり損失のリスクを低減する。いくつかのＦＯＷＬＰでは、さらなる受動素子がダイに近接したパッケージに追加される場合がある。受動素子がパッケージに追加されるとき、ピックアンドプレース、ならびに受動素子をＲＤＬおよびダイに結合するためのＲＤＬ接続の形成における追加の動作の要求のために、製造プロセスの複雑さが増す。この複雑性の増大は、コストおよび歩留まり損失のリスクを増大させる。
したがって、相互接続の複雑性、または本明細書によって提供される方法、システム、および装置を含む歩留まり損失の可能性を増大させない追加の素子を伴うフェースアップおよびフェースダウンのＦＯＷＬＰ製造を可能にするシステム、装置、および方法が必要になる。
以下は、本明細書で開示する装置および方法に関連する１つまたは複数の態様および／または例に関する簡略化された概要を提示する。したがって、以下の概要は、すべての企図される態様および／または例に関する広範囲にわたる概説と見なされるべきではなく、また、以下の概要は、すべての企図される態様および／もしくは例に関する主要もしくは重要な要素を識別するか、または任意の特定の態様および／もしくは例に関連付けられた範囲を定めると見なされるべきでもない。したがって、以下の概要は、以下に提示される詳細な説明に先立って、本明細書で開示する装置および方法に関する１つまたは複数の態様および／または例に関する特定の概念を簡略化された形で提示することが唯一の目的である。例示の目的で、本発明の概念の例は、ダイがフェースアップされる、ファンアウトウエハレベルパッケージ（「ＦＯＷＬＰ」）に関して示される。しかしながら、当業者は、これらの態様が、フェースダウン構成を含む任意のタイプのＦＯＷＬＰを対象とする場合があることを認識すべきである。
一態様では、パッケージは、能動面を含むダイと、基板、相互接続部、および相互接続部に結合された第１の素子を備える構造体であって、基板がダイの面に対して１０度を超える角度に方向づけられる、構造体と、ダイを少なくとも部分的に覆うように構成されたモールド複合材と、ダイの能動面に結合され、ダイを相互接続部に結合するように構成された再配線層とを含む。
別の態様では、パッケージは、能動面と能動面とは反対側の非能動面を含むダイと、基板、相互接続部、および相互接続部に結合された第１の素子を備える構造体であって、基板がダイの面に対して１０度を超える角度に方向づけられる、構造体と、ダイを少なくとも部分的に覆うように構成されたモールド複合材と、ダイの能動面に結合され、ダイを相互接続部に結合するように構成された第１の再配線層と、相互接続部に結合された第２の再配線層とを含む。
さらに別の態様では、パッケージを製造するための方法は、キャリア上にダイを配置するステップと、キャリア上に構造体を配置するステップであって、構造体が相互接続部を含む基板と相互接続部に結合された第１の素子とを有し、構造体を配置するステップが、ダイの面に対して１０度を超える角度に基板を方向づけることをさらに備える、ステップと、ダイを少なくとも部分的に覆うモールド複合材をキャリア上に付加するステップと、ダイを相互接続部に結合する再配線層を形成するステップとを含む。
本明細書で開示する装置および方法に関連する他の特徴および利点は、添付の図面および詳細な説明に基づいて、当業者には明らかになるであろう。
以下の詳細な説明を参照しながら、本開示を限定するためではなく単に例示するために提示される添付の図面とともに検討すれば、本開示の態様およびその付随する利点の多くがよりよく理解されるようになるので、それらに関するより完全な諒解が容易に得られるであろう。
本開示のいくつかの例による、フェースアップ構成で相互接続部に結合されたダイを有する例示的なパッケージを示す図である。 本開示のいくつかの例による、相互接続部に結合され露出した非能動面を有するダイを含む例示的なパッケージを示す図である。 本開示のいくつかの例による、ダイの能動面に近接した第１のＲＤＬとダイの非能動面に近接した第２のＲＤＬとの間に結合された近接構造体を含む例示的なパッケージを示す図である。 本開示のいくつかの例による、モールド複合材の第１の面からモールド複合材の第２の面まで延びる基板を有する構造体を含む例示的なパッケージを示す図である。 本開示のいくつかの例による、相互接続部を含む基板と、相互接続部に結合された第１の素子と、相互接続部に結合された第２の素子とを有する例示的な構造体の側面断面図である。 本開示のいくつかの例による、相互接続部を有する例示的な基板の底面図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、構造体に結合されたダイを含むパッケージを製造するための例示的な方法を示す図である。 本開示のいくつかの例による、本明細書で説明するパッケージのいずれかと統合される場合がある様々な電子デバイスを示す図である。
慣例に従って、図面に示される特徴は、一定の縮尺で描かれていない場合がある。したがって、示された特徴の寸法は、図を明快にするために、任意に拡大または縮小されている場合がある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての素子を示すとは限らない。さらに、同様の参照番号は、本明細書および図を通して同様の特徴を示す。
本明細書で開示する例示的な方法、装置、およびシステムは、産業界のニーズおよびこれまでに同定されていない他のニーズに対処し、従来の方法、装置、およびシステムの欠点を軽減する。たとえば、パッケージは、相互接続部を含む基板とそれらの相互接続部に結合された第１の素子とを有する構造体の近傍のフェースアップダイを含む場合がある。パッケージは、ダイを構造体の相互接続部に結合する第１の再配線層を含む場合がある。
図１Ａは、本開示のいくつかの例による、フェースアップ構成で相互接続部に結合されたダイを有する例示的なパッケージを示す。フェースアップ構成は、ダイの能動面（能動面は、ダイの動作または機能を実行するトランジスタ、抵抗体、キャパシタなどの、ダイの能動素子を含む、ダイの一部である）が支持基板から上方にまたは離れて面している場合である。図１Ａに示すように、パッケージ１００は、能動面１１５および非能動面１１７を有するダイ１１０と、能動面１１５の近傍で再配線層１５０を少なくとも部分的に取り囲む誘電体層１６０と、相互接続部１３２およびダイ１１０に結合された再配線層１５０とを含む場合がある。パッケージ１００は、相互接続部１３２を含む基板１３１、基板１３１に結合され相互接続部１３２に結合された第１の素子１３３、および第１の素子１３３とは反対側で基板１３１に結合され相互接続部１３２に結合された第２の素子１３４を有する構造体１３０と、ダイ１１０および構造体１３０を少なくとも部分的に覆うモールド複合材１２０とを含む場合もある。パッケージは、外部接続用の再配線層１５０に結合された複数のはんだボール１７０を有する場合もある。相互接続部１３２は基板１３１上にあるものとして示されているが、これらは、基板１３１または基板１３１内の他の材料に埋め込まれる場合があることを理解されたい。基板１３１は、ガラス繊維またはモールド材料から構成される場合があり、リードフレーム、プリント回路板、または同様の支持材料および構造体のうちの１つを含む場合がある。基板１３１は、ダイ１１０の方位に垂直に、またはダイの面（たとえば、能動面または非能動面）に対して１０度を超える角度に方向づけられる場合がある。たとえば、ダイ１１０が能動面１１５を下を向けた状態で方向づけられる場合、基板１３１および第１の素子は、ダイの面に対して１０度を超える角度でダイ１１０の方位に対して垂直にすなわち９０度に方向づけられる場合がある。
基板１３１は、モールド複合材１２０を部分的に貫通して誘電体層１６０から上方にかつそれから垂直に延びる（代替として、基板１３１は、誘電体層１６０に対して１０度を超える角度に方向づけられる場合がある）。図示のように、モールド複合材１２０は、ダイ１１０の非能動面１１７を少なくとも部分的に覆い、ダイの能動面（たとえば、１１５の側壁）の少なくとも一部を覆う場合がある。誘電体層１６０に接触する基板１３１の一部は、ダイ１１０の能動面１１５と同一平面上にある場合がある。再配線層１５０は、ダイ１１０と、ダイ１１０と構造体（たとえば、第１の素子１３３および第２の素子１３４）との間に信号の電気経路を提供する相互接続部１３２とに結合される場合がある。ダイ１１０は、論理ダイまたは同様の集積回路素子である場合があり、第１の素子１３３および第２の素子１３４は、論理ダイ、メモリ、またはキャパシタ、インダクタ、または変圧器などの受動素子である場合がある。図示のように、構造体１３０は２つの素子を含むが、構造体１３０は、単一の素子または３つ以上の素子を含む場合があることを理解されたい。
図１Ｂは、本開示のいくつかの例による、相互接続部に結合され露出した非能動面を有するダイを含む例示的なパッケージを示す。図１Ｂに示すように、パッケージ１００は、能動面１１５および非能動面１１７を有するダイ１１０と、構造体１３０と、ダイ１１０の非能動面１１７が露出するが構造体１３０は露出しないようにダイ１１０および構造体１３０を少なくとも部分的に覆うモールド複合材１２０とを含む場合がある。このことにより、構造体１３０内の金属が共に研削される可能性によるダイの汚染を防止しながらダイ１１０の非能動面１１７を研削することが可能になる。
図１Ｃは、本開示のいくつかの例による、ダイの能動面に近接した第１のＲＤＬとダイの非能動面に近接した第２のＲＤＬとの間に結合された構造体を含む例示的なパッケージを示す。図１Ｃに示すように、パッケージ１００は、能動面１１５および非能動面１１７を有するダイ１１０と、構造体１３０と、ダイ１１０および構造体１３０を少なくとも部分的に覆うモールド複合材１２０と、ダイ１１０を構造体１３０に結合する再配線層１５０と、構造体１３０に結合された第２の再配線層１５１とを含む場合がある。構造体１３０は、再配線層１５０と第２の再配線層１５１との間に延びる。第２の再配線層１５１は、パッケージ構成のパッケージ内の上部パッケージ（図示せず）などのパッケージ１００、追加の素子、および外部接続部などの追加の相互接続部へのさらなる接続を可能にする場合がある。パッケージ１００は、第２の再配線層１５１を少なくとも部分的に取り囲む第２の誘電体層１６１を含む場合もある。
図１Ｄは、本開示のいくつかの例による、モールド複合材の第１の面からモールド複合材の第２の面まで延びる基板を有する構造体を含む例示的なパッケージを示す。図１Ｄに示すように、パッケージ１００は、能動面１１５および非能動面１１７を有するダイ１１０と、相互接続部１３２を含む基板１３１を有する構造体１３０と、相互接続部１３２を含まない基板１３１の一部に沿ってダイ１１０の非能動面１１７が露出するようにダイ１１０および構造体１３０を少なくとも部分的に覆うモールド複合材１２０とを含む場合がある。このことにより、相互接続部１３２内の金属が共に研削されることによるダイの汚染を防止しながらダイ１１０の非能動面１１７を研削し、潜在的には基板１３１の一部を研削することが可能になる。ダイ１１０はフェースアップ方位で示されているが、ダイ１１０はフェースダウン方位である場合もあることを理解されたい。
図２Ａは、本開示のいくつかの例による、相互接続部を含む基板と、相互接続部に結合された第１の素子と、相互接続部に結合された第２の素子とを有する例示的な構造体の側面断面図を示す。図２Ａに示すように、構造体２３０は、相互接続部２３２（たとえば、相互接続部、バンプ、ピラー、導電要素）を含む基板２３１と、基板２３１に結合され相互接続部２３２に結合された第１の素子２３３と、第１の素子２３３とは反対側で基板２３１に結合され相互接続部２３２に結合された第２の素子２３４とを含む場合がある。構造体２３０は、第１の素子２３３および第２の素子２３４を基板２３１に確実に結合する、基板２３１の各面上のはんだ材料２３５と、たとえば、はんだリフロープロセス中に基板２３１を保護するはんだマスク２３６（たとえば、誘電体材料）とを含む場合もある。さらに、構造体２３０は、構造体２３０を少なくとも部分的に覆う第２のモールド複合材２２１を含む場合がある。代替として、第２のモールド複合材２２１は、パッケージのモールド複合材（たとえば、モールド複合材１２０）によって提供される場合がある。
図２Ｂは、本開示のいくつかの例による、相互接続部を有する例示的な基板の底面図を示す。図２Ｂに示すように、構造体２３０は、相互接続部２３２を有する基板２３１を含む場合がある。相互接続部２３２の底面は、相互接続部２３２を再配線層（たとえば、再配線層１５０）または他の相互接続構造体に結合するためのキャプチャパッドとして働く場合がある。
図３Ａ〜図３Ｇは、本開示のいくつかの例による、構造体に結合されたフェースダウンダイを含むパッケージ３００を製造するための例示的な方法を示す。図は複数のパッケージ３００を同時に製造するように示すが、説明するプロセスは単一のパッケージ３００を製造するのに使用される場合があることを理解されたい。図３Ａに示すように、部分的なプロセスフローは、基板３３１で始まる複数の構造体３３０の形成で開始する。相互接続部３３２が、基板３３１上に形成され（または基板３３１に埋め込まれ）、はんだマスク３３６（たとえば、誘電体材料）の付加が続く。図３Ｂに示すように、複数の第１の素子３３３および複数の第２の素子３３４は、はんだ材料３３５を使用して基板３３１に確実に結合される。これは、表面実装技術または同様の技法を使用して達成される場合がある。図３Ｃに示すように、第２のモールド複合材３２１が、構造体を少なくとも部分的に覆うために付加される。次に図３Ｄでは、複数の構造体３３０は、たとえば、平坦な側壁を有する個々の構造体３３０を作製するために鋸で線３２２に沿って単体化される。平坦な側壁は、構造体３３０のさらなる処理を助ける。
図３Ｅに示すように、プロセスは、キャリア３０２の提供に続く。接着剤層３０４が、キャリア３０２に付加され、１つの構造体３３０が各ダイ３１０に近接した状態で複数のダイ３１０および複数の構造体３３０を接着剤層３０４上に配置することが続く。各ダイ３１０は、接着剤層３０４上にダイ３１０の能動面３１５を有するフェースダウン方位に配置される。代替として、プロセスは、フェースアップで配置され、モールディングされ、研削され、キャリアを除去され、次いでＲＤＬが付加されるダイにおいて使用される場合がある（たとえば、図４Ａ〜図４Ｇ参照）。構造体３３０はモールド複合材を含むものとして図３Ｅに示されているが、モールド複合材はオプションであることを理解されたい。図３Ｆに示すように、複数のダイ３１０および複数の構造体３３０を少なくとも部分的に覆うために、接着剤層３０４の上部にモールド複合材３２０が付加される。図３Ｇに示すように、各ダイ３１０の非能動面３１７および各構造体３３０がモールド複合材３２０によって依然として少なくとも部分的に覆われるように、モールド複合材３２０の一部が除去される。これは、複数のダイ３１０内のシリコンの金属汚染を回避しながら、複数の構造体３３０を研削することなく、かつ複数の構造体３３０上の任意の素子にダメージを与える可能性もなく、後続の裏面研削を可能にする。
図３Ｇには最終結果のみが示され、各アクションは示されていないが、部分的なプロセスは、キャリア３０２および接着剤層３０４の除去に続き、誘電体層３６０の付加が続く。次に、ＲＤＬ層３５０は、形成され、ダイ３１０および相互接続部３３２に結合される。ＲＤＬ層３５０は、誘電体層３６０によって少なくとも部分的に取り囲まれるか、または誘電体層３６０とダイ３１０の能動面３１５との間に形成される場合がある。ＲＤＬ層３５０は、たとえば、ダイ３１０を、はんだボール３７０などの外部接続部とともに構造体３３０に結合する電気経路を提供する。ＲＤＬ層３５０および誘電体層３６０の形成後、プリント回路板またはパッケージ構造体のパッケージ内の別のパッケージなどへの外部接続を提供するために、複数のはんだボール３７０が、形成され、ＲＤＬ層３５０に結合される場合がある。最後に、ワークピースは、次いで、たとえば、フェースダウンダイを有する個々のパッケージ３００を形成するために鋸で単体化することができる。
図４Ａ〜図４Ｇは、本開示のいくつかの例による、構造体に結合されたフェースアップダイを含むパッケージ４００を製造するための例示的な方法を示す。図は複数のパッケージ４００を同時に製造するように示すが、説明するプロセスは単一のパッケージ４００を製造するのに使用される場合があることを理解されたい。図４Ａに示すように、部分的なプロセスフローは、基板４３１で始まる複数の構造体４３０の形成で開始する。相互接続部４３２が、基板４３１上に形成され（または基板４３１に埋め込まれ）、はんだマスク４３６（たとえば、誘電体材料）の付加が続く。図４Ｂに示すように、複数の第１の素子４３３および複数の第２の素子４３４は、はんだ材料４３５を使用して基板４３１に確実に結合される。これは、表面実装技術または同様の技法を使用して達成される場合がある。図４Ｃに示すように、第２のモールド複合材４２１が、構造体を少なくとも部分的に覆うために付加される。次に図４Ｄでは、複数の構造体４３０は、たとえば、平坦な側壁を有する個々の構造体４３０を作製するために鋸で線４２２に沿って単体化される。平坦な側壁は、構造体４３０のさらなる処理を助ける。
図４Ｅに示すように、プロセスは、キャリア４０２の提供に続く。接着剤層４０４（たとえば、粘着テープまたはペースト）が、キャリア４０２に付加され、１つの構造体４３０が各ダイ４１０に近接した状態で複数のダイ４１０および複数の構造体４３０を接着剤層４０４上に配置することが続く。各ダイ４１０は、キャリア４０２から離れて上方に面するダイ４１０の能動面４１５を有するフェースアップ方位に配置される。代替として、プロセスは、フェースダウンで配置され、モールディングされ、研削され、キャリアを除去され、次いでＲＤＬが付加されるダイにおいて使用される場合がある（たとえば、図３Ａ〜図３Ｇ参照）。構造体４３０はモールド複合材を含むものとして図４Ｅに示されているが、モールド複合材はオプションであることを理解されたい。図４Ｆに示すように、複数のダイ４１０および複数の構造体４３０を少なくとも部分的に覆うために、接着剤層４０４の上部にモールド複合材４２０が付加される。図４Ｇに示すように、各ダイ４１０の能動面４１５および各構造体４３０の相互接続部４３２が少なくとも部分的に露出されるように、モールド複合材４２０の一部が除去される。
図４Ｇには最終結果のみが示され、各アクションは示されていないが、部分的なプロセスは、キャリア４０２および接着剤層４０４の除去に続き、構造体は能動面を下方に再び方位づけるために反転させ、誘電体層４６０の付加が続く。次に、ＲＤＬ層４５０は、形成され、ダイ４１０および相互接続部４３２に結合される。ＲＤＬ層４５０は、誘電体層４６０によって少なくとも部分的に取り囲まれるか、または誘電体層４６０とダイ４１０の能動面４１５との間に形成される場合がある。ＲＤＬ層４５０は、たとえば、ダイ４１０を、はんだボール４７０などの外部接続部とともに構造体４３０に結合する電気経路を提供する。ＲＤＬ層４５０および誘電体層４６０の形成後、プリント回路板またはパッケージ構造体のパッケージ内の別のパッケージなどへの外部接続を提供するために、複数のはんだボール４７０が、形成され、ＲＤＬ層４５０に結合される場合がある。最後に、ワークピースは、次いで、たとえば、フェースアップダイを有する個々のパッケージ４００を形成するために鋸で単体化することができる。
図５は、本開示のいくつかの例による、構造体に結合されたフェースアップダイまたはフェースダウンダイを含むパッケージを製造するための例示的な方法を示す。ブロック５０２に示すように、本方法は、キャリア上にダイを配置することで開始するが、ダイは図示のように能動面がキャリアに面するか、またはダイは非能動面がキャリアに面して配置される場合がある。ブロック５０４では、本方法は、相互接続部を含む基板とそれらの相互接続部に結合された第１の素子とを有する構造体を配置することに続く。ブロック５０６においてダイおよび構造体を少なくとも部分的に覆うモールド複合材をキャリア上に付加することが続く。次いで、ダイがフェースアップで配置された場合、ダイを露出させるために研削し、ＲＤＬ形成前にテープおよびキャリアを除去する。ブロック５０８では、本方法は、ダイを相互接続部に結合する再配線層を形成することで終了する。
本明細書では、特定の特徴について説明するために特定の用語が使用される。「モバイルデバイス」という用語は、限定はしないが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、自動車内の自動車用デバイス、および／または個人によって持ち運ばれ、かつ／もしくは通信機能（たとえば、ワイヤレス、セルラー、赤外線、短距離無線など）を有することができる他のタイプの携帯型電子デバイスを表すことができる。さらに、「ユーザ機器」（ＵＥ）、「モバイル端末」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、互換性のある場合がある。
上記の例によるパッケージ（たとえば、パッケージ１００、パッケージ３００、およびパッケージ４００）は、例を図６に示す様々な電子デバイスに統合されたいくつかの異なるアプリケーションに使用することができる。図６は、前述のパッケージ（たとえば、パッケージ１００、パッケージ３００、およびパッケージ４００）のいずれかと統合される場合がある様々な電子デバイスを示す。たとえば、モバイル電話デバイス６０２、ラップトップコンピュータデバイス６０４、および固定位置端末デバイス６０６が、本明細書で説明する集積デバイス６００を含んでもよい。集積デバイス６００は、たとえば、本明細書で説明するパッケージのうちのいずれかであってもよい。図６に示すデバイス６０２、６０４、６０６は例にすぎない。また、他の電子デバイスは、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車（たとえば、自律走行車両）内に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む集積デバイス６００を特徴とする場合がある。様々な電子デバイスとＲＡＮとの間のワイヤレス通信は、符号分割多元接続（ＣＤＭＡ）、Ｗ−ＣＤＭＡ、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、グローバルシステムフォーモバイルコミュニケーションズ（ＧＳＭ（登録商標））、３ＧＰＰロングタームエボリューション（ＬＴＥ）、または、ワイヤレス通信ネットワークもしくはデータ通信ネットワーク中で使用できる他のプロトコルなど、異なる技術に基づいている可能性がある。
「例示的」という語は、本明細書では、「例、実例、または例証として機能する」を意味するために使用される。「例示的」として本明細書に記載されるいずれの詳細事項も、必ずしも他の例よりも好ましいか、または有利であると解釈されるべきでない。同様に、「例」という用語は、すべての例が説明する特徴、利点または動作モードを含むことを必要としない。本明細書において「一例では」、「例」、「１つの特徴では」、および／または「特徴」という用語を使用する場合、必ずしも同じ特徴および／または例を指すとは限らない。さらに、特定の特徴および／または構造は、１つもしくは複数の他の特徴および／または構造と組み合わせることができる。その上、本明細書で説明する装置の少なくとも一部分は、本明細書で説明する方法の少なくとも一部分を実行するように構成することができる。
本明細書で使用される用語は、特定の例を説明することのみを目的とし、本開示の例を限定することは意図されない。本明細書で使用される単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示さない限り複数形を含むことを意図する。さらに、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用されるとき、述べられた特徴、整数、アクション、動作、要素、および／または素子の存在を明示するが、１つまたは複数の他の特徴、整数、アクション、動作、要素、素子、および／またはそれらのグループの存在または追加を排除しないことが理解されよう。
「接続される」、「結合される」という用語、またはそれらのいかなる変形形態も、要素間の直接的または間接的な任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される２つの要素間の仲介要素の存在を含むことができることに留意されたい。
本明細書における「第１の」、「第２の」などの呼称を使用する要素へのあらゆる参照は、これらの要素の数量および／または順序を限定するものではない。むしろ、これらの呼称は、２つ以上の要素、および／または要素の実例を区別する都合のよい方法として使用されている。したがって、第１および第２の要素への参照は、２つの要素のみを使用することができること、または第１の要素が第２の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、一組の要素は、１つまたは複数の要素を備えることができる。
本出願に記述されるか、例示されるか、または図示されるもののいずれも、任意の素子、アクション、特徴、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、それらの素子、アクション、特徴、利益、利点、または均等物を公衆に献呈することを意図していない。
デバイスに関していくつかの態様について説明してきたが、これらの態様が対応する方法の説明も構成し、したがって、デバイスのブロックまたは素子が対応する方法アクションまたは方法アクションの特徴としても理解されるべきであることは言うまでもない。それと同様に、方法アクションに関してまたは方法アクションとして説明した態様は、対応するブロックまたは対応するデバイスの詳細もしくは特徴の説明も構成する。方法アクションのいくつかまたはすべては、たとえば、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路などのハードウェア装置によって（またはハードウェア装置を使用して）実行することができる。いくつかの例では、最も重要な方法アクションのうちのいくつかまたは複数は、そのような装置によって実行することができる。
上記の発明を実施するための形態では、各例において異なる特徴が互いにグループ化されることがわかる。この開示様式は、特許請求された例が、それぞれの請求項に明示的に述べられたものよりも多い特徴を必要とするものとして理解されるべきでない。むしろ、実際には、発明性がある内容は、開示された個々の例のすべての特徴よりも少ない場合がある。したがって、以下の特許請求の範囲は、これによって本説明に組み込まれたものと見なされるべきであり、各請求項は単独で別個の例として存在することができる。各請求項は単独で別個の例として存在することができるが、従属請求項は、特許請求の範囲内で１つまたは複数の請求項との具体的な組合せを参照することができる一方で、他の例は、前記従属請求項と任意の他の従属請求項の主題との組合せ、または任意の特徴と他の従属請求項および独立請求項との組合せを包含するか、または含むことが可能であることに留意されたい。そのような組合せは、具体的な組合せが意図されていないことが明示的に表されない限り、本明細書で提案される。さらに、請求項の特徴は、前記請求項が独立請求項に直接従属していなくとも、任意の他の独立請求項に含まれることが可能であることも意図される。
本説明または特許請求の範囲に開示された方法は、本方法のそれぞれのアクションを実行するための手段を含むデバイスによって実装することができることにさらに留意されたい。
さらに、いくつかの例では、個々のアクションは、複数のサブアクションに再分割されるか、または複数のサブアクションを含むことができる。そのようなサブアクションは、個々のアクションの開示に含まれ、個々のアクションの開示の一部となることが可能である。
上記の開示は本開示の例を示すが、添付の特許請求の範囲によって定義される本開示の範囲から逸脱することなく、本明細書で様々な変形および変更を施すことが可能であることに留意されたい。本明細書に記載の本開示の例による方法クレームの機能、および／またはアクションは、任意の特定の順序で実行される必要はない。加えて、本明細書で開示される態様および例の関連する詳細を不明瞭にしないように、よく知られている要素は詳細には説明されず、または省略される場合がある。さらに、本開示の要素は、単数形において説明または特許請求がなされる場合があるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
１００ パッケージ
１１０ ダイ
１１５ 能動面
１１７ 非能動面
１２０ モールド複合材
１３０ 構造体
１３１ 基板
１３２ 相互接続部
１３３ 第１の素子
１３４ 第２の素子
１５０ 再配線層
１５１ 第２の再配線層
１６０ 誘電体層
１６１ 第２の誘電体層
１７０ はんだボール
２２１ 第２のモールド複合材
２３０ 構造体
２３１ 基板
２３２ 相互接続部
２３３ 第１の素子
２３４ 第２の素子
２３５ はんだ材料
２３６ はんだマスク
３００ パッケージ
３０２ キャリア
３０４ 接着剤層
３１０ ダイ
３１５ 能動面
３１７ 非能動面
３２０ モールド複合材
３２１ 第２のモールド複合材
３２２ 線
３３０ 構造体
３３１ 基板
３３２ 相互接続部
３３３ 第１の素子
３３４ 第２の素子
３３５ はんだ材料
３３６ はんだマスク
３５０ ＲＤＬ層
３６０ 誘電体層
３７０ はんだボール
４００ パッケージ
４０２ キャリア
４０４ 接着剤層
４１０ ダイ
４１５ 能動面
４２０ モールド複合材
４２１ 第２のモールド複合材
４２２ 線
４３０ 構造体
４３１ 基板
４３２ 相互接続部
４３３ 第１の素子
４３４ 第２の素子
４３５ はんだ材料
４３６ はんだマスク
４５０ ＲＤＬ層
４６０ 誘電体層
４７０ はんだボール
６００ 集積デバイス
６０２ モバイル電話デバイス
６０４ ラップトップコンピュータデバイス
６０６ 固定位置端末デバイス

Claims (20)

  1. 能動面を含むダイと、
    基板、相互接続部、および前記相互接続部に結合された第１の素子を備える構造体であって、前記基板が前記ダイの面に対して１０度を超える角度に方向づけられる、構造体と、
    前記ダイを少なくとも部分的に覆うように構成されたモールド複合材と、
    前記ダイの前記能動面に結合され、前記ダイを前記相互接続部に結合するように構成された再配線層と
    を備える、パッケージ。
  2. 前記構造体が、前記相互接続部に結合された第２の素子をさらに備える、請求項１に記載のパッケージ。
  3. 前記再配線層が前記構造体に結合される、請求項１に記載のパッケージ。
  4. 誘電体層が、前記再配線層を少なくとも部分的に取り囲む、請求項３に記載のパッケージ。
  5. 前記再配線層に結合された複数のはんだボールをさらに備える、請求項３に記載のパッケージ。
  6. 前記基板が、前記モールド複合材を部分的に貫通して前記再配線層から延びる、請求項１に記載のパッケージ。
  7. 前記基板が前記モールド複合材を貫通して前記再配線層から延び、前記ダイが前記能動面とは反対側の露出した非能動面を有する、請求項１に記載のパッケージ。
  8. 前記第１の素子が、論理ダイ、メモリ、キャパシタ、インダクタ、または変圧器のうちの１つである、請求項１に記載のパッケージ。
  9. 前記基板が、リードフレーム、インターポーザ、またはプリント回路板のうちの１つを含む、請求項１に記載のパッケージ。
  10. 前記パッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車内の自動車用デバイスからなるグループから選択されたデバイス内に組み込まれ、前記デバイスをさらに含む、請求項１に記載のパッケージ。
  11. 能動面と前記能動面とは反対側の非能動面とを有するダイと、
    基板、相互接続部、および前記相互接続部に結合された第１の素子を備える構造体であって、前記基板が前記ダイの面に対して１０度を超える角度に方向づけられる、構造体と、
    前記ダイを少なくとも部分的に覆うように構成されたモールド複合材と、
    前記ダイの前記能動面に結合され、前記ダイを前記相互接続部に結合するように構成された第１の再配線層と、
    前記相互接続部に結合された第２の再配線層と
    を備える、パッケージ。
  12. 前記構造体が、前記相互接続部に結合された第２の素子をさらに備える、請求項１１に記載のパッケージ。
  13. 前記第２の再配線層が前記構造体を前記相互接続部に結合する、請求項１１に記載のパッケージ。
  14. 誘電体層が、前記第１の再配線層を少なくとも部分的に取り囲む、請求項１３に記載のパッケージ。
  15. 前記第１の再配線層に結合された複数のはんだボールをさらに備える、請求項１３に記載のパッケージ。
  16. 前記基板が、前記モールド複合材を貫通して前記第１の再配線層から前記第２の再配線層まで延びる、請求項１１に記載のパッケージ。
  17. 前記第１の素子が、論理ダイ、メモリ、キャパシタ、インダクタ、または変圧器のうちの１つである、請求項１１に記載のパッケージ。
  18. 前記基板が、リードフレーム、インターポーザ、またはプリント回路板のうちの１つを含む、請求項１１に記載のパッケージ。
  19. 前記パッケージが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイル電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車内の自動車用デバイスからなるグループから選択されたデバイス内に組み込まれ、前記デバイスをさらに含む、請求項１１に記載のパッケージ。
  20. パッケージを製造するための方法であって、
    キャリア上にダイを配置するステップと、
    前記キャリア上に構造体を配置するステップであって、前記構造体が相互接続部を含む基板と前記相互接続部に結合された第１の素子とを有し、前記構造体を配置するステップが、前記ダイの面に対して１０度を超える角度に前記基板を方向づけることをさらに備える、ステップと、
    前記ダイを少なくとも部分的に覆うモールド複合材を前記キャリア上に付加するステップと、
    前記ダイを前記相互接続部に結合する再配線層を形成するステップと
    を備える、方法。
JP2017560208A 2015-05-22 2016-05-19 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法 Pending JP2018519657A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562165820P 2015-05-22 2015-05-22
US62/165,820 2015-05-22
US14/861,484 US10163687B2 (en) 2015-05-22 2015-09-22 System, apparatus, and method for embedding a 3D component with an interconnect structure
US14/861,484 2015-09-22
PCT/US2016/033261 WO2016191193A1 (en) 2015-05-22 2016-05-19 System, apparatus, and method for embedding a 3d component with an interconnect structure

Publications (1)

Publication Number Publication Date
JP2018519657A true JP2018519657A (ja) 2018-07-19

Family

ID=57324847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017560208A Pending JP2018519657A (ja) 2015-05-22 2016-05-19 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法

Country Status (9)

Country Link
US (1) US10163687B2 (ja)
EP (1) EP3298625A1 (ja)
JP (1) JP2018519657A (ja)
KR (1) KR20180010190A (ja)
CN (1) CN107636814A (ja)
BR (1) BR112017024976A2 (ja)
HK (1) HK1246000A1 (ja)
SG (1) SG11201708388VA (ja)
WO (1) WO2016191193A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10475775B2 (en) 2016-08-31 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10388637B2 (en) 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR101982061B1 (ko) * 2017-12-19 2019-05-24 삼성전기주식회사 반도체 패키지
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11178772B2 (en) * 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
CN112908971A (zh) * 2021-01-28 2021-06-04 华进半导体封装先导技术研发中心有限公司 一种半导体封装结构及其制造方法、半导体器件

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
KR940006185Y1 (ko) * 1990-06-07 1994-09-10 가시오 게이상기 가부시끼가이샤 Ic 모듈
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
US5362986A (en) * 1993-08-19 1994-11-08 International Business Machines Corporation Vertical chip mount memory package with packaging substrate and memory chip pairs
US5530623A (en) * 1993-11-19 1996-06-25 Ncr Corporation High speed memory packaging scheme
US5625734A (en) * 1995-05-31 1997-04-29 Motorola Optoelectronic interconnect device and method of making
US5629839A (en) * 1995-09-12 1997-05-13 Allen-Bradley Company, Inc. Module interconnect adapter for reduced parasitic inductance
EP0902019A4 (en) * 1996-05-16 2002-03-27 Nissan Chemical Ind Ltd METHOD FOR PRODUCING PYRIMIDINE COMPOUNDS
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
US6140696A (en) * 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6246016B1 (en) * 1999-03-11 2001-06-12 Lucent Technologies, Inc. Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
US6392896B1 (en) * 1999-12-22 2002-05-21 International Business Machines Corporation Semiconductor package containing multiple memory units
US6867377B2 (en) * 2000-12-26 2005-03-15 Emcore Corporation Apparatus and method of using flexible printed circuit board in optical transceiver device
US6771515B2 (en) * 2001-07-23 2004-08-03 Intel Corporation Systems having modules with on die terminations
US6674648B2 (en) * 2001-07-23 2004-01-06 Intel Corporation Termination cards and systems therefore
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
DE10308855A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
DE10332015A1 (de) 2003-07-14 2005-03-03 Infineon Technologies Ag Optoelektronisches Modul mit Senderchip und Verbindungsstück für das Modul zu einer optischen Faser und zu einer Schaltungsplatine, sowie Verfahren zur Herstellung derselben
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
KR20060064924A (ko) * 2004-12-09 2006-06-14 삼성전자주식회사 하이브리드 회로기판 및 이를 갖는 표시장치
US7768280B1 (en) * 2007-11-15 2010-08-03 Altera Corporation Apparatus for a low-cost semiconductor test interface system
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
KR101458954B1 (ko) * 2008-01-17 2014-11-07 삼성전자주식회사 재배선층을 갖는 반도체 패키지 장치
US8659154B2 (en) 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
EP2302675A1 (en) * 2009-09-29 2011-03-30 STMicroelectronics (Grenoble 2) SAS Electronic circuit with an inductor
US8344842B1 (en) * 2010-01-20 2013-01-01 Vlt, Inc. Vertical PCB surface mount inductors and power converters
DE102010042987A1 (de) * 2010-10-27 2012-05-03 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
KR101321282B1 (ko) * 2011-06-17 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 이를 구비한 시스템 모듈
JP5728423B2 (ja) 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US8803641B2 (en) * 2012-09-10 2014-08-12 Broadcom Corporation Multiple droplet liquid MEMS component
US8866292B2 (en) 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9475694B2 (en) * 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US8890284B2 (en) 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US8822268B1 (en) 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US9070568B2 (en) 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US20150076700A1 (en) 2013-09-18 2015-03-19 Weng Foong Yap System-in-packages containing embedded surface mount devices and methods for the fabrication thereof
US20150380392A1 (en) * 2014-06-27 2015-12-31 Apple Inc. Package with memory die and logic die interconnected in a face-to-face configuration
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN106340513B (zh) * 2015-07-09 2019-03-15 台达电子工业股份有限公司 一种集成控制电路的功率模块

Also Published As

Publication number Publication date
US10163687B2 (en) 2018-12-25
WO2016191193A1 (en) 2016-12-01
US20160343651A1 (en) 2016-11-24
SG11201708388VA (en) 2017-12-28
BR112017024976A2 (pt) 2018-08-07
EP3298625A1 (en) 2018-03-28
CN107636814A (zh) 2018-01-26
HK1246000A1 (zh) 2018-08-31
KR20180010190A (ko) 2018-01-30

Similar Documents

Publication Publication Date Title
JP2018519657A (ja) 相互接続構造体によって３ｄ素子を埋め込むためのシステム、装置、および方法
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
CN107667427B (zh) 用于将器件嵌入面朝上的工件中的系统、装置和方法
US9583460B2 (en) Integrated device comprising stacked dies on redistribution layers
US10163860B2 (en) Semiconductor package structure
US9209131B2 (en) Toroid inductor in redistribution layers (RDL) of an integrated device
US9230936B2 (en) Integrated device comprising high density interconnects and redistribution layers
EP3104409A2 (en) Semiconductor package assembly and method for forming the same
JP2016533651A (ja) ＷＬＣＳＰコンポーネントをｅ−ＷＬＢ及びｅ−ＰＬＢ内に埋設する方法
US20140042638A1 (en) Semiconductor package and method of fabricating the same
CN107658274B (zh) 半导体封装结构及其制造方法
CN107534041B (zh) 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
JP2017503360A (ja) オポッサム・ダイ型パッケージ・オン・パッケージ装置
US20180350630A1 (en) Symmetric embedded trace substrate
JP2017515312A (ja) カプセル封止層の中にビアとしてワイヤを備える集積デバイス
US9318405B2 (en) Wafer level package without sidewall cracking
KR102617512B1 (ko) X.5 층 기판
US20200066964A1 (en) Interface substrate and method of making the same
KR20230076818A (ko) 능동 및/또는 수동 디바이스들이 부착된 기판
US20170236803A1 (en) Integrated circuit dies with through-die vias
US20200126815A1 (en) Manufacturing method of package structure
WO2018044543A1 (en) LOW PROFILE PASSIVE ON GLASS (PoG) DEVICE COMPRISING A DIE
US20200365651A1 (en) Device comprising subtrate and die with frame

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171124