DE102010042987A1 - Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung - Google Patents

Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Info

Publication number
DE102010042987A1
DE102010042987A1 DE102010042987A DE102010042987A DE102010042987A1 DE 102010042987 A1 DE102010042987 A1 DE 102010042987A1 DE 102010042987 A DE102010042987 A DE 102010042987A DE 102010042987 A DE102010042987 A DE 102010042987A DE 102010042987 A1 DE102010042987 A1 DE 102010042987A1
Authority
DE
Germany
Prior art keywords
circuit board
electrical
vias
metallized
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010042987A
Other languages
English (en)
Inventor
Ricardo Ehrenpfordt
Sonja Knies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010042987A priority Critical patent/DE102010042987A1/de
Publication of DE102010042987A1 publication Critical patent/DE102010042987A1/de
Application status is Withdrawn legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10454Vertically mounted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Abstract

Es wird ein Verfahren zum Herstellen einer elektrischen Schaltung (200) vorgeschlagen, das einen Schritt des Bereitstellens einer Grundleiterplatte (210) mit einer Mehrzahl von metallisierten Durchkontaktierungen (220) durch die Grundleiterplatte (210) entlang zumindest einer Vereinzelungslinie zwischen aneinandergrenzenden Leiterplattenbereichen der Grundleiterplatte umfasst, wobei jeder Leiterplattenbereich elektrische Kontaktanschlussflächen (215) an zumindest der zu bestückenden Hauptoberfläche des Leiterplattenbereichs, elektrische Leitungen (225) zur Verbindung zwischen der Mehrzahl von Durchkontaktierungen und den Kontaktanschlussflächen und zumindest einen über die Kontaktanschlussflächen elektrisch kontaktierten Halbleiterchip (230) aufweist, und wobei die Grundleiterplatte über die Leiterplattenbereiche mit den Halbleiterchips (230) hinweg mit einer Vergussmasse (250) überdeckt ist Das Verfahren umfasst ferner einen Schritt des Teilens der Grundleiterplatte entlang der zumindest einen Vereinzelungslinie, sodass die Mehrzahl von metallisierten Durchkontaktierungen durch das Teilen der Grundleiterplatte geteilt wird, um externe Anschlüsse der elektrischen Schaltung auszubilden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer elektrischen Schaltung, auf eine elektrische Schaltung und auf ein Sensormodul mit der elektrischen Schaltung.
  • Stand der Technik
  • Bekannte oberflächenmikromechanische (OMM) Inertialsensoren bestehen aus einem Sensorchip mit beweglichen Strukturen und einer so genannten Kappe über den bewegten Strukturen und Bondpadbereichen auf der Ebene der bewegten Strukturen. Die Aufbautechnik im so genannten Package bzw. Premold-Package oder Moldpackage erfolgt herkömmlicherweise horizontal durch mechanische Befestigung des vereinzelten Chips mittels Kleben und elektrischer Ankontaktierung mittels Drahtbonden. Die Sensierrichtung(en) des Sensormoduls entsprechen bei dieser Aufbautechnik derjenigen des OMM-Sensorchips. Um die vom Sensorchip gegebene Sensierrichtung im Produkt zu ändern, sodass eine andere Achse gemessen wird, muss herkömmlicherweise auf Aufbautechniken zurückgegriffen werden, die im Vergleich zu normalen Standard-Moldpackages wie SOICs (engl. Small-Outline Integrated Circuits, integrierte Schaltung mit kleinem Grundriss) oder LGAs (Land Grid Arrays) komplizierter bzw. teurer sind.
  • Die DE 19521712 A1 beschreibt eine Vorrichtung zum Erfassen einer Beschleunigung. Bei der Vorrichtung ist eine Abdeckung an einem Gehäusekörperteil installiert, um ein Hohlteil zu bilden. Ein Sensorchip, der einer Beschleunigung unterworfen und verschoben wird, ist auf das Hohlteil gebondet und innerhalb dessen befestigt. Das Gehäusekörperteil ist an einer Schaltungsplatine im Wesentlichen senkrecht befestigt.
  • Offenbarung der Erfindung
  • Vor diesem Hintergrund werden mit der vorliegenden Erfindung ein Verfahren zum Herstellen einer elektrischen Schaltung, eine elektrische Schaltung und ein Sensormodul gemäß den unabhängigen und nebengeordneten Patentansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
  • Die Erfindung basiert auf der Erkenntnis, dass sich durch die Verwendung von Durchkontaktierungen in einem LGA-Substrat (LGA = Land Grid Array) anstatt der normalen LGA-Lötpads bzw. Kontaktierflächen zum Anlöten auf vorteilhafte Weise eine orthogonale Montage von LGA-Packages, vorzugsweise von richtungsabhängigen Sensoren im LGA-Package, um deren Sensierrichtung mittels der Aufbautechnik zu ändern, realisieren lässt. Diese Durchkontaktierungen stellen dann eine mechanische Ankontaktierung und die elektrischen Signalverbindungen nach außen dar und befinden sich nach der Vereinzelung des Package aus dem Moldverbund an einer Seitenfläche des LGA-Substrates. Die Durchkontakte dienen hierbei zugleich auch als Lötstellen zur vertikalen Montage des Package. Sie erfüllen daher eine Doppelfunktion. Somit ermöglichen Schritte des Durchkontaktierens, Auftrennens und Nutzens der aufgetrennten Durchkontakte als seitliche Anschlüsse das Aufbringen des Packages im Wesentlichen in einem Winkel von 90° auf ein Trägersubstrat.
  • Die Vorteile der Erfindung bestehen darin, dass ohne neue Prozesse ein Senkrechtstellen und stabiles Befestigen des LGA möglich ist. Dies wird auf sehr kostengünstige Art und Weise durch eine geschickte Anordnung bzw. ein geschicktes Layout des Substrates unter Verwendung der oben erwähnten Durchkontaktierungen mit der Doppelfunktion erreicht. Durchkontakte in Leiterplatten sind in der Leiterplattenherstellung etabliert und damit günstig zu produzieren. Die LGA-Technologie ist ebenso bekannt sowie prozesstechnisch optimiert und daher sehr preisgünstig. Es sind vorteilhafterweise nur wenige zusätzliche bzw. modifizierte Prozessschritte im Vergleich zum kostengünstigsten LGA-Massenproduktionsprozess notwendig. Somit lassen sich mit dem erfindungsgemäßen Verfahren auf effiziente und preisgünstige Weise elektrische Schaltungen schaffen, die in einem Sensormodul zur Anwendung finden, um eine Erfassung in allen drei Raumrichtungen zu ermöglichen.
  • Der grundsätzliche Gedanke, geteilte Durchkontaktierungen im Randbereich eines Substrats einer Schaltung als Außenkontakte der Schaltung einzusetzen, ist dabei nicht auf den Bereich der Sensorik begrenzt, sondern lässt sich auch in anderen Anwendungsbereichen einsetzen.
  • Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer elektrischen Schaltung, mit folgenden Schritten:
    Bereitstellen einer Grundleiterplatte mit einer Mehrzahl von metallisierten Durchkontaktierungen durch die Grundleiterplatte entlang zumindest einer Vereinzelungslinie zwischen aneinandergrenzenden Leiterplattenbereichen der Grundleiterplatte, wobei jeder Leiterplattenbereich elektrische Kontaktanschlussflächen an zumindest der zu bestückenden Hauptoberfläche des Leiterplattenbereichs, elektrische Leitungen zur Verbindung zwischen der Mehrzahl von Durchkontaktierungen und den Kontaktanschlussflächen und zumindest einen über die Kontaktanschlussflächen elektrisch kontaktierten Halbleiterchip aufweist, wobei die Grundleiterplatte über die Leiterplattenbereiche mit den Halbleiterchips hinweg mit einer Vergussmasse überdeckt ist; und
    Teilen der Grundleiterplatte entlang der zumindest einen Vereinzelungslinie, wobei die Durchkontaktierungen entlang der Vereinzelungslinie geteilt werden, um externe Anschlüsse der elektrischen Schaltung auszubilden.
  • Die entsprechend bestückte Grundleiterplatte kann als fertiges Teil bereitgestellt werden. Alternativ kann der Schritt des Bereitstellens eine Mehrzahl von Verfahrensschritten umfassen, wie das Aufbringen der Kontaktanschlussflächen, der elektrischen Leitungen sowie der Halbleiterchips auf die Grundleiterplatte sowie das Erstellen der Durchkontaktierungen. Die LGAs können im typischen Vielfachnutzen der Leiterplattenhersteller gefertigt werden. Unter einer elektrischen Schaltung kann eine integrierte Schaltung verstanden werden, die ein oder eine Mehrzahl elektronischer Bauelemente aufweist. Die elektrische Schaltung kann in Form eines LGA (Land Grid Array) bzw. LGA-Package gegeben sein. Die Schaltung kann einen Schichtaufbau aufweisen. Zur Herstellung der Schaltung können zunächst zwei oder mehr, typischerweise eine Mehrzahl von elektrischen Schaltungen im Verbund an bzw. in der Grundleiterplatte gebildet werden. Bei der Grundleiterplatte kann es sich um ein Substrat aus einem geeigneten, auf dem Gebiet der Aufbau- und Verbindungstechnik bekannten Material handeln. Die Grundleiterplatte weist eine Mehrzahl von Leiterplattenbereichen auf. Ein Leiterplattenbereich entspricht einem Abschnitt der Grundleiterplatte, in dem jeweils eine elektrische Schaltung gebildet wird. In den Leiterplattenbereichen sind an zumindest der zu bestückenden Hauptoberfläche der Grundleiterplatte die Kontaktanschlussflächen für eine elektrische Verbindung mit dem zumindest einen Halbleiterchip und die metallisierten Durchkontaktierungen für schaltungsexterne Ankontaktierungen angeordnet. Bei einem Halbleiterchip kann es sich um ein Halbleiterbauteil, beispielsweise um einen Siliziumchip, handeln. Die Schaltung kann dabei einen oder mehrere Halbleiterchips sowie weitere elektrische Bauelemente aufweisen. Der Halbleiterchip kann mit Kontaktverbindungen zur Ankontaktierung durch die Kontaktanschlussflächen versehen sein. Bauelemente der Schaltung sind jeweils von der Vergussmasse umhüllt. Die Vereinzelungslinie stellt die Linie dar, entlang der angrenzende Leiterplattenbereiche getrennt bzw. geteilt werden, um aus der Grundleiterplatte einzelne elektrische Schaltungen zu bilden. Hierbei kann die Vereinzelungslinie die Mehrzahl von metallisierten Durchkontaktierungen jeweils im Wesentlichen mittig teilen. Jeweils zwei Leiterplattenbereiche teilen sich somit eine Mehrzahl von Durchkontaktierungen entlang einer Vereinzelungslinie zwischen den beiden Leiterplattenbereichen. Beim Teilen der Grundleiterplatte entlang der zumindest einen Vereinzelungslinie werden die Durchkontaktierungen ebenfalls durchtrennt. Das Teilen wird auch als Vereinzeln bezeichnet. Hierbei wird die Grundleiterplatte entlang der Vereinzelungslinien beispielsweise zersägt oder anderweitig geteilt, wie es auf dem Gebiet bekannt ist. Die Schaltung kann an den durch die geteilten Durchkontaktierungen gebildeten externen Anschlüssen angelötet werden.
  • Hierbei kann das Teilen so erfolgen, dass an Leiterplattenbereichen, die an eine Vereinzelungslinie angrenzen, jeweils metallisierte Durchkontaktierungssegmente verbleiben, die sich über eine gesamte Dicke der Grundleiterplatte erstrecken. Unter metallisierten Durchkontaktierungssegmenten oder Durchkontaktierungshälften können metallisierte halbzylinderförmige Ausnehmungen in zumindest einer Seitenoberfläche der elektrischen Schaltung verstanden werden, die nach dem Teilen aus den metallisierten Durchkontaktierungen entstehen.
  • Dabei müssen auf Grund von Herstellungstoleranzen und einem beabsichtigten Layout die Durchkontaktierungshälften keine exakten Hälften sein. Dies bietet den Vorteil, dass durch einen einzigen Schritt des Teilens aus einem Satz von Durchkontaktierungen zwei Sätze externer Anschlüsse in Form der Durchkontaktierungshälften für zwei elektrische Schaltungen entstehen. Somit ist das Verfahren weiter vereinfacht und effizienter.
  • Gemäß einer Ausführungsform kann im Schritt des Bereitstellens ein elektrisch leitfähiges Material zum Ausbilden der Mehrzahl von metallisierten Durchkontaktierungen verwendet werden. Dabei kann das elektrisch leitfähige Material die Mehrzahl von metallisierten Durchkontaktierungen zumindest in Endbereichen der Durchkontaktierungen an der zu bestückenden Hauptoberfläche der Grundleiterplatte mit den Kontaktanschlussflächen vollständig ausfüllen. Das elektrisch leitfähige Material kann die Metallisierung der Durchkontaktierungen darstellen und in für die Durchkontaktierungen vorgesehene Durchgangslöcher eingebracht werden. Bei der Metallisierung kann es sich um eine Beschichtung der Innenoberfläche der Durchkontaktierungen mit einem elektrisch leitfähigen Metall handeln, z. B. Kupfer. Bei dieser Ausführungsform kann eine Dicke der Metallisierung im Hinblick auf eine Länge der Durchkontaktierungen variieren und beispielsweise von einer dünnen Schicht bzw. Randmetallisierung bis zu einer vollständigen Ausfüllung der Durchkontaktierungen reichen. Ein Bereich vollständiger Ausfüllung kann an einem Ende einer Durchkontaktierung gebildet werden, das an der halbleiterchipseitigen, also der zu bestückenden Hauptoberfläche der Grundleiterplatte angeordnet ist. Der Grad der Ausfüllung einer Durchkontaktierung mit dem elektrisch leitfähigen Material kann über eine Länge einer Durchkontaktierung hinweg variieren, oder konstant sein. Die vollständige Füllung an mindestens einem Ende einer Durchkontaktierung schützt vor einem Eindringen der Vergussmasse, die zum Eingießen der Schaltung verwendet wird.
  • Somit können die metallisierten Durchkontaktierungen vollständig mit einem elektrisch leitfähigen Material verfüllt sein, so dass die Durchkontaktierungssegmente jeweils die Form eines Kreissegments aufweisen. In einem Schritt des Aufbringens kann ein lötfähiges Material auf die metallisierten Durchkontaktierungssegmente aufgebracht werden. Der Schritt des Aufbringens kann nach dem Vereinzeln erfolgen. Unter lötfähigem Material kann ein Lötmittel, beispielsweise eine Metalllegierung, verstanden werden. Dies bietet den Vorteil, dass mit dem lötfähigen Material eine mechanische Verbindung der elektrischen Schaltung mit einer Trägerstruktur unaufwändig hergestellt werden kann.
  • Gemäß einer Ausführungsform kann im Schritt des Bereitstellens ein lötfähiges Material zum Ausbilden der Mehrzahl von metallisierten Durchkontaktierungen verwendet werden. Ferner können die metallisierten Durchkontaktierungen ringförmig ausgeformt werden, so dass die Durchkontaktierungssegmente jeweils die Form eines Kreisringsegments aufweisen. Somit kann das lötfähige Material die Mehrzahl von metallisierten Durchkontaktierungen nicht vollständig ausfüllen, sodass jeweils ein Hohlraum in der Mehrzahl von metallisierten Durchkontaktierungen verbleibt. Beispielsweise können die Durchkontaktierungen mit einer Kombination aus elektrisch leitfähigem Material und einem weiteren zusätzlich lötfähigem Material ausgeführt sein, dabei jedoch nicht vollständig ausgefüllt sein. Das Aufbringen des lötfähigen Materials bei der Erstellung der Durchkontaktierungen, also vor dem Schritt des Teilens, bietet den Vorteil, dass keine nachträgliche Aufbringung des lötfähigen Materials mehr erforderlich ist.
  • Es kann im Schritt des Bereitstellens ein temporäres Füllmaterial in die Mehrzahl von metallisierten Durchkontaktierungen gefüllt werden oder eine Abdeckung der Mehrzahl von metallisierten Durchkontaktierungen auf der Seite der der zu bestückenden Hauptoberfläche der Grundleiterplatte mit den Kontaktanschlussflächen gebildet werden, bevor ein Überdecken der Leiterplattenbereiche mit den Halbleiterchips mit der Vergussmasse erfolgt. Die Abdeckung der Durchkontaktierungen kann eine Schicht aufweisen, beispielsweise eine folienartige Lackschicht, wie z. B. aus strukturierbarem Festresist oder ein anderes geeignetes Material aus der Leiterplattenfertigung. Das temporäre Material wird nach dem Eingießen der Schaltung wieder entfernt. Dies bietet den Vorteil, dass keine Vergussmasse in Hohlräume der Durchkontaktierungen eindringen kann und es somit zu keiner Verschlechterung einer elektrischen und/oder mechanischen Kontaktierbarkeit im Bereich der Durchkontaktierungen kommt. Daher entfällt vorteilhafterweise eine Entfernung von eingedrungener Vergussmasse aus den Durchkontaktierungen. Unter einer Vergussmasse kann hierbei ein Moldmaterial, eine Moldmasse, auch als Mold Compound bekannt, verstanden werden. Das temporäre Material kann so gewählt sein, dass es sich bei höheren Temperaturen rückstandslos in gasförmige Produkte zersetzt. Denkbar ist auch ein Material, das sich während des Schritts des Trennens in Wasser auflöst.
  • Die vorliegende Erfindung schafft ferner eine elektrische Schaltung, mit folgenden Merkmalen:
    einer Leiterplatte, die elektrische Kontaktanschlussflächen an zumindest der zu bestückenden Hauptoberfläche der Leiterplatte, eine Mehrzahl von metallisierten Durchkontaktierungssegmente entlang einer Randfläche der Leiterplatte zur Ausbildung externer Anschlüsse der elektrischen Schaltung und elektrische Leitungen zur Verbindung zwischen der Mehrzahl von Durchkontaktierungssegmente und den Kontaktanschlussflächen der Leiterplatte aufweist;
    zumindest einem Halbleiterchip, der an der zu bestückenden Hauptoberfläche der Leiterplatte angebracht ist und über die Kontaktanschlussflächen elektrisch kontaktiert ist; und
    einer Vergussmasse, die die Leiterplatte über den Halbleiterchip hinweg überdeckt.
  • Die elektrische Schaltung kann mittels des erfindungsgemäßen Verfahrens hergestellt werden. Im Unterschied zu einem herkömmlichen LGA, das ebene Kontaktflächen auf der Unterseite aufweist, kann die Kontaktfläche aus einer Durchkontaktierungshälfte bestehen, die einen Querschnitt aufweist, der halbkreisförmig ist oder ein Kreissegment darstellt.
  • Hierbei kann der zumindest eine Halbleiterchip ein Sensorelement aufweisen. Unter einem Sensorelement kann hierbei zum Beispiel ein Inertialsensor verstanden werden, der zum Erfassen einer Beschleunigungskraft oder einer Drehrate dient. Wenn mehrere Halbleiterchips vorhanden sind, muss nicht jeder Chip ein Sensorelement aufweisen. Dies bietet den Vorteil, dass durch die orthogonale Montierbarkeit einer erfindungsgemäßen elektrischen Schaltung an einer Trägerstruktur die Erfassungsrichtung des Sensorelements auf einfache Weise geändert werden kann.
  • Die vorliegende Erfindung schafft ferner ein Sensormodul, mit folgenden Merkmalen:
    einem Trägersubstrat mit Anschlusskontakten; und
    zumindest einer erfindungsgemäßen elektrischen Schaltung, wobei die Mehrzahl von Durchkontaktierungssegmente elektrisch und mechanisch mit den Anschlusskontakten des Trägersubstrats verbunden ist, und wobei die Hauptoberfläche der Leiterplatte der zumindest einer elektrischen Schaltung schräg oder orthogonal zu einer Hauptoberfläche des Trägersubstrats ist.
  • Unter einem Sensormodul kann hierbei zum Beispiel eine Anordnung aus zumindest einer erfindungsgemäßen elektrischen Schaltung mit einem Sensorelement und aus einem Trägersubstrat verstanden werden. In dem Sensormodul kann zumindest eine erfindungsgemäße elektrische Schaltung vorteilhaft eingesetzt werden. Die elektrische und mechanische Verbindung zwischen den Anschlusskontakten und der Schaltung kann im Rahmen und gemäß der auf dem Gebiet bekannten SMT-Montage (SMT = surface-mounting technology; Oberflächenmontage) erfolgen. Das Sensormodul kann zur Erfassung von Beschleunigungskräften oder Drehraten vorgesehen sein. An dem Trägersubstrat des Sensormoduls kann zusätzlich zu der erfindungsgemäßen elektronischen Schaltung mit dem Sensorelement auch eine weitere Schaltung mit einem Sensorelement auf herkömmliche Weise angebracht sein. Eine Hauptoberfläche der weiteren Schaltung weist hierbei näherungsweise die gleiche Ausrichtung wie die Hauptoberfläche des Trägersubstrats auf.
  • Gemäß einer besonderen Ausführungsform können zwei erfindungsgemäße elektrische Schaltungen mit dem Trägersubstrat verbunden sein, wobei die Hauptoberflächen der Leiterplatten der zwei elektrischen Schaltungen orthogonal zueinander und zu der Hauptoberfläche des Trägersubstrats sind. Orthogonal bedeutet in dem vorliegenden Kontext orthogonal im Rahmen prozessinhärenter Toleranzgrenzen. Dies bietet den Vorteil, dass ein Sensormodul, das derart angeordnete elektrische Schaltungen mit Sensorelementen aufweist, sodass eine Erfassung von z. B. Beschleunigungskräften in mehr als einer Raumrichtung möglich ist, mit geringem konstruktivem Aufwand geschaffen werden kann.
  • Die vorliegende Erfindung schafft ferner ein Verfahren zum Herstellen eines Sensormoduls, das die folgenden Schritte umfasst:
    Bereitstellen eines Trägersubstrats mit Anschlusskontakten;
    Bereitstellen zumindest einer erfindungsgemäßen elektrischen Schaltung; und
    Verlöten der Mehrzahl von Durchkontaktierungssegmente der zumindest einen elektrischen Schaltung mit den Anschlusskontakten des Trägersubstrats, wobei die Hauptoberfläche der Leiterplatte der zumindest einen elektrischen Schaltung schräg oder orthogonal zu einer Hauptoberfläche des Trägersubstrats ist.
  • Dabei kann die zumindest eine elektrische Schaltung gemäß einer Ausführungsform eines erfindungsgemäßen Verfahrens hergestellt worden sein.
  • Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
  • 1 eine Schnittansicht einer elektrischen Schaltung;
  • 2A eine Draufsicht und 2B eine Schnittansicht eines Verbunds von zwei noch nicht geteilten Grundleiterplatten, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Schnittansicht von zwei geteilten elektrischen Schaltungen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 4 eine Seitenansicht einer elektrischen Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 5A und 5B jeweils eine Schnittansicht eines Trägersubstrats sowie einer daran angebrachten elektrischen Schaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6A eine Draufsicht und 6B eine Schnittansicht eines Verbunds von zwei noch nicht geteilten elektrischen Schaltungen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 7A eine Draufsicht und 7B eine Schnittansicht eines Verbunds von zwei noch nicht geteilten elektrischen Schaltungen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
  • 8 ein Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.
  • 1 zeigt eine Schnittansicht einer elektrischen Schaltung 100, genauer gesagt einen schematischen Querschnitt eines Standard-LGA-Package. Die elektrische Schaltung 100 umfasst Lötpads 105, eine Leiterplatte 110, eine Kontaktanschlussfläche 115, eine Durchkontaktierung 120, Halbleiterchips 130, einen mikromechanischen Sensorkern 135, eine Chipkontaktfläche 140, Bonddrähte 145 und eine Vergussmasse 150. Die Halbleiterchips 130 können einen Sensorchip und einen Auswertechip in Form einer integrierten Schaltung aufweisen. Die Halbleiterchips 130 sind auf einer zu bestückenden Hauptoberfläche der Leiterplatte 110 angeordnet. In 1 ist die zu bestückende Hauptoberfläche die Oberseite der Leiterplatte 110.
  • 2A zeigt eine Draufsicht eines Verbundes von zwei noch nicht geteilten Leiterplattenbereichen, die jeweils einer elektrischen Schaltung 200 zugeordnet sind, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Genauer gesagt ist ein schematischer Ausschnitt aus einem Leiterplattensubstrat über zwei noch im Verbund befindliche Einzelsubstrate dargestellt. Gezeigt sind eine Grundleiterplatte 210, Kontaktanschlussflächen 215, metallisierte Durchkontaktierungen 220 und elektrische Leitungen 225.
  • Die in 2A dargestellte Grundleiterplatte 210 weist zwei Leiterplattenbereiche auf, die jeweils einer elektrischen Schaltung zugeordnet sind. Die Grundleiterplatte 210 weist eine rechteckige Grundfläche auf. Die Grundleiterplatte 210 weist ein Substratmaterial auf, wie es auf dem Gebiet der Mikroelektronik/Aufbau- und Verbindungstechnik bekannt ist. Eine in der Draufsicht von 2A gezeigte zu bestückenden Hauptoberfläche der Grundleiterplatte 210 weist die Kontaktanschlussflächen 215 und die metallisierten Durchkontaktierungen 220 auf, wobei jeweils eine metallisierte Durchkontaktierung 220 mit zwei Kontaktanschlussflächen 215 durch die elektrischen Leitungen 225 verbunden ist.
  • Die metallisierten Durchkontaktierungen 220 sind auf einer Vereinzelungslinie (nicht dargestellt) zwischen den zwei Leiterplattenbereichen angeordnet. Entlang der Vereinzelungslinie wird die Grundleiterplatte 210 später in die zwei elektrischen Schaltungen 200 geteilt. Dabei werden die Durchkontaktierungen 220 ebenfalls geteilt. Die metallisierten Durchkontaktierungen 220 sind in einer Reihe angeordnet. In 2A sind sechs Durchkontaktierungen 220 dargestellt. Die metallisierten Durchkontaktierungen 220 weisen ein kreisförmiges Profil auf. Die metallisierten Durchkontaktierungen 220 sind in 2A von der gezeigten Hauptoberfläche der Grundleiterplatte 210 aus betrachtet vollständig mit einem geeigneten elektrisch leitfähigen Material gefüllt. Zum Herstellen einer Durchkontaktierung 220 kann zunächst ein Durchgangsloch in die Grundleiterplatte 210 gebohrt oder andersartig erstellt werden. Anschließend kann das Durchgangsloch mit einer Metallisierung versehen werden. Dabei kann zumindest die Wand des Durchgangslochs mit der Metallisierung ausgekleidet werden.
  • Die elektrischen Leitungen 225 stellen eine elektrische Verbindung zwischen den metallisierten Durchkontaktierungen 220 und den Kontaktanschlussflächen 215 her. Dazu sind die elektrischen Leitungen 225 aus einem geeigneten elektrisch leitfähigen Material hergestellt, wie beispielsweise Kupfer. In 2A ist jede der metallisierten Durchkontaktierungen 220 durch zwei elektrische Leitungen 225 mit zwei Kontaktanschlussflächen 215 verbunden. Somit sind in 2A insgesamt 12 Kontaktanschlussflächen 215 gezeigt, die über 12 elektrische Leitungen 225 mit den sechs metallisierten Durchkontaktierungen 220 verbunden sind. Hierbei liegen jeweils sechs elektrischen Leitungen 225 sowie die damit verbundenen Kontaktanschlussflächen 215 auf einer Seite der Vereinzelungslinie und sind somit einer der Schaltungen 200 zugeordnet. Die Kontaktanschlussflächen 215 weisen in 2A eine quadratische Grundfläche auf und sind aus einem geeigneten elektrisch leitfähigen Material hergestellt.
  • Einem Fachmann auf dem Gebiet ist jedoch klar das die Anzahl, Anordnung und Größe der einzelnen Merkmale hierbei zu Veranschaulichungszwecken beliebig gewählt sein kann. Der besseren Übersicht halber sind jeweils nur eine Kontaktanschlussfläche 215, eine metallisierte Durchkontaktierung 220 und eine elektrische Leitung 225 mit Bezugszeichen versehen.
  • 2B zeigt eine Schnittansicht des Verbundes der zwei noch nicht geteilten elektrischen Schaltungen 200 aus 2A. Der Schnitt verläuft durch die Grundleiterplatte 210 eine der Durchkontaktierungen 220. Aus 2B ist ersichtlich, dass sich die Durchkontaktierung 220 ganz durch die Grundleiterplatte 210 hindurch erstreckt und mit einem elektrisch leitfähigen Material gefüllt oder ausgekleidet ist. In 2B sind die in 2A gezeigten Leiterbahnen 225 und Kontaktanschlussflächen 215 nicht dargestellt.
  • 3 zeigt eine Schnittansicht von zwei geteilten elektrischen Schaltungen 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Bei den elektrischen Schaltungen 200 kann es sich um vereinzelte LGA-Packages handeln. In 3 ist eine vertikale Linie zwischen den Schaltungen 200 dargestellt, bei der es sich um die Trennlinie bzw. Vereinzelungslinie zwischen den zwei geteilten elektrischen Schaltungen 200 handelt. In jeder der zwei geteilten elektrischen Schaltungen 200 sind ein Leiterplattenbereich der ursprünglichen Leiterplatte 210, eine Kontaktanschlussfläche 215, eine metallisierte Durchkontaktierungshälfte 220, Halbleiterchips 230, einen mikromechanischen Sensorkern 235, eine Chipkontaktfläche 240, Bonddrähte 245 und eine Vergussmasse 250 gezeigt. Eine Anordnung der einzelnen Merkmale der elektrischen Schaltungen 200 ist im Wesentlichen symmetrisch bezüglich der Vereinzelungslinie, wobei die metallisierten Durchkontaktierungshälften 220 der Vereinzelungslinie am nächsten liegen. Im Folgenden wird für 3 eine Beschreibung lediglich für eine der zwei elektrischen Schaltungen 200 stellvertretend für die andere abgegeben.
  • Die Leiterplatte 210 der elektrischen Schaltung 200 weist die Kontaktanschlussfläche 215 und die metallisierte Durchkontaktierungshälfte 220 auf. Die metallisierte Durchkontaktierungshälfte 220 erstreckt sich durch die Leiterplatte 210 hindurch von einer Hautoberfläche der Leiterplatte 210 zu der anderen. Die metallisierte Durchkontaktierungshälfte 220 ist vollständig mit einem geeigneten elektrisch leitfähigen Material gefüllt. Die Kontaktanschlussfläche 215 ist auf elektrisch leitfähige Weise über eine elektrische Leitung (in 3 nicht gezeigt) mit der metallisierten Durchkontaktierungshälfte 220 verbunden. Die metallisierte Durchkontaktierungshälfte 220 stellt einen externen Anschlusskontakt der elektrischen Schaltung 200 dar. Die Durchkontaktierungshälfte 220 ist durch Teilen einer ursprünglichen Durchkontaktierungen im Bereich der Vereinzelungslinie entstanden.
  • In der Schnittansicht von 3 sind zwei Halbleiterchips 230 dargestellt. Der von der Vereinzelungslinie jeweils entfernter angeordnete der Halbleiterchips 230 ist ein typischer dem Fachmann bekannter Kapazitiver Inertialsensor. Über die Chipkontaktfläche 240 und einen Bonddraht 245 ist der Halbleiterchip oder Inertialsensorchip 230 mit dem zweiten, einzeln angeordneten Halbleiterchip 230 verbunden. Der Bonddraht 245 stellt eine elektrische Verbindung zwischen der Chipkontaktfläche 240 und dem einzeln angeordneten Halbleiterchip 230 dar. Ein weiterer Bonddraht 245 stellt eine elektrische Verbindung zwischen dem einzeln angeordneten Halbleiterchip 230 und der Kontaktanschlussfläche 215 der Leiterplatte 210 dar.
  • Mit der Vergussmasse 250 ist die elektrische Schaltung 200 auf der Seite der Leiterplatte 210, auf der die Halbleiterchips 230, die Kontaktanschlussfläche 215, die Chipkontaktfläche 240 und die Bonddrähte 245 angeordnet sind, eingegossen bzw. übermoldet.
  • Im Folgenden wird beschrieben, wie im Rahmen eines Herstellungsprozesses ein Verbund von elektrischen Schaltungen, beispielswiese der in den 2A und 2B gezeigte Verbund, und daraus eine einzelne elektrische Schaltung erhalten werden kann, wie sie beispielsweise in 3 gezeigt ist. Eine elektrische Schaltung 200 bzw. ein LGA-Package besteht aus einem Substrat auf Leiterplattenbasis, auf das die Halbleiterchips üblicherweise geklebt und drahtgebondet ankontaktiert werden. Diese Anordnung wird dann zum Schutz mit einer Vergussmasse 250 bzw. Epoxidmasse übermoldet. In einem Chipbestück- und Transfermold-Prozess sind die Substrate noch als Grundleiterplatte 210 miteinander verbunden. Nach dem Moldprozess wird die Platte in die Einzelsysteme zersägt. Durch diese Platten/Array-Anordnung ist der Herstellungsprozess sehr effizient und das LGA-Package sehr kostengünstig. Das Leiterplattensubstrat kann lediglich einlagig metallisiert sein. Auf der Oberseite, die später eingegossen bzw. übermoldet wird, befinden sich die Kontaktanschlussflächen 215 bzw. Kontaktpads, auf die drahtgebondet wird. Diese sind elektrisch über elektrische Leitungen 225 bzw. Kupferleiterbahnen mit metallisierten Durchkontaktierungen an der Randseite der Grundleiterplatte 210 verbunden. Die metallisierten Durchkontaktierungen 220 auf der Randseite stellen den mechanischen und elektrischen Kontakt der elektrischen Schaltung 200 bzw. des LGA-Package nach außen dar.
  • Bei der vorliegenden Erfindung werden die Grundleiterplatten 210 bzw. Substrate so ausgelegt, dass alle externen Anschlüsse auf einer Randseite der Leiterplattenbereiche 210 bzw. des Substrates der späteren elektrischen Schaltung liegen. Die externen Anschlüsse der elektrischen Schaltung 200 sind nicht mehr als flächige Lötpads auf der Substratunterseite ausgeführt, wie es für ein LGA bekannt ist, sondern als metallisierte Durchkontaktierungen 220 auf der Seitenfläche der Grundleiterplatte 210 von der Substratoberseite zur Substratunterseite. Die Substrate können nur noch einseitig mit Metalllagen ausgeführt werden. Auf der Substratplatte oder dem Array teilen zunächst noch zwei benachbarte Einzelpackages jeweils die Durchkontaktierungen. Die Durchkontaktierungen im Substrat können vollständig metallisiert sein, vorzugsweise mit Kupfermaterial, das standardmäßig bei der Leiterplattenherstellung verwendet wird. Nach dem üblichen Bestück- und Moldprozess wird das Array so vereinzelt, dass durch die Durchkontaktierungen durchgesägt wird. In diesem Fall müssen die Einzelpackages nach dem Teilen bzw. Vereinzeln oder Sägen auf den durchtrennten Durchkontakten noch mit einer lötfähigen Metallisierung, z. B. chemischem Nickel:Gold, versehen werden. So entstehen elektrische Schaltungen 200 in Form von Einzel-LGA-Packages mit halbzylinderförmigen Kontakten an einer Seite.
  • 4 zeigt eine Seitenansicht einer elektrischen Schaltung 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Bei der elektrischen Schaltung 200 handelt es sich um eine der beiden elektrischen Schaltungen 200 aus 3. In 4 ist die Seitenoberfläche der elektrischen Schaltung 200 gezeigt, an der die metallisierten Durchkontaktierungshälften 220 angeordnet sind. Es handelt sich beispielsweise um einen Blick von der Seite auf ein LGA-Package (Sägeschnitt) mit Durchkontaktierungshälften 220 an der Seite.
  • Von der elektrischen Schaltung 200 sind in 4 hierbei ein unterer Bereich mit abwechselnden Abschnitten der Leiterplatte 210 sowie der metallisierten Durchkontaktierungshälften 220 und ein oberer Bereich mit der Vergussmasse 250 dargestellt. Gezeigt sind in 4 hierbei sieben Abschnitte der Leiterplatte 210, zwischen denen sechs Abschnitte mit jeweils einer metallisierten Durchkontaktierungshälfte 220 angeordnet sind. Die Abschnitte wechseln einander hierbei in horizontaler Richtung in 4 ab. Die metallisierten Durchkontaktierungshälften 220 erstrecken sich hierbei jeweils durch die gesamte Dicke der Leiterplatte 210, also zwischen einer oberen Fläche und einer unteren Fläche der Leiterplatte 210. Entsprechende Durchkontaktierungshälften 220 können an einer oder an mehreren Seitenrändern der Leiterplatte 210 angeordnet sein.
  • Die 5A und 5B zeigen jeweils eine Schnittansicht eines Trägersubstrats 560 sowie einer daran angebrachten elektrischen Schaltung 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Bei der elektrischen Schaltung 200 handelt es sich um eine der beiden elektrischen Schaltungen 200 aus 3 bzw. die elektrische Schaltung 200 aus 4. Zusätzlich sind an dem Trägersubstrat 560 hierbei Anschlusskontakte 565 gezeigt, sowie ein Lotmaterial 570, dass die elektrische Schaltung 200 mit dem Trägersubstrat 560 verbindet.
  • In 5A entspricht der Teil der Schnittansicht, der die elektrische Schaltung 200 zeigt, der Ansicht einer der beiden elektrischen Schaltungen 200 aus 3, wobei allerdings die Ansicht im Fall der linken Schaltung aus 3 um 90° im Uhrzeigersinn gedreht ist und im Fall der rechten Schaltung aus 3 um 90° entgegen dem Uhrzeigersinn gedreht ist. Die elektrische Schaltung 200 ist mittels des Lotmaterial 570 zwischen der metallisierten Durchkontaktierung 220 und dem Anschlusskontakt 565 an dem Trägersubstrat 560 angebracht. Hierbei verläuft eine Haupterstreckungsebene der Leiterplatte 210 elektrischen Schaltung 200 im Wesentlichen orthogonal zu einer Haupterstreckungsebene des Trägersubstrats 560.
  • In 5B ist die Ansicht aus 5A lediglich so gedreht, dass die Blickrichtung dem in 5A dargestellten Teil entspricht. Somit ist jene Hauptoberfläche der Leiterplatte 210 der elektrischen Schaltung 200 gezeigt, an der keine eingegossenen Halbleiterbauelemente angeordnet sind. In der Ansicht von 5B ist erkennbar, dass die elektrische Schaltung 200 an jeder ihrer metallisierten Durchkontaktierungen 220 mittels des Lotmaterials 570 an jeweils einem der Anschlusskontakte 565 angebracht ist. In 5B sind exemplarisch sechs metallisierte Durchkontaktierungen 220, sechs Anschlusskontakte 565 und sechs Abschnitte aus dem lötfähigen Material 570 dargestellt.
  • Die metallisierten Durchkontaktierungen 220 in Form von halbzylinderförmigen Kontakten stellen die Lötflächen zum orthogonalen Auflöten der elektrischen Schaltung 200 bzw. des LGA-Package dar und sind für einen Standardlötprozess geeignet. Über die Substratdicke der Leiterplatte 210 kann die Länge der Ankontaktierung und damit die mechanische Stabilität der Lötverbindung eingestellt werden. Gezeigt ist folglich eine orthogonale Montage der elektrischen Schaltung 200 bzw. des LGA-Packages mit dem Lotmaterial 570 auf das Trägersubstrat 560.
  • 6A zeigt eine Draufsicht und 6B eine Schnittansicht eines Verbunds von zwei noch nicht geteilten Leiterplattenbereichen, die jeweils einer elektrischen Schaltung 200 zugeordnet sind, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der in 6A dargestellte Verbund von elektrischen Schaltungen 200 entspricht hierbei jenem aus 2A bis auf die Tatsache, dass die metallisierten Durchkontaktierungen 220 jeweils durch eine Abdeckung 680 abgedeckt sind. Die Abdeckungen 680 können die metallisierten Durchkontaktierungen 220 zu einem Großteil bedecken oder auch darüber hinaus gehen. Der in 6B dargestellte Verbund von elektrischen Schaltungen 200 entspricht hierbei jenem aus 2B bis auf die Tatsache, dass die metallisierte Durchkontaktierung 220, wie es hier zu erkennen ist, nicht vollständig ausgefüllt ist und der vorhandene Hohlraum, der sich entlang der gesamten Längsrichtung der metallisierten Durchkontaktierungen 220 erstreckt, an einem Ende durch die Abdeckung 680 verschlossen ist.
  • Im Folgenden wird beschrieben, wie im Rahmen eines Herstellungsprozesses ein Verbund von elektrischen Schaltungen wie dieser der beiden elektrischen Schaltungen 200 aus 2A und 2B weiter bearbeitet werden kann, um den in 6A und 6B gezeigten Verbund von elektrischen Schaltungen 200 zu erhalten. Die metallisierten Durchkontaktierungen 220 sind nur am Rand mit Kupfermaterial metallisiert und ihre Oberfläche wird schon im Standardherstellungsprozess der Leiterplatte mit einer lötfähigen Metallisierung (z. B. chemischem Nickel:Gold) versehen. Damit während des Eingieß- bzw. Moldprozesses keine Vergussmasse 250 bzw. Moldmasse in die Durchkontaktierungen fließt, werden die Durchkontaktierungen am Ende des Leiterplattenherstellungsprozesses auf der Substratoberseite der Grundleiterplatte 210 mit einem geeigneten Material, z. B. mit einem strukturierbaren Festresist bzw. einer folienartigen Lackschicht oder einem anderen aus der Leiterplattenfertigung bekannten Material verschlossen. Es wird demnach eine Abdeckung der randmetallisierten Durchkontaktierungen mit Festresist durchgeführt.
  • 7A zeigt eine Draufsicht und 7B zeigt eine Schnittansicht eines Verbunds von zwei noch nicht geteilten Leiterplattenbereichen, die jeweils einer elektrischen Schaltung 200 zugeordnet sind, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der in 7A dargestellte Verbund von elektrischen Schaltungen 200 entspricht hierbei jenem aus 2A bis auf die Tatsache, dass die metallisierten Durchkontaktierungen 220 jeweils durch ein temporäres Material 790 gefüllt sind. Das temporäre Material 790 füllt hierbei jeweils einen Hohlraum in jeder der metallisierten Durchkontaktierungen 220. Der in 7B dargestellte Verbund von elektrischen Schaltungen 200 entspricht hierbei jenem aus 2B bis auf die Tatsache, dass die metallisierte Durchkontaktierung 220, wie es hier zu erkennen ist, nicht vollständig metallisiert ist und der vorhandene Hohlraum, der sich entlang der gesamten Längsrichtung der metallisierten Durchkontaktierungen 220 erstreckt, mit dem temporären Material 790 gefüllt ist.
  • Im Folgenden wird beschrieben, wie im Rahmen eines Herstellungsprozesses ein Verbund von elektrischen Schaltungen wie dieser der beiden elektrischen Schaltungen 200 aus 2A und 2B weiter bearbeitet werden kann, um den in 7A und 7B gezeigten Verbund von elektrischen Schaltungen 200 zu erhalten. Die metallisierten Durchkontaktierungen 220 sind nur am Rand mit Kupfermaterial metallisiert und ihre Oberfläche wird schon im Standardherstellungsprozess der Leiterplatte mit einer leitfähigen Metallisierung (z. B. chemischem Nickel:Gold) versehen. Damit während des Eingieß- bzw. Moldprozesses keine Vergussmasse 250 bzw. Moldmasse in die Durchkontaktierungen fließt, werden die Durchkontaktierungen am Ende des Leiterplattenherstellungsprozesses mit einem temporären Material verfüllt. Dieses temporäre Material kann während des standardisierten Post-Mold-Cure-Prozesses oder nach dem Molden, z. B. vor oder während des Sägens wieder entfernt. Das temporäre Material zersetzt sich in einer Ausführungsvariante bei höheren Temperaturen rückstandslos in gasförmige Produkte (siehe z. B. thermisch zersetzbare Polymere der Firma Promerus). Denkbar ist auch ein Material, das sich während des Sägeprozesses in Wasser auflöst. Es werde also randmetallisierte Durchkontaktierungen mit einem temporären Material gefüllt.
  • Alternativ können die Durchkontaktierungen auf der Substratoberseite der Grundleiterplatte 210 komplett metallisiert bzw. gefüllt sein, wobei der Füllgrad der Metallisierung sich aber in Richtung der Substratunterseite der Grundleiterplatte 210 verringert, sodass die Substratunterseite nur randmetallisiert ist.
  • 8 zeigt ein Ablaufdiagramm eines Verfahrens 800 zum Herstellen einer elektrischen Schaltung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Verfahren 800 weist einen Schritt 810 des Bereitstellens einer Grundleiterplatte mit einer Mehrzahl von Leiterplattenbereichen auf, die jeweils Kontaktanschlussflächen an zumindest der zu bestückenden Hauptoberfläche des Leiterplattenbereichs, eine Mehrzahl von metallisierten Durchkontaktierungen entlang einer Vereinzelungslinie des Leiterplattenbereichs, elektrische Leitungen zur Verbindung zwischen der Mehrzahl von Durchkontaktierungen und den Kontaktanschlussflächen und zumindest einen Halbleiterchip aufweisen, der in dem Leiterplattenbereich an der Grundleiterplatte angebracht ist und über die Kontaktanschlussflächen elektrisch kontaktiert ist. Das Verfahren 800 weist ferner einen Schritt 820 des Teilens der Grundleiterplatte entlang zumindest einer Vereinzelungslinie der Mehrzahl von Leiterplattenbereichen auf, sodass die Mehrzahl von metallisierten Durchkontaktierungen durch das Teilen 820 der Grundleiterplatte geteilt wird, um externe Anschlüsse der elektrischen Schaltung auszubilden.
  • 9 zeigt eine schematische Darstellung eines 3-achsigen Sensormoduls gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Sensormodul weist ein Trägersubstrat 560 auf, auf dem drei Sensorschaltungen 200 angeordnet sind. Dabei ist eine erste der Sensorschaltungen 200 direkt auf einer Oberfläche des Trägersubstrats 560 angeordnet. Zwei weitere der Sensorschaltungen 200 sind mit einem Randbereich auf die Oberfläche des Trägersubstrats 560 montiert, so dass die Leiterplatten der Sensorschaltungen 200 orthogonal zueinander und orthogonal zu dem Trägersubstrat 560 ausgerichtet sind. Die senkrecht gestellten Sensorschaltungen 200 können in Randbereichen Durchkontaktierungshälften aufweisen, über die sie mit dem Trägersubstrat 560 sowohl elektrisch als auch mechanisch verbunden sind. Handelt es sich bei den Sensorschaltungen 200 beispielsweise um Beschleunigungssensoren oder Drehratensensoren, so können mit dem Sensormodul lineare Beschleunigungen oder Drehbeschleunigungen in die durch die Pfeile angedeuteten drei orthogonal zueinander stehenden Sensierrichtungen gemessen werden.
  • Gemäß einem Ausführungsbeispiel schafft die vorliegende Erfindung eine Leiterplatte mit Durchkontaktierungen am Rand der Leiterplatte. Die Durchkontaktierungen sind mindestens in Teilbereichen metallisiert, elektrisch leitfähig, sowie durchgängig in der Leiterplatte bis zur Grenzfläche zwischen Leiterplatte und Moldmasse. Die Durchkontaktierungen werden geteilt mit einem Nachbar-System. Eine Vereinzelungslinie verläuft mittig durch die Durchkontaktierungen. Es erfolgen die Schritte des Moldens, Vereinzelns und Löten an den Durchkontaktierungen.
  • Eine Metallisierung bzw. die Durchkontaktierungen können die Form eines Kreis oder Ringsegments („Randgefüllt”) aufweisen. Die Leiterplatte bringt eine lötfähige Oberfläche an den Durchkontaktierungen mit.
  • Es kann eine temporäre Verfüllung vor dem Molden erfolgen.
  • Ferner kann eine Abdeckung vor dem Molden erfolgen.
  • Die Durchkontaktierungen können die Form eines Kreissegementes (ganz verfüllt) aufweisen und die Durchkontaktierungen-Oberfläche kann nach dem Vereinzeln lötfähig metallisiert werden.
  • Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden. Je nachdem welche Vorverabeitung bereits erfolgt ist oder welche Nachbearbeitung noch erfolgen soll, kann das Verfahren zum Herstellen einer elektrischen Schaltung auch nur einen oder einzelne der anhand der Figuren beschriebenen Verfahrensschritte umfassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 19521712 A1 [0003]

Claims (10)

  1. Verfahren (800) zum Herstellen einer elektrischen Schaltung (200), mit folgenden Schritten: Bereitstellen (810) einer Grundleiterplatte (210) mit einer Mehrzahl von metallisierten Durchkontaktierungen (220) durch die Grundleiterplatte (210) entlang zumindest einer Vereinzelungslinie zwischen aneinandergrenzenden Leiterplattenbereichen der Grundleiterplatte, wobei jeder Leiterplattenbereich elektrische Kontaktanschlussflächen (215) an zumindest der zu bestückenden Hauptoberfläche des Leiterplattenbereichs, elektrische Leitungen (225) zur Verbindung zwischen der Mehrzahl von Durchkontaktierungen und den Kontaktanschlussflächen und zumindest einen über die Kontaktanschlussflächen elektrisch kontaktierten Halbleiterchip (230) aufweist, wobei die Grundleiterplatte über die Leiterplattenbereiche mit den Halbleiterchips (230) hinweg mit einer Vergussmasse (250) überdeckt ist; und Teilen (820) der Grundleiterplatte entlang der zumindest einen Vereinzelungslinie, wobei die Durchkontaktierungen entlang der Vereinzelungslinie geteilt werden, um externe Anschlüsse der elektrischen Schaltung auszubilden.
  2. Verfahren (800) gemäß Anspruch 1, bei dem das Teilen (820) so erfolgt, dass an Leiterplattenbereichen, die an eine Vereinzelungslinie angrenzen, jeweils metallisierte Durchkontaktierungssegmente (220) verbleiben, die sich über eine gesamte Dicke der Grundleiterplatte (210) erstrecken.
  3. Verfahren (800) gemäß Anspruch 2, bei dem die metallisierten Durchkontaktierungen (220) vollständig mit einem elektrisch leitfähigen Material verfüllt sind, so dass die Durchkontaktierungssegmente jeweils die Form eines Kreissegments aufweisen und mit einem Schritt des Aufbringens eines lötfähigen Materials auf die Durchkontaktierungssegmente (220) nach dem Schritt des Teilens (820).
  4. Verfahren (800) gemäß Anspruch 2, bei dem im Schritt des Bereitstellens (810) ein lötfähiges Material zum Ausbilden der Mehrzahl von metallisierten Durchkontaktierungen (220) verwendet wird und die metallisierten Durchkontaktierungen (220) ringförmig ausgeformt werden, so dass die Durchkontaktierungssegmente jeweils die Form eines Kreisringsegments aufweisen.
  5. Verfahren (800) gemäß Anspruch 4, bei dem im Schritt des Bereitstellens (810) ein temporäres Füllmaterial (790) in die Mehrzahl von metallisierten Durchkontaktierungen (220) gefüllt wird oder eine Abdeckung (680) der Mehrzahl von metallisierten Durchkontaktierungen auf der Seite der zu bestückenden Hauptoberfläche der Grundleiterplatte (210) mit den Kontaktanschlussflächen (215) gebildet wird, bevor ein Überdecken der Leiterplattenbereiche mit den Halbleiterchips (230) mit der Vergussmasse (250) erfolgt.
  6. Elektrische Schaltung (200), mit folgenden Merkmalen: einer Leiterplatte (210), die elektrische Kontaktanschlussflächen (215) an zumindest der zu bestückenden Hauptoberfläche der Leiterplatte, eine Mehrzahl von metallisierten Durchkontaktierungssegmente (220) entlang einer Randfläche der Leiterplatte zur Ausbildung externer Anschlüsse der elektrischen Schaltung und elektrische Leitungen (225) zur Verbindung zwischen der Mehrzahl von Durchkontaktierungssegmente und den Kontaktanschlussflächen der Leiterplatte aufweist; zumindest einem Halbleiterchip (230), der an der zu bestückenden Hauptoberfläche der Leiterplatte angebracht ist und über die Kontaktanschlussflächen elektrisch kontaktiert ist; und einer Vergussmasse, die die Leiterplatte über den Halbleiterchip hinweg überdeckt.
  7. Elektrische Schaltung (200) gemäß Anspruch 6, bei der der zumindest eine Halbleiterchip (230) ein Sensorelement aufweist.
  8. Sensormodul, mit folgenden Merkmalen: einem Trägersubstrat (560) mit Anschlusskontakten (565); und zumindest einer elektrischen Schaltung (200) gemäß einem der Ansprüche 6 oder 7, wobei die Mehrzahl von Durchkontaktierungssegmente (220) elektrisch und mechanisch mit den Anschlusskontakten des Trägersubstrats verbunden ist, und wobei die Hauptoberfläche der Leiterplatte (210) der zumindest einen elektrischen Schaltung schräg oder orthogonal zu einer Hauptoberfläche des Trägersubstrats ist.
  9. Sensormodul gemäß Anspruch 8, bei dem zwei elektrische Schaltungen (200) gemäß einem der Ansprüche 6 oder 7 mit dem Trägersubstrat (560) verbunden sind, wobei die Hauptoberflächen der Leiterplatten (210) der zwei elektrischen Schaltungen orthogonal zueinander und zu der Hauptoberfläche des Trägersubstrats sind.
  10. Verfahren zum Herstellen eines Sensormoduls, das die folgenden Schritte umfasst: Bereitstellen eines Trägersubstrats (560) mit Anschlusskontakten (565); Bereitstellen zumindest einer elektrischen Schaltung (200) gemäß einem der Ansprüche 6 oder 7; und Verlöten der Mehrzahl von Durchkontaktierungssegmente (220) der zumindest einen elektrischen Schaltung mit den Anschlusskontakten des Trägersubstrats, wobei die Hauptoberfläche der Leiterplatte (210) der zumindest einen elektrischen Schaltung schräg oder orthogonal zu einer Hauptoberfläche des Trägersubstrats ist.
DE102010042987A 2010-10-27 2010-10-27 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung Withdrawn DE102010042987A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010042987A DE102010042987A1 (de) 2010-10-27 2010-10-27 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE102010042987A DE102010042987A1 (de) 2010-10-27 2010-10-27 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
IT001846A ITMI20111846A1 (it) 2010-10-27 2011-10-10 Procedimento per produrre un circuito elettrico e circuito elettrico
TW100138566A TW201236532A (en) 2010-10-27 2011-10-25 Method for Producing an Electrical Circuit and Electrical Circuit
FR1159697A FR2967006A1 (fr) 2010-10-27 2011-10-26 Procede de fabrication d'un circuit electrique et circuit obtenu
CN2011103290977A CN102458054A (zh) 2010-10-27 2011-10-26 制造电路的方法和电路
US13/283,378 US20120106112A1 (en) 2010-10-27 2011-10-27 Method for Producing an Electrical Circuit and Electrical Circuit

Publications (1)

Publication Number Publication Date
DE102010042987A1 true DE102010042987A1 (de) 2012-05-03

Family

ID=45935406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010042987A Withdrawn DE102010042987A1 (de) 2010-10-27 2010-10-27 Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung

Country Status (6)

Country Link
US (1) US20120106112A1 (de)
CN (1) CN102458054A (de)
DE (1) DE102010042987A1 (de)
FR (1) FR2967006A1 (de)
IT (1) ITMI20111846A1 (de)
TW (1) TW201236532A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012224424A1 (de) * 2012-12-27 2014-07-17 Robert Bosch Gmbh Sensorsystem und Abdeckvorrichtung für ein Sensorsystem
US20160113139A1 (en) * 2014-10-16 2016-04-21 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19521712A1 (de) 1994-06-15 1995-12-21 Nippon Denso Co Vorrichtung zum Erfassen einer physikalischen Größe

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524108A (en) * 1967-12-26 1970-08-11 Cts Corp Board mounted modular circuit component and improvement therein
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
JP4174979B2 (ja) * 2001-07-13 2008-11-05 松下電工株式会社 加速度センサ
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
JP2004354532A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、電子機器
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US20100020518A1 (en) * 2008-07-28 2010-01-28 Anadigics, Inc. RF shielding arrangement for semiconductor packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19521712A1 (de) 1994-06-15 1995-12-21 Nippon Denso Co Vorrichtung zum Erfassen einer physikalischen Größe

Also Published As

Publication number Publication date
ITMI20111846A1 (it) 2012-04-28
US20120106112A1 (en) 2012-05-03
CN102458054A (zh) 2012-05-16
FR2967006A1 (fr) 2012-05-04
TW201236532A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
KR101753458B1 (ko) 집적 회로 패키지 및 이를 형성하기 위한 방법
TWI540692B (zh) 可調變複合中介層
CN104685622B (zh) Bva中介结构
US10460958B2 (en) Method of manufacturing embedded packaging with preformed vias
US9905507B2 (en) Circuit assemblies with multiple interposer substrates, and methods of fabrication
US8466542B2 (en) Stacked microelectronic assemblies having vias extending through bond pads
US9212048B2 (en) Hybridly integrated component and method for the production thereof
US8283767B1 (en) Dual laminate package structure with embedded elements
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
US9859250B2 (en) Substrate and the method to fabricate thereof
TWI619669B (zh) 製造混合整合構件的方法,包含至少兩 mems 元件的混合整合構件
CN103569956B (zh) 传感器封装及其形成方法
JP5715334B2 (ja) 半導体装置
CN101840867B (zh) 用于制造电子组件的方法
US7960843B2 (en) Chip arrangement and method of manufacturing a chip arrangement
US7871925B2 (en) Stack package and method for manufacturing the same
US7777351B1 (en) Thin stacked interposer package
US6982491B1 (en) Sensor semiconductor package and method of manufacturing the same
EP2596689B1 (de) Mikroelektronische elemente mit planarisierung nach der montage
US9209121B2 (en) Double-sided package
US7732899B1 (en) Etch singulated semiconductor package
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
US8174105B2 (en) Stacked semiconductor package having discrete components
US6818977B2 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee