JPS6332941A - 電子回路用多層配線構造体、その形成方法およびそのための配線テープ - Google Patents

電子回路用多層配線構造体、その形成方法およびそのための配線テープ

Info

Publication number
JPS6332941A
JPS6332941A JP62057040A JP5704087A JPS6332941A JP S6332941 A JPS6332941 A JP S6332941A JP 62057040 A JP62057040 A JP 62057040A JP 5704087 A JP5704087 A JP 5704087A JP S6332941 A JPS6332941 A JP S6332941A
Authority
JP
Japan
Prior art keywords
tape
ball
chip
bonding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62057040A
Other languages
English (en)
Other versions
JPH055375B2 (ja
Inventor
ロドニー・トレバー・ホジソン
ハリー・ジヨーダン・ジヨーンズ
ピーター・ジエラルド・レダーマン
チモシー・クラーク・レイリー
ポール・アンドリユー・モスコウイツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6332941A publication Critical patent/JPS6332941A/ja
Publication of JPH055375B2 publication Critical patent/JPH055375B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
    • H01L2224/7965—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はテープに対するチップの自動ボンディングに関
し、さらに具体的には、テープ自動ボンディング（ＴＡ
Ｂ）パッケージ構造上でのボンディング構造の生成に関
するものである。本発明は。
また多層電子パッケージ構造に関する。さらに、本発明
は、汎用チップ接続をもたらす相互接続構造に関するも
のである。
Ｂ、従来技術 Ｂ１．テープ自動ボンディング ２０〜３０年前、非常に一般的な形式の半導体チップの
パッケージはフライ・ワイヤ・リードによるパッケージ
からの接続を必要とした。このフライ・ワイヤ・リード
は、パッケージ基板の表面上のパッドから、パッケージ
で支持されるチップの上のパッドへとのびるように取り
付けられている。フライ・ワイヤ・リードは、デュアル
・インライン・パッケージ（ＣＩＰ）等のワイヤ・ボン
ディング・パッケージの外部接続ピンを使って、電子シ
ステムにチップを電気的に接続するために用いられた。
それらのピンは、ワイヤ・ボンディング・パッケージが
配される回路板の接続部に挿入される。フライ・ワイヤ
・リードでチップ上のパッドとワイヤ・ボンディング・
パッケージ内のリードフレーム上のパッドとの間を接続
するには精巧なワイヤ・ボンディング工程が必要である
。
ワイヤ・ボンディング・パッケージに用いられるフライ
・ワイヤ・リードはもろく、またフライ・ワイヤ・リー
ドとチップとパッケージとの間の接合ももろい。フライ
・ワイヤ・リードの直径は、約０．０２５〜０．０５０
画である。さらに、フライ・ワイヤ・リードは、チップ
上方に高く延びており、個々のフライ・ワイヤ・リード
の個別処理手順により、さらには各フライ・ワイヤの両
端に対するボンディング手順により、フライ・ワイヤ・
リードが取り付けられる各２点の間に個別に付着しなけ
ればならない。今では、パッケージは。
もつと少ない製造工程ですみ、もつと簡単で信頼性のあ
る一層コンパクトな種々の構造を使用するまでに進歩し
た。
現在の超ＬＳＩ　（ＶＩＳＩ）　電子パッケージ・シス
テムでは、パンケージとチップ上のパッドの間を接続す
るためフライ・ワイヤ・リードを使用する手法は、実用
的な手法ではない。なぜならば、チップ上の回路密度が
増大し、パッドが一層小さくなり、さらに１チツプの当
たりの接合すべきワイヤ数が増大し、このため、ワイヤ
を互いに一層接近させなければならないからである。チ
ップ上のパッドのピッチとは、パッドの中心相互間の距
離である。ワイヤ・ボンディングは２５ミクロン（１ミ
ル）のワイヤで行なうことができるが、実用的な間隔の
限度は、５ミルのピッチを有する約２ミルのパッドのワ
イヤ・ボンディングである。
そのような小寸法の場合では、ボンディング工具が隣接
する接合またはワイヤを損傷し易いという問題が招来さ
れる。
テープ自動ボンディング（ＴＡＢ）はほぼ２０年前に開
発されたものである。このボンディングでは薄くて短か
いリードがテープにより位置固定され、このリードがテ
ープの周縁部からチップ上のリード接合部の真上まで延
びるようになっている。ＴＡＢでは、ビーム・リードは
、チップの周縁部にあるチップ・パッドを越えて、それ
らを熱圧着によって接合できる位置へと延びる。リード
のすべてはサーモード（ｔｈｅｒｍｏｄｅ）、すなわち
、加熱されたプラテンを高温に加熱する単一ステップ動
作で接合される。熱いサーモード工具が、リードの端部
に圧力をかけて、リード端部をチップ上の、リードの下
にあるパッドに接合する。必要なのは、パッドとリード
とを位置合わせすることと、リードの機械的および電気
的保全性に悪影響を及ぼさずにパッケージのリードがパ
ッドと接触できるようにすることだけである。エレクト
ロニクス（Ｅｌｅｃｔｒｏｗｉｃｓ）誌、１９７５年１
２月２５日、ｐｐ。
６１−６８に所載のライマン（Ｌｙ＋ｎａｎ）の論文「
特別報告＝ＩＣ大量生産におけるフィルム・キャリアの
スター（Ｓｐｅｃｉａｌ　Ｒｅｐｏｒｔ　：　Ｆｉｌｍ
　Ｃａｒｒｉｅｒｓｓｔａｒ　ｉｎ　ｌｌｉｇｈ　−Ｖ
ｏｌｕｍｅ　ＩＣＰｒｏｄｕｃｔｉｏｎ）　Ｊを参照さ
れたい。その６４ページの第２１１には、熱圧着機のサ
ーモード温度は、ドウエル時間０．２５秒。
接合力１．２５ｋｇのとき、５５０℃と記載されている
。接合工程の温度範囲は、３００℃から７００℃の間で
あることに留意されたい。セミコンダクタ・インターナ
ショナル（ＳｔｍｉｃｏｎｄｕｃｔｏｒＩｎｔｅｒｎａ
ｔｉｏｎａｌ）誌、１９７９年４月号、ｐｐ、　２５−
３０に所載のＣ０Ｄ、バーンズ（Ｂｕｒｍｓ）の論文「
テープ・ボンディングにおける傾向（Ｔｒｅｎｄｓ　１
ｎＴａｐｅ　Ｂｏｎｄｉｎｇ）ＪにはＴＡＢのその後の
発展が記載されている。ＴＡＢ部品の一般的なパッド・
ピッチは８ミルであるが、市販品には４ミルのものもあ
る。
従来、わずかな端位置合せを許容し、接合面積を減少さ
せ、熱圧着に必要なサーモード設計の複雑性を低減し、
リードとパッドとを接合するのに必要な曲げ力を減少さ
せ、所期の位置においてのみ電気的接触を確保するため
、バンプの形で上方（外方）に延びるメタライゼーショ
ンを、パッドの上またはリードの先端の上に載せること
が提案されてきた。まず、電子デバイス上でのそのよう
なバンプの形成に関して、マスクの塗布や除去等の広範
な処理工程を必要とする。被着工程またはエッチ工程を
使用しなければぼらない。さらに、チップ上でのバンプ
の形成に化学めっき（または化学エツチング）を用いる
ときには、チップに化学的処理を施すことが必要なこと
があり、このためチップの表面に望ましくない残留物が
残って腐蝕を起こす恐れがある。インシュレーション／
サーキット（Ｉｎｓｕｌａｔｉｏｎ　／　Ｃ１ｒｃｕｉ
ｔ）　、第２５巻、第１０号（１９７９）、ｐｐ、６５
−６６に所載のＪ。
サロ（Ｓａｌｌｏ）の論文［自動ギヤング・ボンディン
グ用のバンプ・ビーム・テープ（Ｂｕｍｐｅｄ　−Ｂｅ
ａｍＴａｐｅ　ｆｏｒ　Ａｕｔｏｍａｔｊ、ｃ　Ｇａｎ
ｇＢｏｎｄｉｎｇ）Ｊは、バンプを’ｒＡＢ構造に付着
するのが困難であることを明らかにしている。従って、
電子デバイスのパッドと共にめっきされたまたはエツチ
ングされたバンプを使用する必要がない、パッケージン
グを実現できる。構造および工程を含むシステムが必要
とされている。
テープ自動ボンディング（ＴＡＢ）は、チップの入出力
パッドに対する銅テープ・ビームの内部リード・ボンデ
ィング（ＩＬＢ）を容易にするため、バンプ・チップ、
またはバンプ・テープを使うことが必要である。バンプ
を付加するためにチップ・ウェハを処理するとＴＡＢ工
程の費用が増加し、チップ・ウェハ、特に傷きやすいＣ
ＭＯＳ回路用のチップ・ウェハを損傷する危険がある。
市販の電気付着およびエツチングされたバンプ・テープ
は、それに代る１つの方法である。しかし、そのような
バンプ・テープのビーム端におけるバンプは１機械的に
硬く、そのためにボンディング工程中に力が加えられた
とき、入出力パッドが損傷したりチップにひびが入った
りしかねない。市販のバンプ・ペリメータ・テープは、
二重フォトレジスト処理およびそれに関連する位置合わ
せが必要なので、プレーナ・テープよりも高価である。
電子デバイス上にバンプを配置するための別の手法は、
ＴＡＢリード上にバンプ構造を作ることである。これは
、テープの両端がフォトリトグラフィで処理される単層
（全て金属）ＴＡＢテープについて具体化された。単層
テープは、比較的少ないリード（入出力）を有するチッ
プだけにその使用を限定する固有の要因がある。さらに
、全ての金属テープは、デバイスを次のレベルのパッケ
ージに装着する前にはテストすることができない。
従って、テスト可能な構成で高度な入出力デバイスに対
してＴＡＢをより望ましい形で適用するには、２層また
は３層テープ上にバーブを形成する手段が必要である。
何故ならば、この種のテープは多くの入出力と互換性が
あるからである。以下に説明するように、２層または３
層テープに対するこのバンプ工程は困難である。
２層または３層バンプ・テープは、片面または両面を金
属膜で被覆しポリマー膜を使用することによって作られ
てきた。二重フォトリトグラフィが必要なために位置合
せおよび処理費用上問題がある上に、ポリマ一層に孔を
形成する必要もあるため、２層または３層テープからバ
ンプ・テープを経済的に作るのは困難である。多数の入
出力接続を供給する能力を備えたＴＡＢ製品を製造する
には、メタライゼーション用のポリマー支持層が必要な
ため、２層または３層テープを使用しなければならない
。
「半導体ダイにリードを接合するためのテスト可能テー
プおよびそれを製造するための工程（Ｔｅｓｔａｂｌｅ
　Ｔａｐｅ　ｆｏｒ　Ｂｏｎｄｉｎｇ　Ｌｅａｄｓ　ｔ
。
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　ｔｏｒ　Ｄｉｅ　ａｎｄ
　Ｐｒｏｃｅｓｓ　ｆｏｒＭａｎｕｆａｃｔｕｒｊｎｇ
　Ｓａｍｅ）Ｊと屈するバーバー（Ｂａｒｂｅｒ）の米
国特許第４５１００１７号は、その第２図に、好ましく
は銅リード、最適には金またはスズでめっきされた銅リ
ードを含む、バンプ・テープ・リードを示している。こ
の特許は、通常の工程を用いたＴＡＢテープ製造の幾つ
かの問題を論じ、テスト可能なバンプ・テープを形成す
る方法を教示している。
ソリッド・ステート・テクノロジーｒ　（ＳｏｌｉｄＳ
ｔａｔｅＴｅｃｈｎｏｌｏｇｙ）　Ｊ、第２２巻、第３
号、Ｐ。
（１９７９）に所載のに、ハヤカワ（Ｈａｙａｈａｗａ
）等の論文「膜キャリア組立工程（ＦｉｌＩＩＣａｒｒ
ｉｅｒＡｓｓｅｍｂｌｙ　Ｐｒｏｃｅｓｓ）Ｊは、バン
プが独立した載板上に被覆され、後で電子デバイスに接
合するためにテープ上に転写されるようにした、バンプ
・テープの変形を記載している。
「バンプ・ビーム・テープを製造する方法（Ｍｅｔｈｏ
ｄ　ｏｆ　Ｍａｋｉｎｇ　Ｂｕｍｐｅｄ　−Ｂｅａ＋＊
　Ｔａｐｅ）Ｊ　と題するベーカーマンズ（Ｂａｋｅｒ
ｍａｎｓ）の米国特許第４３９６４５７号は、バンプ・
ビーム・テープと、バンプをテープ上に載置する問題に
ついて論じている。その特許に記載されている解決策は
、ＴＡＢテープに微小浮彫りを施して、ＴＡＢテープに
バンプを形成するものである。このテープは、ビームを
形成する回路パターンを形成するためにエッチされる、
ポリイミド樹脂膜で被覆した、または被覆のない銅箔か
ら成る。このテープは、製造システム中でテープを先送
りするための多数のせん孔された位置合わせ孔、すなわ
ちスプロケット・ホールを有する。ベーカーマンスの特
許の第６図は、バンプ・ビーム・テープを製造する方法
を示し、テープのポリイミド樹脂が銅の上に形成され、
次に、ポリイミド樹脂がエッチされて、パーソナリティ
・ホールを形成する。しかし、接着層は必要とされない
。ベーカーマンスの特許の第７図では、銅の単一層のみ
が必要とされる。ベーカーマンズによれば、バンプは次
の２つの工程のどちらかによってビーム上に形成される
。（１）ポリイミド樹脂に一組の大きなパーソナリティ
・ホールをせん孔し、金属層にバンプおよびビームが形
成されるようにする。（２）銅箔でポリイミド樹脂を覆
う。（３）銅をせん孔してバンプを形成する。（４）不
要な銅をエツチングで除去して、端部にバンプを有する
ビームを形成する。（５）ビームを金めつきする。
２番目の工程は、異なる一組のステップを含む。
（１）ポリイミド樹脂に一組の大きなパーソナリティ・
ホールをせん孔し、金属層にバンプおよびビームが形成
されるようにする。（２）銅箔でポリイミド樹脂を覆う
。（３）銅をエッチしてビームを形成する。（４）各ビ
ームに端部をせん孔してバンプを形成する。（５）ビー
ムを金または他の貴金属でめっきする。ベーカーマンズ
のバンプは片面だけであり、せん孔される部分がくぼん
でいることが明らかである。ペーカーマンズのせん孔バ
ンプ工程または前記バーバーのバンプ・テープでは、バ
ンプはビームの上方および下方には延びない。
また、バンプおよびパッドは、熱圧着により接合を形成
するとき最良の変形をもたらすように等しい硬度を有す
ることが好ましい。はとんどの従来技術では、チップに
接合される金属構造間で硬度が等しくない。生産されて
いる大部分のＴＡＢコンポーネントはバンプ・チップを
使用するが、その製造には湿式化学処理によってウェハ
の歩どまりが下がり費用のかかる手順が含まれる。さら
に、デバイスの金属部に対するバンプの接着力が弱い場
合が多い、さらに、化学処理によって形成されるバンプ
の寸法および形状が不規則によるという問題がある。さ
らに、通常では金から成る、めっきされたバンプの硬度
を低下させるため、バンプをアニールすることが慣例で
あるが、それには、チップを高温サイクルにさらすこと
が必要である。
Ｂ２．ボール・テープについて 本発明に従ってチップ上のパッドへのボンディングに適
合した、ボール形の端部形状の導電性リードを備えたポ
リマー・テープ自動ボンディング（ＴＡＢ）テープを、
本明細書ではボール・テープと呼ぶ。この金属ポリマー
複合構造も、柔軟な回路板構造を有するプリント基板で
あるＭＬＣ等の多層回路基板を作るために使用すること
ができる。
１９８４年９月９日に公告されたオークレー（Ｄａｋｌ
ｅｙ）等の［半導体デバイスへのリードのボンディング
（Ｂｏｎｄｉｎｇ　１ｅａｄｓ　ｔｏ　Ｓｅｍ１ｃｏｎ
ｄｕｃｔｏｒＤｅｖｉｃｅ）Ｊと題するヨーロッパ特許
出願公告第０１１７３４８号は、〔１行のフィンガーを
横切ってビームを走査し・・・・１フインガー当たり１
つのパルスを使って銅テープ上にバンプ」を形成するこ
とを示している（第５図および明細書６頁９〜１３行）
。この出願は、４ページの８行目から１６６行目［リー
ドを半導体回路デバイスに接続するバンプ・テープ自動
ボンディング工程で使用するための、テープの導電性リ
ードの自由端に接続バンプを形成する方法は、レーザ・
ビームによってテープ上のリードの自由端を加熱してリ
ードの端部を溶融させ、表面張力が各リードの液相端を
強制的にボールに形成して、ボンディング・バンプを構
成するようにすることを含む」ことを教示している。６
ページの４行目から８行目では、この出願は、［レーザ
・ビームの焦点は、リードまたはフィンガーの表面、ま
たはその近くになければならない。材料によっては、不
活性ガスが必要なこともある。」と述べている。
Ｂ３．多層パッケージ 多数の（垂直方向で層間の電気的相互接続をもたらす）
コンタクト・ホール（バイヤ）を含む多層回路パッケー
ジは、コンピュータ、通信、家庭用および産業用電子産
業で使用される電気コンポーネント間に多数の信号およ
び電力線を接続するために使用される。バイヤで相互接
続された、微細な線幅を有する多数の回路段を用いて、
コンポーネントを互いに緊密に装填することが必要な場
合、高密度パッケージが使用される。基板用の材料には
、エポキシ・ガラス、セラミックおよびポリイミド樹脂
がある。回路によっては、２０以上もの配線層が必要で
ある。小サイズの表面装着パッケージの出現とあいまっ
て、集積回路の密度が増大するに従って、信頼性のある
低価格の多層基板の必要性が増大している。
従来バイヤは、多数の処理工程が必要なため、種々の多
層パッケージ中で作成するのが困難であつた。柔軟な多
層回路に対する通常の製造工程では、何年も前からエポ
キシ・ガラス基板で作られてきたのと同じ方法で、相互
接続バイオを作ることが必要である。すなわち、バイヤ
・ホールをあけ、次に適当な金属をホールにシーディン
グし。
無電解めっき法により銅でホール内部をめっきする。次
に、最終処理工程では、個別の導線のエツチング、種々
の層を互いに積層し、後で付加される層中の付加的バイ
ヤによって後続の層と前の層とを相互接続できるように
、上記のステップを反復する。
Ｂ４．汎用チップ相互接続パッケージ 従来、適当な修理技術がなかったために、修理不能な欠
陥を有する多層基板パッケージは廃棄されてきた。その
理由には、内部欠陥がアクセスできないことや、設計変
更（ＥＣ）パッドの数が不充分なことがある。そのよう
な基板は一般に、多層セラミック（ＭＬＣ）の接合のよ
うにフリップチップはんだ装着用に設計され、あるいは
ワイヤ・ボンディング・チップを含むプラスチック・パ
ッケージ専用に設計される。一方のタイプのチップの代
りにもう一方を使うことはできなかった。チャンス（Ｃ
ｈａｎｃｅ）等のｒ数個の等間型で隔置された橋絡コネ
クタを備えた、埋込み設計変更線を有するチップ・キャ
リア（Ｃｈｉｐ　Ｃａｒｒｉｅｒ　ＷｉｔｈＥｍｂｅｄ
ｄｅｄ　　Ｅｎｇｉｎｅｅｒｉｎｇ　　Ｃｈａｎｇｅ　
　Ｌｉｎｅｓ　　ＷｉｔｈＳｅｖｅｖａｌ　Ｐｅｒｉｏ
ｄｉｃａｌｌｙ　５ｐａｃｅｄ　ＢｒｉｄｇｉｎｇＣｏ
ｎｎｅｃｔｏｒｓ）Ｊと題する米国特許第４４８９３６
４号は、過去に設計変更の問題を扱った唯一の例である
。
Ｂ４．その他の関連の刊行物 ニッケル・エレクトロニクス・マイクロデバイス（Ｎｉ
ｋｋｅｉ　Ｅｌｅｃｔｒｏｍｉｃｓ　Ｍｉｃｒｏｄｅｖ
ｉｃｅｓ）、１９８４年６月１１日号に所載のＭ、スワ
（Ｓｕｗａ）等の「次世代ＶＬＳＩＳのニラケイ・スペ
シャル１アセンブリ、金線と同様に確実に接続するため
のアルミニウム・ボール・ボンデインク（Ｎｉｋｋｅｉ
Ｓｐｅｃｉａｌ　ｌ　Ａｓｓｅｍｂｌｙ　ｏｆ　ｔｈｅ
　Ｎｅｘｔ　ＧｅｎｅｒａｔｉｏｎＶＬＳＩＳ＋Ａｌｕ
ｍｉｎｕｍ　ｌ１ａｌｌ　Ｂｏｎｄｉｎｇ　ｔｏ　Ｃｏ
ｎｎｅｃｔａｓＳｅｃｕｒｅｌｙａｓ　Ｇｏｌｄ　Ｗｉ
ｖｅｓ）Ｊと題する論文は、ＩＣチップに対するフライ
・ワイヤ・リードの従来のワイヤ・ボンディングに使用
されるフライ・ワイヤ・リードの端部にボールを形成す
ることを記載している。このことは、スワ等が示すよう
に、周知である。ＡＱ氷ボール、「水素を含むアルゴン
雰囲気中で大電力をアルミニウム線に付与することによ
り値ちに」形成される。その雰囲気はフォーミング・ガ
スを含む。使用される技術はまた。
少なくとも１アンペアの電流で、１ミリ秒以内の間、１
００ＯＶの高電圧を使用する必要があった。
ＴＡＢと関連した工程の使用またはレーザを使ったボー
ルの形成については示唆されていない。
５ページで「レーザ・ビーム、マイクロプラズマ・トー
チ、または短絡放電を使用することにより、アルミニウ
ム線の先端にボールを出現させることを多数の研究者が
試みてきた・・・・しかし、金のボールに匹敵するボー
ルはどこにも形成できなかった。」と記載されている。
ＩＥＥＥ、ｐｐ、１１６−１２１（１９８５）に所載の
Ｊ、ヒロタ（Ｈｉｒｏｔａ）、Ｋ、マチダ（Ｍａｃｈｉ
ｄａ）−Ｔ、オクダ（Ｏｋｕｄａ）、Ｍ、シモ１−マイ
（Ｓｈｉｍｏｔｏｍａｉ）、およびＲ，カワナカ（Ｋａ
ｗａｎａｋａ）の［プラスナック形成半導体パッケージ
用の銅ワイヤ・ボンデインクの開発（Ｔｈｅ　Ｄｅｖｅ
ｌｏｐｍｅｎｔ　ｏｆＣｏｐｐｅｒ　Ｗｉｎｅ　Ｂｏｎ
ｄｉｎｇ　ｔｏｒ　Ｐｌａｓｔｉｃ　ＭｏｌｄｅｄＳｅ
ｍｉｃｏｎｄｕｃｔ　ｏｒ　Ｐａｃｋａｑｅｓ）Ｊ　と
題する論文は、プラスチックをベースとするパッケージ
に対する半導体の金線ボンディングを銅線ボンディング
で置き換えることを論じている。ＴＡＢとは全く関係が
ないこの論文は、シールド・ガスを含む雰囲気を有する
チャンバ内に置いた線の端部にレーザ・ビームを当てる
ことにより、ＡＱ、ＣｕまただＡｇ線の端部にボールを
形成するための装置の概略図を示している（１１６ペー
ジ）。１１ページの第１欄の「ボール・ボンディング技
術」の所には、銅ボールは金よりもわずかに硬く、Ｓｉ
チップを損傷しないように銅をもつと柔くすることが課
題である」と記載されている。チップ」二で使用される
パッドは、アルミニウム・パッドである。この論文の第
１図に酸素検出器が示され、酸素含有量を記載した第３
図にアルゴンが使用されていることに留意されたい。低
酸素の接合、銅ボールが滑らかになることが示されてい
る。環元性雰囲気の存在は示されていない。
チャンス等の米国特許第３６１４８３２号は、その第７
図に、導電性リード２０を基板１１上のラント１３に接
合するためリード２０を担持するポリイミド樹脂転写紙
１９（第５欄、第４５行から第５１行）の背面にレーザ
・ビームを通すことを示している。リードはチップ］−
５上の接点１７に接続されている。ボンディングの前に
リードの端部にボールを形成することは全く示唆されて
いない。さらに、このデカルコマニア配線構造は、ＴＡ
Ｂ構造とは大幅に異なっている。
サトウ（Ｓａｔｏ）等の米国特許第４１８８６３６号は
、ＴＡＢパッケージ構造上のビーム・リード上ではなく
半導体チップ上にバンプが形成される構造を記載してい
る。
タカ才力（Ｔａｋａｏｋａ）等の米国特許第３４６３８
９３号「レーザ・ビームを用いた溶接装置（Ｗｅｌｄｅ
ｎｇ　Ｄｅｖｉｃｅ　Ｕｓｉｎｇ　Ｌａ５ｅｒ　Ｂｅａ
ｍｓ）Ｊは、レーザ・ビームによって溶接されるワイヤ
電極の端部をボールの形状にすることができることを示
している（その第２Ａおよび第２Ｂ図）。この特許は、
「この構造では、電極表面に接触したときその長さが変
化しないように、第２Ａ図に示すようにリード線４の先
端をノズルのセンター・ホールの口径よりも大きな直径
のボールに形成することが望ましい・・・・」と記載し
ている（第３１１１の６０行目から６５行目）。
アルデゾネ（Ａｒｄｅｚｚｏｎｅ）の米国特許第３９３
４０７３号「小型回路接続およびパッケージ技術（Ｍｉ
ｎｉａｔｕｒｅ　Ｃ１ｒｃｕｉｔ　Ｃｏｎｎｅｃｔｉｏ
ｎ　ａｎｄ　ＰａｃｋａｇｉｎｇＴｅｃｈｎｉｑｕｅｓ
）　Ｊは、第５図に、ガラス・ブロック１４を通して高
エネルギーを放射して、手形成品リード端１１ｂおよび
ｌｌｃに半導体デバイスのパッド２３ｂを接合すること
を示している。ビームはレーザ・ビームであることが好
ましい（第６！Ｉｌｌの２６行目から第７欄の１２行目
）。
米国特許第４５１００１７号は、バンプ・ビーム・テー
プおよびＴＡＢについて論じている背景特許である。そ
こでは、リード１４は、その内部リード端にバンプ１８
がめつきされている。リード１４は銅で形成されており
、はんだ、Ｎｉ、　Ｓｉ、ＳｎまたはＡｕから成るバン
プでめっきされている。
金およびニッケルのバンプは、アニールしない限り硬い
。そのような硬いバンプはテープを損傷する恐れがある
。スズまたははんだのバンプはシェルフ寿命が限られて
いるという問題を有する。第２に、それらは寸法が不均
一である。第３に、それらは正確なマスク位置合わせを
必要とする。第４に、バンプは下方に延びるが、上方に
は延びない。第５に、バンプをめっきするのは費用がか
かる。第６に、めっき浴は清浄な表面を作りそうにない
。銅層が３のバンプの形成とエツチングは、どちらのス
テップを先にして行なうこともできる。
硬い金のバンプは熱圧着によって容易に変形されず接合
の信頼性が低くなる。そのため、硬い金のバンプを柔ら
かくするためにアニールすることは当接術では、常套手
段である。しかし、金のパンプをアニールするためにレ
ーザを使用することに関する報告は、公表された文献に
は出ていない。
チップまたはビーム上に硬いバンプができる問題は、リ
ードの総数が増大して、チップに一層大きな力がかかる
ようになる場合、深刻になる。従って、形状の不規則性
や平坦性の欠如により、局部的に過大な負荷が加わる可
能性がある。過去において、当業者は、「硬い」金めつ
きされたバンプが、シリコン・チップを損傷する恐れが
あることに気づいていた。ワイヤ・ボンディング手順を
使ってチップ・パッドにステッチされたフライ・ワイヤ
・ボンディング用のボールを形成するため、金線を加熱
することは、半導体チップ・パッケージ業界では通常の
常套手段である。しかし、オークレー（Ｏａｋｌｅｙ）
等が教示するように、ＴＡＢボンディングにおいてリー
ドの先端上のボールを使用することは比較的新しい手順
である。その代りに、バンプ・テープまたはバンプ・チ
ップが、チップ・パッドをＴＡＢリードに接続するため
に使用されてきた。しかし、バンプ・テープは、チップ
で満足に使用できる十分に柔軟な材料をもたらさない。
硬いバンプはチップを損傷する恐れがある。バンプ・テ
ープは、熱圧着で使用される「サーモード」と呼ばれる
加熱されたプラテン（鉄等の）によって加熱される。別
の方法として、いわゆる「バンプ・チップ」を使用する
ことができるが、チップのパッド上にバンプを形成する
ためにチップを有害なめつき浴等にさらす工程が必要で
ある。
Ｃ０発明が解決しようとする問題点 この発明は上述の事情を考慮してなされたものであり、
チップ周辺部のパットのみでなく、中央部のパッドへの
ビーム・リード接続を行え、またバイヤ機能を容易に実
現できる多層配線も容易に提供でき、さらに配線変更を
簡易に実現できる′重子回路用接続構造体を提供するこ
とを目的としている。
Ｄ０問題点を解決するための手段 この発明では以上の目的を達成するために、電子回路ｍ
接続構造体に少なくとも１枚の絶縁フィルムを含ませて
いる。そしてこの絶縁フィルムにビーム・リードと、こ
のビーム・リードの少なくとも一端に形成された膨出部
と、少なくとも一部のビーム・リードの膨出部をそれぞ
れ１個づつ配置する貫通孔とを設けるようにしている。
以下この発明について詳細に説明する。
本発明による方法では、アーク法（レーザ法でもよい）
によってボールテープを作るため、かかるボールをＴＡ
Ｂリードの端部に形成する。かかるボールを形成するた
めに使用される一つの方法は、フォーミング・ガス（１
０％の水素を含むアルゴリズムまたは窒素ガス、４％の
水素を含む窒素ガス）等の還元性雰囲気中で、アークに
よってボールが形成される付近の温度まで金属ビームを
加熱することである。還元性雰囲気は、ボールに形成中
のリードから酸素を除去するため、またはボールの酸化
を回避するため使用される。この方法によれば、硬い金
属バンプと対照的に、柔らかい銅のボールが形成される
。この銅は、加工硬化または微粒子化（めっきされた材
料では普通のことであるが）されていないので、ある形
態の銅よりも柔らかい。さらに、フォーミング・ガス中
で行われるボール・テープ工程では、表面を清浄で酸素
を含まない状態になる。この表面は、めっきまたは直接
ボンディングにとって秀れでている。
また、ボール・テープは柔らかい。せん孔されたバンプ
（上記ベーカーマンズの特許第４３９６４５７号参照）
は、始め硬く、さらにせん孔工程により加工硬化できる
材料から作られている。
Ｄｌ、エリア・テープ バンプ・エリア・テープは、チップの周縁部にあるパッ
ド上のリードへの接続を行ったり、チップの内部の領域
間の接続を行ったりするためのもので、設計変更用フラ
イ・ワイヤを用いる必要なしに、チップ内部のパッドに
接続をもたらすために望ましい。エリア・テープでは、
ボールがビームの上方および下方に延びる。導電性ビー
ムを支持する（ポリマー、すなわち、ポリイミド樹脂の
）基板中の開口内にボールが形成されたＴＡＢテープの
場合は、ボールは基板の両面の上方および下方に延びる
。
ポリイミド樹脂テープ上の所定領域の中央にあるテープ
配線は、ポリイミド樹脂の部分のうち、ボールが形成さ
れる部分をまず除去した後で、ボールと、−することが
できる。レーザ加工の経験によれば２本発明の独自の利
点は、レーザで形成された構造が均一性で再現性がある
ことである。プラスチックおよびセラミックのエツチン
グおよびはんだづけにレーザを使用することに関する研
究は、１７−ザを用いて均一な結果を得ることが困難な
ことを示している。このことは通常、加工される部分の
表面特性の違いによるもので、またレーザの強度の不可
避的な変動にもよるものである。この方゛法は、以下に
説明するように、かかる強度変動の問題を克服すること
ができる。
ボール・テープ法は、バンプ・チップを必要としない柔
らかく、均一なバンプを実現する。また、ボール・テー
プ製造法は、バンプ・テープを製造するのに必要な困難
な二重位置合わせ工程を必要としない。バンプ銅、ポリ
イミド樹脂テープならびにエリア・バンプ・テープは、
ボール・テープ法によって実現される。
我々が精通しているレーザ製造および加工法では、レー
ザ出力または供給される全エネルギーのどちらか一方が
狭い範囲内に入ることがしばしば必要である。本発明の
ボール・テープ製造法では、最小のレーザ出力閾値に到
達すれば、かかるパラメータの影響を受けないという利
点がある。
この方法は自己制限的性格をもつため（ビーム金属は溶
融するとボールを形成すべくレーザ照射位置から自然と
後退し、その後レーザ照射の影響を受けない）、蒸発が
生じる異常に大きな出力密度以下のレーザ出力を過度に
照射しておく必要がなく、そのためその影響を受けない
。また、形成される構造の均一性は、形成すべきＴＡＢ
ビームの線形寸法に比較的無関係である。なぜならば、
形成されるボールの直径は、線形寸法の立方根として変
化するので、例えば、ビームの厚さが１０゜０％に変化
しても、ボールの直径は僅か３．２％変化するだけであ
る。
同時に、銅の融点は１０８３℃であり、ポリイミド樹脂
は４５０℃で炭化し始める可能性があるとはいえ、銅ビ
ームに付着されたポリイミド樹脂膜には、レーザまたは
アーク法によって溶融されたビームの端部からり、Ｏｗ
ｍ　（０，０４０インチ）未満の位置に損傷が認められ
ないことは重要である。レーザ法の自己制限的性質は、
工程を完了するために必要な時間を制限する役割を演じ
、従って、全エネルギー転送を、工程を完了するために
必要な址に制限する。
ＴＡＢパッケージによって作られる、ビームの端部にボ
ールを有する柔らかい球状バンプ（以後ボール・テープ
と呼ぶ）により、２つの点で改善が図られる。ボール・
テープ・バンプは柔らかいので、チップ上のこわれ易い
薄膜構造を損傷する危険なしにボンディングが可能であ
り、延性のある接合ができるため、接合に応力がかかっ
たとき、接合の寿命を延ばすことができる。ポリイミド
樹脂構造の上方および下方へボール・テープ・バンプを
延長すると、第１図に示し、以下に説明するように１周
縁配列ＴＡＢに集中する現在の慣行とは異なり、負荷が
サーモード上の小さなバンプのみにかかるバーツナライ
ズされたサーモードを必要とせずに、エリア・テープＴ
ＢＡが可能になることを発見した。このバーツナライズ
されたサーモード手法は、隣接するポリマー材料を焦が
すことを避けるために非常に慎重な位置合せが必要であ
り、サーモードの費用および独自性が増す。ポリマー基
板の上方および下方に延びるＴＡＢバンプの場合、平坦
なバーツナライズされていないサーモードを使用するこ
とができる。
バンプ・テープが硬いビーム端部を有するのに対し、ビ
ーム端部が柔らかい銅でできている点で、ボール・テー
プはバンプ・テープと異なる。この柔軟化は、主として
ボール形成工程で生じる粒子の粗大化によるものである
６粒子の成長に必要な温度は、ポリマー・キャリアがさ
らされる最高温度を充分に上回るので、このことはこの
方法の独自な属性である。ボール・テープのビームは、
より柔らかいボールを除いて、硬い銅などの金属製とす
ることが好ましい。このことは、処理の間適正な位置を
維持するのに役立つ。ビーム端部の柔らかい球状ボール
は、柔らかいアルミニウム人出カパツドを貫通したり、
またはパッシベーション層等のデバイス構造のもろい要
素にひびを入れたりする危険なしに、熱圧着工程中に圧
縮することができる。ボール・テープは、標準のプレー
ナ・テープの安価な１段階修正により製造することがで
きる。
電子パッケージ・オーバレイ（１１０）は、チップ（１
１２）上のエリア接続と結合されたＴＡＢボンディング
をもたらす。オーバレイ（１１０）は絶縁性材料の基板
（１０７）を含み、また少なくとも１本の金属テープ・
ビーム・リード（１３）と、各端部にボール・テープの
ボール（９）を有する少なくとも１本の橋絡ビーム・リ
ード（８８）を担持する。基板（１０７）には縁部（８
９）が設けられている。基板（１０７）内の複数の開口
（１５）がチップ（１１２）上のパッドと位置合せされ
る。オーバレイ基板（１０７）は、ビーム・リード（１
３）の一部分が開口（１５）内に延びるように、ビーム
・リード（１３）を支持し、ボールはチップ（１２）上
のパットに接合されている。ビーム・リード（１３）は
基板（１０７）の縁部（８９）を越えて延びている。導
体パッドの一つが、ボール（９）と位置される。橋絡ビ
ーム・リード（８８）その各端部のボール（９）で成端
し、開口（１５）を通ってチップ（ｌ　ｌ　２）上の一
対のパッドに接合される。
電子パッケージ・オーバレイは、その−ヒにパッドを有
する電子チップ（１１２）を含む。それはチップ上のパ
ッドとオーバレイ上のビームの間の固体ボール接続によ
り、オーバレイ−にのリード（−電気的および機械的に
接合される。
電子パッケージ・オーバレイは、チップ（１２）を含む
エリア・テープと結合されたパッケージ構造を変更する
ためのＴＡＢボンディングをもたｌ）す。パッケージ構
造（１３ａ）はその−ヒにバラ（ご（３９，８２）を備
え、その中に回路線を備えろ。
チップ・オーバレイ基板（ＩＯＬ）はチップ（１２）と
基板（１３３）の間に接続される。オーバレイ基板（Ｉ
ＯＣ）は絶縁材料の層を含む。オーバレイ基板（ＩＯＣ
）は、少なくとも１本の金属テープ・ビーム・リード（
１３Ｃ１８１）を担持する。オーバレイ基板（ＩＯＣ）
は、基板（１３３）上のパッド（３９，８２）と位置合
せされた少なくとも１つの開口（２１５，３１５）をそ
の中に有する。オーバレイ基板（ＩＯｃ）は、ビーム・
リード（１３Ｃ１８１）の一部分が開口（２１５，３１
５）内に延びるように、ビーム・リード（１３Ｃ，８１
）を支持する。ビーム・リード（１３Ｃ１８１）は固体
ボール（２３８，３３８）となって成端する。ボールは
、基板（ＩＯＣ）の上方および下方を開口（２１５，３
１５）内へ延びる。
ボール（２３８，３３８）は基板（１３３）上のパッド
（３９，８２）に接合される。チップ（１２）はその上
にパッド（２３６）を備え、このパッド（２３６）は、
チップ（１２）上のパッド（２３６）とオーバレイ（Ｉ
ＯＣ）上のビーム（１３Ｇ）の間に接続されたビーム（
１３Ｇ）ｌ。
の固体ボール（３８）の接合により、オーバレイ（ＩＯ
ｃ）のリード（１３Ｇ）に電気的および機械的に接合さ
れる。電子パッケージ・オーバレイは、チップ（１２）
上の少なくとも一対のパッド間に内部接続をもたらす橋
絡ビーム（８１）を備えることが好ましい。別の実施態
様では、′屯ｆパッケージ・オーバレイは、基板（ＩＯ
Ｃ）内の開口（２２６）を通ってチップ（１２）上のパ
ッド（２３４）と基板（１３３）上のパッド（３５Ａ）
の間の接続をもたらすはんだ（２２５）を含む。
固体ボール（３８）は、ビームによりチップ（１２）上
の複数の端子に接続されることが好ましい。
Ｄ２．多層パッケージ 本発明の別の実施態様では、多層パッケージは。
パッケージの複数の層中の同様なリードに接合されたボ
ール・テープ・リードを用いて構成される。
種々の層中のリード上のバンプ、好ましくはボール・テ
ープ・バンプがリードの相互接続を容易にする。
ここで提案するのは、本書の他の部分でボール・テープ
と呼んでいる構造を作るためにレーザ法を使ってバイヤ
を作成するための簡単な方法である。
次に、この方法の工程は、ポリイミド樹脂内に孔を設け
るため、ポリイミド樹脂材料をエッチ、押抜き、はたは
穴あけすることを必要とし、次に、回路基板の作成に使
われる通常の方法で得られた構造に銅クラツドを積層す
る。別の方法では、パターン化された鋼構造を積層また
はめつきによって付着された、平坦なポリマー構造を次
にエッチすることができる。
次に、回路パターンが通常の方法で再びエッチされる。
ここで本発明の加熱方法として使用されるレーザまたは
他の集束エネルギ法を用いて、ボール・テープ構造が適
当な位置に作成される。その改善された重要な特徴は、
ポリイミド樹脂キャリアの表面の上方および下方に突出
するのに十分な直径をボールが有することである。次に
、ボール・テープのボールを用いた回路のそのような２
つの層が、多層回路のための通常の処理工程で位置合せ
される。ボールは適当な方法で互いに接合される。適当
なボンディング方法には、熱圧着、スポット溶接、また
は低温はんだの使用がある。
次に、追加の層がほぼ同じ方法で付加される。ボール・
テープ法によって製造されるボールはまた、回路の１つ
のレベルにあるボールのボンディングが別のレベルにあ
るランドに接合されることも可能にする。
Ｄ３．汎用チップ接続 本発明の別の実施態様では、異なるタイプのチップを基
板に付加できるような修正が可能である６Ｃ４接続（崩
壊制御チップ接続：　ＣｏｎｔｒｏｌｌｅｄＣｏｌｌａ
ｐｓｅ　Ｃｈｉｐ　Ｃｏｎｎｅｃｔｉｏｎｓ）で基板に
はんだ付されたフリップチップ等の異なるタイプのチッ
プ。
ならびにＡＱ−Ｃｕチップを、種々のタイプのチップで
使用できるように設計された基板上で使用することがで
きる。さらに、普通なら修正不能な基板の修理を可能に
するため、または、その能力が以前は存在していなかっ
た既存の基板上で新しいチップ設計を置換できるように
するため、ＥＣパッドを付加することができる。
本発明のこの実施態様によれば、電子デバイス用の多層
パッケージ構造は、パッケージ内の異なるレベルにある
導体の相互接続用のバイヤ構造を含む。この構造は少な
くとも１本の金属テープ・ビーム・リード（１３Ｂ）と
、絶縁材料の膜を備えた基板（２６）を含む。第１の開
口（２９）が基板（２６）を貫いて設けられる。基板（
２６）は、ビーム・リード（１３Ｂ）の一部分が第１の
開口（２９）の一部分を横切って延びるように。
ビーム・リード（１３Ｂ）を支持する。ビーム・リード
（１３Ｂ）は、第１の開口（２９）を通って基板（２６
）の上方および下方に延びる第１の固体ボール（９Ｂ）
となって成端する。第２の基板（２７）は、第１の基板
（２６）に対してスタックされた絶縁材料から成る。第
２の基板（２７）は、第１の基板（２６）内の第１の開
口（２９）と位置合せされた、第２の開口（３０）を備
える６第２の基板（２７）は、開口（３ｏ）を通って延
びる第２のボール（９Ａ）となって成端する第２のボー
ル・リード（１３Ａ）と第２のボール（９Ａ）を担持す
る。第１のボール（９Ｂ）は第２のボール（９Ａ）と並
置され、かつ第２のボール（９Ａ）に接合され、それに
よってバイヤが形成される。
本発明の別の実施態様では、電子デバイス用の多層パッ
ケージ構造は、少なくとも１本の金属テープ・ビーム・
リード（１３Ｂ）を備えた、パッケージ内の異なるレベ
ルにある導体を相互接続するためのバイヤ構造と、絶縁
材料の膜から成る基板（２６）と、基板（２６）を貫通
する第１の開口（２９）と、ビーム・リード（１３Ｂ）
の一部分が第１の開口（２９）の一部分を横切って延び
るようにリード・ビーム（１３Ｂ）を支持する基板（２
６）から成る。ビーム・リード（１３Ｂ）は、第１の開
口（２９）を通って基板（２６）の上方および下方に延
びる第１の固体ボール（９Ｂ）となって成端する。絶縁
材料から成る第２の基板（３４）は、第１の基板（２６
）に対してスタックされる。第２の基板（２７）は、第
１の基板（２６）内の第１の開口と位置合せされたパッ
ド（３３）をその上に備える。第１のボール（９Ｂ）は
、パッド（３３）と並置され、かつこのパッド（３３）
に接合される。従ってバイヤが、第１および第２の基板
（２６，３４）上の導電性パターンの間に設けられる。
この構造は、一対の基板（２６，１３２）の間に接地面
（１３１）を備えることが好ましい。
Ｄ４．ボール・テープ構造 集積回路のパッドに導電性の金属テープ・ビーム・リー
ドをテープ自動ボンディングするのに使用されるテープ
は、幾つかの特徴を備えるている。
基板は１貫通する開口によって画定される複数のフレー
ムを備える高分子材料の膜から成るキャリアを有する。
キャリアは、複数のビーム・リードの各々の一部分が開
口の一部分を横切って延びるように、複数のビーム・リ
ードを支持する。ビーム・リードは、フレームを通って
高分子材料の上方および下方に延びる固体の、金属性導
電性ボールとなって成端する。
ボールは、Ａｕ、Ｐｄ、Ｓｎ、Ｎｉ、Ｐｂを含むはんだ
およびＩｎを含むはんだのうちから選択された金属の接
合可能な膜で被覆される。
本発明によれば、自動ボンディング材料を製造するため
の方法は、第１および第２の表面を有するポリマー・テ
ープを設計することを含み、このポリマー・テープは表
面で一方で金属導体ビームの形のリードを担持する。金
属導体ビームは、端子端部を備える。アークが金属導体
ビームの端子端部に当たると、端子端部にボールが形成
される。
さらに本発明によれば、テープ自動ボンディング材料を
製造するための方法は、第１および第２の表面を有する
ポリマー・テープを設けることを含み、このポリマー・
テープは表面のみ少なくとも一方で金属導体ビームの形
のリードを担持する。
金属導体ビームは端子端部を備える。ビームは。
集束エネルギーによって金属導体ビームを加熱する前に
端子端部付近の断面積がより小さくなっている。金属導
体ビームの端子端部に集束エネルギーを当てると、端子
端部にボールが形成される。
金属導体の端子端部にボールを形成するため、還元性ガ
ス雰囲気の存在下で金属導体ビームの端子端部にエネル
ギーを当てる工程により、集束エネルギー源を当てるこ
とが好ましい。もう１つの好ましい特徴は、集束エネル
ギーがレーザ・ビームから成ることである。好ましい実
施例のもう一つの態様は、金属導体の端子端部でアーク
を確保する工程により、アークによって、集束エネルギ
ーを当てることである。金属導体の端子端部にボールを
形成するため、不活性ガスまたは還元性ガス雰囲気の存
在下でエネルギーを当てることもまた好ましい。
アークは、金属導体の端部とアーク源を接続する磁界線
を有する磁界の存在下で、金属導体の端子端部に当てる
ことが好ましい。
ボールは、Ａｕ、Ｐｄ、Ｓｎ、Ｎｉ、Ｐｂのはんだおよ
びＩｎのはんだのうちから選択された金属で被覆するこ
とが好ましい。
Ｅ、実施例 以下、この発明の実施例について説明する。
第２図および第３図において、ＬＳＩ回路チップ１２が
、ポリマー基板７から成るパッケージ・テープによって
支持されている。ポリマー基板７は好ましくは金属の膜
で被覆されたポリイミド樹脂の１漠から成り、この金属
膜から導電性ビーム１３が形成されている。テープ１０
は、テープ１０の基板７の下にチップ１２がある状態で
示しである。本発明にもとづくチップ１２上でのパッド
に接合するのに適した内側リード・ボンディング（ＩＬ
Ｂ）ボール９となって成端する導電性り−トを備えた、
ポリマー・テープ自動ボンディング（ＴＡＢ）テープ１
０を、本明細書ではボール・テープと呼ぶ。ボール・テ
ープ１０は、ポリイミド樹脂の膜を含む基板７を備え、
このポリイミド樹脂膜の上で部分的に導体ビーム１３の
形となった銅のパターンが接合される。ビーム１３はチ
ップ１２を取り囲んでいる状態で示されている。テープ
１０は３５ｍｗ幅のテープの形状をしており。
３５１Ｉｍ写真フィルムと同様の構造をしている。テー
プ１０には、テープ１０をリールに巻き取り。
リールから繰り出し、テープ１０を送るためのスプロケ
ット・ホール１１がついている。従って基板７上の導体
ビーム１３の金属パターンは、テープ１０上の導電性ビ
ーム・リード１３の柔らかい銅の球状端部９をチップ１
２上のアルミニウム（または被覆されたアルミニウム）
の導体パッド２１にＴＡＢ　（テープ自動ボンディング
）するための機械と正しく位置合せされた位置に送られ
る。
従って、ボール９は、導体パット２１を基板１０」二に
支持されたボール・テープ・ビーム・リード１３に接続
する。ボール９をチップ１２上のパッド２１に熱圧着す
るため、リード１３は、チップ１２に隣接するビーム・
リード１３の内側リード・ボンディング（ＩＬＢ）端部
（２１で示す位置）までのびている、テープ１０は、（
チップを枠づけするために位置合せされた）正方形の窓
１４をその中に有し、リード１３のＩＬＢ端子端部上の
ボール９は、窓１４を越えて下方に延び、下側のチップ
１２上のパッド２１に達して、それに接続される。リー
ド１３の他端は、リード１３の両端がパッケージ・チッ
プ・キャリアまたは基板（図示せず）に接合できるよう
に、テープ１０の窓１６．１７．１８および１９を越え
て延びる、ビームの外側リード・ボンディング（○ＬＢ
）端部２０である。通常リード１３のＯＬＢ端部２０は
。
それを曲げて、はんだ接合等でチップ・キャリアに接合
できるように、窓１６〜１９の所でテープ１０から切断
される。
第１図は、チップ１１２（テープがチップを覆うので、
破線で示す）に接合されるエリア・テープすなわちエリ
ア・ボール・テープ構造１１０を示す。エリア・テープ
１１０は、チップ１１２上の種々のパッドをボール・テ
ープ接合で接続するようになっている。この接続にはビ
ーム１３からポリマー基板８９内の孔１５を介して、チ
ップ１１２の周縁部にあるバンド２８（これは通常のＴ
ＡＢ接続と同様である）への接続と、チップの内部にあ
るパッドへの接続の２つがある。エリア・テープ１１０
は、ボール・テープのボール９で成端する新しい橋絡ビ
ーム８８を用いて、チップ１１２を横切って、かつ、チ
ップ１１２上の２つのＩＬＢパッドの間を橋絡して接続
が行なえるようにしている。これによりフライ・ワイヤ
接続を使用せずに、設計変更を行なえる。エリア・テー
プ１１０は、キャリア・テープから（第６図に示し、そ
れを関連して以下に説明するように）簡単に切り取られ
る６ボール・テープ１１０は、第２図および第３図と同
じ方法でチップ１１２に接合される。しかし、チップ１
１２上の内側パッドは、通常のＴＡＢ位置合せおよびボ
ンディング手順で実行できる接続を行なうために、設計
変更ワイヤの特別な処理および操作を全く用いる必要な
く、相互接続される。ボール９は、テープの上方に延び
るので、サーモードは内側リード接合ＩＬＢ２８と同じ
方法で接合を行なうことができる。外側リード接合は、
ビーム１３の外側端部２０で行なわれる。
要約すると、第１図は、チップ１１２に対するＴＡＢボ
ンディングと、ボール・テープ１１０を用いたチップ１
１２上のパッド間の相互接続との組合わせに使用するた
めに設けられたエリア・テープ１１０を示す。この構造
は、絶縁材料のポリマー膜、すなわち、オーバレイの形
の基板１０７を使用する。基板１０７は少なくとも１本
の金属テープ・ビーム・リード１３および橋絡リード８
８を担持する。オーバレイ１０７は、縁部８９を有し、
オーバレイは、各ビーム・リード１３の一部分が１つの
縁部８９の一部分を越えて延びるように、ビーム・リー
ド１３を支持する。各ビーム・リード１３は、縁部８９
を横切って基板の上方および下方に延びる固体ボールと
なって成端する。
電子チップ１１２は、その上にパッドを備え、これらの
パッドは、チップ１１２とテープ・オーバレイ１１０に
電気的および機械的に接合され、橋絡ビーム・リード８
８がチップ１１２上の少なくとも一対のパッド間の内部
接続をもたらす。電力またはアース接続で一般的なよう
に、１本のビーム・リート１３０が分岐して、チップ１
１２に対する複数の接続を行なうことができることも示
されている。
第４図は、銅ビーム１３の端部にボール・テープのボー
ル９を形成するため、　、Ｔ　Ａ　Ｂテープのポリマー
基板上７上の銅ビームの端部で銅ビーム１３に当てる集
束レーザ・ビーム５９を示す。
１１００ｋ／ａ（の電力密度でボール・テープの製造を
実際に行なった。「固体薄膜（Ｊｈｉｎ　ＳｏｌｉｄＦ
ｉｌｍ）　Ｊ、第８５巻、ＰＰｌｌｌ−１１７（１９８
１年）に所載のＰ、Ｂ、ベリー（Ｐｅｗｙ）、　Ｓ、　
Ｋ、レイ（Ｒａｙ）、およびＲ，ホジソン（）Ｉｏｄｇ
ｓｏｎ）による研究は、銅線を蒸発させるためにＹＡＧ
レーザーを使用した場合、１００ＭなイＬ　１０００Ｍ
ｗ／ａ＋ｆ（７）電力密度が蒸発のために必要とされる
ことを示している。このことは、ボール・テープ製造用
の窓加工する電力密度が、３桁以上になる可能性がある
ことを示す。
第５図は、現状技術にもとづく加熱された平坦なサーモ
ード１０６による熱圧着後の、第４図のボール・テープ
・ボール９のボンディングを示す。
熱圧着においてボール・テープには、球の非均−圧縮か
ら生じる２つの利点がある。サーモード（ボンディング
工具）がボールに接触すると、球とパッドの間の接解面
積が小さいので、パッドとボールの界面の応力は非常に
高い。従って、ボール圧縮の初期段階の間、特定の負荷
に対して（パッドに接触している平坦なリードに比べて
）ずつと大きな応力が発生し、このため局部ボンディン
グが容易になる。平坦なリードの場合、同様な応力を発
生するには、チップを損傷する恐れがある非常に大きな
負荷を用いなければならない。第２の利点は、局在化さ
れた塑性変形から生じる。
第６図は、本発明に従って、第２図および第３図のボー
ル・テープを形成するためのシステムを示す。生テープ
送りリール４１が、フォトレジストの薄膜で被覆された
銅の膜と積層されたポリイミド樹脂テープ４０を担持す
る。テープ４０は、第１図に示すようなスプロケット・
ホールを有し。
フォトレジスト露光ランプ５１の下の位置に進む。
フォトレジスト露光ランプ５１は、マスク５２およびレ
ンズ５３を通して光を蝋射し、テープ４０上に像５４を
形成させる。これで、テープ４ｏの露光工程は完了する
。次に、テープは浴５５に進む。
現像兼ニッチ浴５５で（当事者なら理解できるように、
別々の２つの浴が好ましいが説明の便宜上１つの浴とし
て示す）、露光されたフォトレジストを処理してパター
ンを現像する。現像された露光フォトレジストのパター
ンによって露出された銅の表面は、浴５５でエツチング
によって除去され、残りのフォトレジストで覆われたビ
ーム・リード１３が残る。
完成されたプレーナ・テープ５６は走査式またはパルス
式レーザ装置６０の下を通過する。装置６０は、光線５
９を発生し、その光線５９は鏡５９で反射され集束レン
ズ６２を通ってビーム１３に当り、ビーム１３の端部に
ボール・テープ・ボール９を形成する。レーザによるボ
ール・テープ９の形成は自己制限的工程（自然と形成さ
れる）である。すなわち通常のプレーナ・テープ上のビ
ーム１３の先端は、集束されたレーザ放射によって溶融
される。ビーム１３の溶融された端部は、それらがＴＡ
Ｂビームに沿ってレーザの経路から退くとき、液化した
銅のボール９を形成し、従って、液化したボール９がビ
ームから後退すると、ビームはもう加熱されないので、
工程が制限される。１オンス、厚さ３５ミクロン、幅１
００ミクロンの銅ビームの場合、長さ２００ミクロンの
ビーム端部を溶融して直径１１０ミクロンの球９にする
のは、３００ｎ＋Ｊのフルエンスで十分である。
銅がレーザで迅速に溶融されるため、ビーム・リード１
３の先端に柔らかい球９ができるが、ボールに接する短
かい距離（１００〜４００ミクロン）を除いて銅のビー
ムの残部は硬いまま残る。ビーム・リードの加熱によっ
て、ポリイミド樹脂支持構造が損傷されないという、予
期しない現象を実験によって発見した。以下に説明する
アーク法を。
レーザ法の代りに用いることができる。
銅ビームおよび柔らかい銅ボール９がレーザ加熱および
ボール９の形成によって酸化されないようにするため、
アルゴンと水素の混合ガスの還元性ガス・ジェット６３
がビーム１３に噴射される。
集束されたレーザ・ビーム５９の下でビームを位置決め
するため、位置決めｘ−ｙ−ｚテーブル６４が使用され
る。完成されたボール・テープ７０は、銅にめっきまた
は被覆を施すため浴７１を通って送られ、その後、完成
された製品が巻取りリール７２によって集められる。
めっき浴は、Ａｕ、Ｓｕ、Ｎｉ、Ｐｄまたはその他の金
属をＣｕテープ上に電気めっきするための溶液を含むこ
とができる。そのような金属は、はんだによるボンディ
ング、熱圧着、超音波ボンディング、溶接、またはその
他の接合技術に適している。めっき可能なはんだには、
ＰｂＳ眠およびＰｄＳｎ等の浸漬はんだ、ＰｂＩｎ等の
Ｉｎ含有はんだがある。
ＴＡＢ構造のビーム端部を再び溶融するためＴＡＢビー
ムに対して高電圧に維持された、タングステン・チップ
からもたらされるアークまたはプラズマ・エネルギーを
用いることにより、平坦なＴ　Ａ　Ｂテープ上にボール
９を形成した。ビームは。
負に帯電する電極に比べて正にｇ電しなければならない
。１０％の水素を含む窒素ガス雰囲気を使用した。タン
グステン・プルーブから４０ミルのところに配置された
ビーム端部に、高電圧パルス）３ＫＶ）が印加された。
この目的に適したソフトウェアを備えたＩＢＭ社のＰＣ
から発生されるパルスは、ある限度内でパルスの数およ
びパスル幅を変更することができた。パルスは最終ピー
ク電圧の制御が可能な線形前置増幅器に供給された。
信号は次に線形電力増幅器に供給され、線形電力増幅器
は、出力がタングステン・プルーブに結合されている昇
圧変圧器の入力をドライブした。１゜０２ａ＋ＸＯ，３
６ｏｎ　（４ミル×１．４ミル）の矩形鋼ビームの端部
にボール構造を形成するため、１ミリ秒のパルス幅と５
０％の衛撃係数を有する５個のパルスが用いられた。こ
の迅速な方法を以後アーク・ボール法と呼ぶが、この方
法は、硬い銅ビームの端部にアニールされたボールを作
り出したが、ボールの中心から０．７ｆ３ｎｎ＋（３０
ミル）のところに配置されたポリイミド樹脂の支持構造
には損傷を与えなかった。
この方法の有用性における重要な要素は、位置および直
径が再現可能に制御されるボールの形成である。電力供
給を制御し、印加される電圧パルスにのみ依存する発熱
および放射過程に頼って。
ボールを再現可能に形成し１位置決めすることができる
。
しかし、そのためには、材料の厚みおよび幅について認
められる許容差に制限が加わることがあり得る。材料の
許容差を緩和し、受は入れ可能な電気加工窓を広げるこ
とができるプレーナ・テープ構造の１つの修正形を第７
図に示す。この場合、ビームの再溶融は、ビーム中での
熱伝導および温度の不連続性をもたらす幾何学的断面変
化によって制限され、それにより、正確に画定されたボ
ール位置が確立される。第７図に示す構造は、ボール９
がビーム・リード１３上に形成される前のビーム・リー
ド１３を示す。ビーム・リード１３は、現在プレーナ・
テープで必要とされる以−ヒの余分な加工工程を全く必
要としない。特に、ボール９が形成される前、ビーム・
リード１３は先端近くのネット７３で狭くなっている。
ボール９が電極７７からの集束エネルギー・ビームによ
って形成されるので、導電性金属ビーム１３の狭い部分
７８が集束エネルギー・ビームからの熱によって液化さ
れ、ボール９が導電性金属ビーム１３の広い部分７９に
達するとき、放熱率が増大する。このため、ボール９の
温度が突然低下する傾向があり。
それにより、ボール９が広いビーム部分７８に一度達す
ると、ビームの連続溶融が制限される。
第８図は、第７図のビームに代る設計を示す。
この設計は、狭いくびれを形成する刻み自７３′がビー
ム１３に導入され、エネルギーによって加熱されたとき
、ビームの溶融が、ビーム１３の末端部分２５０にとっ
て望ましい量に制限される。
ボールの寸法および位置を制御するもう１つの方法は、
電圧およびパルス幅に関する電気的パラメータを制御す
ることである。非常に短かい持続期間の高電圧パルスが
そのような結果をもたらす。
そのような回路は、通常の高速昇圧変圧器、適当な駆動
および制御電子回路、ならびに、起動の時機が正確に選
ばれるクローバ−回路から成る。クローバ−回路は、変
圧器の出力を選択された時点で分流するので、駆動回路
または変圧器中でそのようなパルスの制御を行なう必要
がなくなる。このため、高電圧パルスの非常によく制御
された持続期間がもたらされる。
第９図で、導電性ビーム９の配列は、適当な形状を有す
る複数の絶縁された電極７５によってアーク溶融される
。アーク形成される全てのビームが同じ密度の電界にさ
らされ、かつ個々のアークが第１３図の各リードに当た
るようにするため、絶縁体７６が電極７５を保持する。
各電極は、線７７によって電源に接続される。
再溶融の均一性を得るための別の手段は、各電極の間で
、またはテープ自体の上の各ビームの間で急速に切り換
えることである。これは隣接するフレーム中で同時に行
なうことができるので、特定の時点ではフレーム当り１
本のビームしか修正されないものの、複数のフレームを
一度に作ることができる。
アーク・ボール法は、ボール・テープの製造が可能であ
り、これはエリア・バンプ・テープに拡張することがで
きる。従って、人出カパッドを最小限度に変更し、また
は全く変更せずに１種々の設計およびタイプのチップを
実装することが可能である。通常のどのボンディング技
術を使用することもできる。
例えば、第９図で、磁界線Ｂが金属導体】３の端部とア
ーク＊７５を接続する磁界の存在下で、アークを金属導
体１３の端子端部７８に当てることができる。
多層パッケージ 第１０図は、それぞれポリマー膜シート２６および２７
上にメタライゼーションの層２４．２５を備えた少なく
とも２層のボール・テープを有する、多層電子チップ・
パッケージを示す。本発明のこの実施態様に従って多層
構造を作るために、適当な銅線２４および２５を有する
２枚のポリイミド樹脂膜２６および２７が、通常のりソ
グラフイ技術によって設けられ、ポリイミド樹脂中の互
いに接続される銅ｓ２４および２５の端部の位置に、孔
２９および３０があけられる。銅線の端部は、レーザ・
ビームによって溶融され、銅のボール９Ａおよび９Ｂが
、所期の位置に正確に作られる。第１０図のポリイミド
樹脂のシート２６および２７は、正しく位置合せして互
いに隣接して設けられ、ボール９Ａ、９Ｂを互いに圧縮
して第１０図に示す接合を行なうため、バッド３１およ
び３２を備えた加熱された熱圧着装置がその上下で使用
される。銅のボールの直径は十分大きいので、それらに
取り付けられている銅のリード１３Ａ、１３Ｂを曲げず
に、銅のボールは、接触して変形する。この方法につい
て、以下にさらに詳細に説明する。
第１０図および第１１図において、一般に５メタライゼ
シーシヨンの層２４および２５は、絶縁材料（好ましく
は、ポリイミド樹脂のシート等のポリマー膜）の層２６
によって分離される。上側のメタライゼーションの層２
４は、ポリイミド樹脂膜のシート２６によって支持され
る。上側のメタライゼーションの層２４は、紙面列から
右に横切ってボール９Ｂで成端するビーム・リード１３
Ｂを備える。下側のメタライゼーションの層２５は、メ
タライゼーション２４として示すビーム・リード１；３
Ｂに直角な向きのビーム・リード９Ａを備え、メタライ
ゼーション層２５は絶縁材料２７によって支持される。
層２４内のビーム・リード１３Ｂの１本は、メタライゼ
ーション層２５の一部分であるビーム・リード１３Ａの
先端にあるボール９Ａの上に位置するボール９Ｂとなっ
た成端している状態で示されている。メタライゼーショ
ン層２４内のビーム・リード１３Ｂの１本の先端にある
ボール９Ｂは、ボール９Ａの上に位置する。
第１０図のデバイスの製造工程では、ボール９Ａおよび
９Ｂが形成される前に、せん孔、化学的エツチング、ま
たはレーザ切除法等の方法を用いて、層２６および２７
にそれぞれ２９および３０等の孔があけられる。次に、
レーザ、アークまたはその他の集束エネルギーによって
、開口孔にあるビーム・リードの先端を熱することによ
り、ボール９Ｂおよび９Ａが形成される。
ボール９Ａおよび９Ｂがそれぞれの層に形成された後で
１位置合わせマークを用いて、ポリイミド樹脂のシート
２６および２７が、所期の配向で互いに隣接して設けら
れる。さらに詳細には、ボール９Ｂを有するポリイミド
樹脂の膜２６とボール９Ａを有する膜２７が、ボール９
Ａおよび層２′７などの最上部で基板２６とスタックさ
れる。ボール９Ａおよび９Ｂは、第１０図に示すように
、並置され、それらの直径にほぼ沿って位置合せされる
。
ボール９Ａおよび９Ｂを互いに圧縮してそれら２つのボ
ールの間に接合を生じるため、一対の熱圧着パッド３１
および３２が（２枚のスタックされたシートの外部表面
上で）使用される。銅のボール９Ａ、９Ｂの直径は十分
に大きいので、第１１図に示すように、それらに接合さ
れる銅のビーム・リード１３Ａおよび１３Ｂを曲げずに
、銅のボールは、接触して変形する。
第１２図は、２つの信号平面と接地平面が多層構造中で
接合させる構成を示す。第１０図および第１１図のポリ
イミド樹脂層２６と導体層２５の間に、ポリイミド樹脂
１３２によって支持された導電性接地平面層１３１が挿
入される。層１３２はビーム・リード導体層２５の上に
置かれる。ポリマーの絶縁層２７は、ビーム・リード導
体層２５の真下に配置される。
第１３図は、ボール・テープ技術と関連して、反復され
たＴＡＢボール・テープ・ボンディング工程によって多
層パッケージ用のバイヤ接合を作成する方法を示す。第
１３図に示すバイヤは、第１０図および第１１図に示す
種類の多数の積層された層を備えた多層構造中に作成さ
れる。最上部はボール９Ａおよび層２５であり、それら
は電気的絶縁をもたらす付加的な余分な層である追加シ
ート２６で覆われていた６下部の４個のボール９Ａ、９
Ｂ、９Ａおよび９Ｂは、ボール９Ｂを備えた層に層２５
および２７が付加される前に、予め接合されている。最
上部のボール９Ａが圧着パッド３１および３２の圧力お
よび熱によって他の４個のボールに接合された後で１層
２６を付加することができる。
第１２図は、ポリイミド樹脂等の材料から成るポリマー
基板上の銅のパッドへのボール・テープ上のボールのボ
ンディングを示す。ポリイミド樹脂層２６上のビームに
よって支持された１つのボール９Ｂは、ポリイミド樹脂
（ポリマー絶縁シート）等の絶縁体支持層３４上の銅の
パッド３３に、すぐにも接合できる状態にある。
汎用チップ相互接続パッケージ 第１５図は、その上部表面にＴＡＢボール・テープ積層
体１０Ｇの一部分を組み込むように変更された、多層セ
ラミック（Ｍ　Ｌ　Ｃ）基板１３３を示す。これは、Ｍ
ＬＣ基板１３３が、（１）！！ｆ通なら修正不能な欠陥
を克服するため修理される場合、（２）異なる機能をも
たらすため修正される場合、または３１Ｇ−４（崩壊制
御チップ接続：Ｃｏｎｔｒｏｌｌｔｃｌ　Ｃｏ１１ａｐ
ｓｔ　Ｃｈｉｐ　Ｃｏｎｎｅｃｔｉｏｎｓ）と呼ばれる
はんだボール、すなわち、フリップチップはんだボール
またはワイヤ・ボンディング設計チップ、すなねち、被
覆されていない入出力パッドを有するチップによってＭ
ＬＣに接合される、チップ１２等の異なる種類のチップ
を受は入れることができるように修正される場合に、有
用である。
第１５図は、ボール・テープ積層体１０Ｃの一部分を用
いて、非Ｃ−４チツプを、Ｃ−４はんだボール接続を担
持するＭＬＣ基板１３３に接合できることを示す。また
、第１５図は、Ｃ−４チツプをどのようにして欠陥ＭＬ
Ｃ基板１３３と共に使用できるかをも示す。ＭＬＣパッ
ケージ１３３の表面上の導電性薄膜パッド３９および８
２は。
開路を含む線に欠陥３７がある。再分配配線３６に接続
される。基板１３３中の配線３６内の欠陥３７を修理し
なければならない。従って線３６を設計変更リード・ワ
イヤ（ワイヤ８０等の）を使った設計変更接続に取り換
えなければならない。
テープＩＯＣによって支持されたりリード１３Ｃの端部
にあるボール・テープのボール２３８が、ＭＬＣ基板１
３３上のパッド３９に接続されている状態で示されてい
る。リード１３Ｃの他端は、チップ１２上のパッド２３
６に接続される。ＭＬＣの表面上にあるパッド３９は、
ＥＣリード・ワイヤ８０に接続される。当業者には周知
のように、基板１３３の表面上の別の点に対して設計変
更接続を行なうには、回路中でＥＣリード・ワイヤ８０
が必要である。短絡またはもはや必要でない接続が偶然
に完成されるのを防ぐため、絶縁シート２００が、ＭＬ
Ｃ１３３とそのパッドの表面のボール３８とパッド３５
．３９および８２の層の間に挿入される。それによって
、ＭＬＣ基板１３３上のパッド３５と、チップ１２上の
パッド２３５および２３６に接続された（パッド３５の
真上の）ボール・テープのボール３８との間に電気的絶
縁がもたらされる。パッド２３５および２３６は、修理
または設計変更を行なうためにチップはＭＬＣ基板１３
３の間にボール・テープＩＯＣが挿入される前に、Ｃ−
４接続によってパッド３５に予め接続されることになっ
ていた。上述のように。
ボール・テープのボール２３８は、ボール・テープＩＯ
Ｃ内の窓２１５を通って、ビーム・リード１３Ｃと、Ｍ
ＬＣ基板１３３に埋め込まれた再分配配線３６に接続さ
れたＥＣパッド３９との間に接続される。他のデバイス
または回路の他の部分との接続のため、リード・ワイヤ
８３が設けられる。もう１つのボール・テープのボール
３３８が、ボール・テープＩＯＣ内の窓３１５を通って
、ビーム・リード８１とＥＣパッド８２の間で接続され
る。パッド３４および８２は、当業者なら理解できるよ
うにそれぞれＭＬＣ基板１３３に埋め込まれたバーツナ
ライズされた配線を含む線８３および８４に接続される
。Ｃ−４はんだボール２２５は、チップ１２上のパッド
２３４とＭＬＣ１３３上のパッド３５Ａの間に接合をも
たらす。はんだボール２２５は図示のように、絶縁層２
００およびテープＩＯＣにせん孔された孔２２６を通っ
て延びる。はんだボール接合２２５は、通常のはんだリ
フロー法によって行なわれる。パッド３５Ａは、ＭＬＣ
基板１３３内の線２３０に接続される。熱冷却ピストン
８５が、チップ１２の背面８６の上に置かれている状態
で示されている。
本明細書に記載されたボール・テープ形の相互接続テー
プＩＯＣは、パッケージ内の相互接続配線に開路３７等
の修理不能な欠陥がある１種々のタイプのＭＬＣ基板１
３３にチップ１２を接合することができる。ボール・テ
ープＩＯＣの球状接点９により、被覆されていないパッ
ド・メタラージがわずかに変更された、または全く変更
されない１種々の異なるタイプのチップが使用でき、か
つボンディング表面に対する損傷をなくすため、チップ
およびＭＬＣ基板１−３３に柔らかいボンディング接点
がもたらされる。
このパッケージは、接合すべきチップ１２Ｃと、第１５
図に示すようにチップ入出力パッドをＭＬＣ基板ＥＣに
接続する働きをするポリイミド樹脂と銅の積層１０Ｃ（
安価なＴＡＢボール・テープ）から成る。導電性（銅の
）ビーム・リードの先端は、球状のボンディング接点、
すなわち、ボール・テープのボール３８．２３８および
３３８になる。
チップ１２は、まず適当なボンディング方法を用いて、
ボール・テープ相互接続パッケージ１０Ｃに接合される
。チップ１２は、当業者に周知のように、第１０図、第
１２図、第１４図等の熱圧着パッドを備えたサーモード
を使ってボール・テープ１０Ｃに接合される。被覆され
ていない金属パッドを備えたチップには、当業者には周
知のように、通常の熱圧着または超音波ボンディング法
を用いて接合することができる。
次に、チップ１２と、それが接合されたパッケージ１３
３が、第２図および第６図に示す種類のボール・テープ
・ストリップから切り取られ、次に、外部リード接合（
○ＬＢ）がＭＬＣ基板のＥＣパッドに対して位置合わせ
される。通常の熱圧着、超音波、レーザ、またはその他
のボンディング技術を用いて、銅のボールと、モリブデ
ン、ニッケルおよび金から成るＥＣパッドとの間で接合
が行なわれる。チップには、上向きまたは下向きにＭ　
Ｌ　Ｃ基板上に置くことができる。チップと基板上の導
体の間の電気的短絡を避けるため、ポリイミド樹脂等の
薄い絶縁層２００がチップ１２の下に配置される。
第１６図は、ＴＡＢボール・テープ・パッケージ積層体
１１４に追加の設計変更（ＥＣ）パッドをもたらすため
の、第１５図と同様なチップ相互接続構成の平面図を示
す。この構成では、第１６図に示す追加のＥＣパッド１
１８を使って進加的なＥＣ能力をもたらすため、既存の
ワイヤ・ボンディング機械が使用できる。高入出力カウ
ント・チップが使用され、必要な入出力パッドの数が（
ＴＡＢ積層体１１４の窓１１５を通して見える）ＭＬＣ
基板１３３上の直ちに使用可能なＥＣパッド１１６の数
を越える場合には、チップの入出力パッドに接続された
線は、積層１１４の最上部にある追加のＥＣパッド１１
８で成端することができる。これらの線は次に、ワイヤ
・ボンディング機械を用いて、基板上の他の点に接続す
ることができる。
産業上の適用可能性 本発明は、パーソナル・コンピュータ、ミニコンピユー
タ、大型コンピュータおよびその他のデータ処理機器等
のデータ処理装置に適用できる。
さらに、このシステムおよび方法は、ＬＳＩチップを使
用した産業用および家庭用電子装置にも適用できる。連
続監視および同様な機能用のデータ処理システムを組み
込んだ、輸送および制御システム等の電子製品に、本発
明のパッケージ方法およびシステムを使用することがで
きる。
Ｆ０発明の詳細 な説明したように、この発明の電子回路用接続構造体を
利用すれば、チップ中央部のバンドへの接続もビーム・
リードで行うことができ、また多層配線のバイヤ構成も
簡単に形成でき、また、フリップ・チップ接続のチップ
であってもワイヤ・ボンディングのチップであっても、
簡易に配線変更を行うことができる。
【図面の簡単な説明】
第１図はこの発明をエリア・ボール・テープに適用した
実施例を示す。 第２図は外部リード接合を作成する前の、ボール・テー
プと、このボール・テープに接合されたチップとを示す
。 第３図は第２図の■線に沿った断面を示す。 第４図はエリア・ボール・テープのビーム端部にボール
を形成する集束レーザ・ビームを示す。 第５図はサーモードによる熱圧着後の第４図のボール・
テープのボールのボンディングを示す。 第６図は、ボール・テープを製造する方法を示す。 第７図および第８図は、アークによってビームの端部に
ボールを形成する前のボール・テープ・ビームを示す。 第９図は、適当な形状の電極によってアーク溶融するこ
とができるビームの配列を示す。 第１０図はこの発明を２層のボール・テープを有する多
層電子チップ・パッケージに適用した実施例を示す。 第１２図は多層構造内で２つの信号平面と１つの接地平
面が接合された構成を有する第１０図の変形例を示す。 第１３図は第１０図〜第１２図例より積層度を高くした
多層パッケージにこの発明を適用した実施例を示す。 第１４図はポリマー絶縁シートによって支持された銅の
パッドにボールを接合するために用意されたボール・テ
ープ・ボールを示す。 第１５図はこの発明により修正されたＭＬＣ基板を示す
。 第１６図はこの発明にしたがってパッケージ積層用の追
加の設計変更（ＥＣ）パラ１くを設けるための構成を示
す。 ７・・・・ポリマー基板、９・・・・ボール、１０・・
・・パッケージ・テープ、１１・・・・スプロケット・
ホール、１２・・・・ＬＳＩ回路チップ、１３・・・・
導体ビーム・リード、１４．１６〜１９・・・・恩、２
０・・・・外側リード・ボンディング（ＯＬＢ）端、２
１・・・・内側リード・ボンディング（ＩＬＢ）端、２
８・・・・内側リードボンディング、４ｏ・・・・テー
プ、４１・・・・生テープ送りリール、５１・・・・フ
ォトレジスト露光ランプ、５２・・・・マスク、５３・
・・・レンズ、５４・・・・像、５５・・・・エッチ浴
、５６・・・・プレーナ・テープ、６０・・・・パルス
・レーザ装置、６１・・・・鏡、６３・・・・還元性ガ
ス・ジェット、６４・・・・位置決めＸＹＺテーブル、
７０・・・・ボール・テープ、７１・・・・浴、７２・
・・・巻取リリール。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 復代理人　弁理士　　澤　　１）　俊　　失策１図 エリアテープの臭施例 １υｊ 第８図 第５図 ボ°−ルの圧着状販 第１０図 第１２図 多１ａを貫通１７ｔノぐイヤ（有イゐ臭施ψ１第１３図 第１４図 Ｉぐツドヒだ−ｌレヒの捧合

Claims (1)

    【特許請求の範囲】
  1. 少なくとも１枚の絶縁フィルムを有し、この絶縁フィル
    ムはビーム・リードと、このビーム・リードの少なくと
    も一端に形成された膨出部と、少なくとも一部のビーム
    ・リードの膨出部をそれぞれ１個づつ配置する貫通孔と
    を具備する電子回路用接続構造体。
JP62057040A 1986-04-29 1987-03-13 電子回路用多層配線構造体、その形成方法およびそのための配線テープ Granted JPS6332941A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US857227 1986-04-29
US06/857,227 US4814855A (en) 1986-04-29 1986-04-29 Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4211934A Division JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体

Publications (2)

Publication Number Publication Date
JPS6332941A true JPS6332941A (ja) 1988-02-12
JPH055375B2 JPH055375B2 (ja) 1993-01-22

Family

ID=25325508

Family Applications (3)

Application Number Title Priority Date Filing Date
JP62057040A Granted JPS6332941A (ja) 1986-04-29 1987-03-13 電子回路用多層配線構造体、その形成方法およびそのための配線テープ
JP4211934A Expired - Lifetime JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体
JP4211932A Expired - Lifetime JPH088278B2 (ja) 1986-04-29 1992-08-10 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP4211934A Expired - Lifetime JPH0750725B2 (ja) 1986-04-29 1992-08-10 チップ接続構造体
JP4211932A Expired - Lifetime JPH088278B2 (ja) 1986-04-29 1992-08-10 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ

Country Status (7)

Country Link
US (1) US4814855A (ja)
EP (1) EP0244666B1 (ja)
JP (3) JPS6332941A (ja)
AU (1) AU590413B2 (ja)
BR (1) BR8701658A (ja)
CA (1) CA1259425A (ja)
DE (1) DE3788455T2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US5036379A (en) * 1986-10-11 1991-07-30 Microelectronics And Computer Technology Corporation Electrical interconnect tape
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5066614A (en) * 1988-11-21 1991-11-19 Honeywell Inc. Method of manufacturing a leadframe having conductive elements preformed with solder bumps
US5161729A (en) * 1988-11-21 1992-11-10 Honeywell Inc. Package to semiconductor chip active interconnect site method
US5010387A (en) * 1988-11-21 1991-04-23 Honeywell Inc. Solder bonding material
KR940004246B1 (ko) * 1989-09-11 1994-05-19 신닛뽕 세이데쓰 가부시끼가이샤 Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US4997517A (en) * 1990-01-09 1991-03-05 Olin Corporation Multi-metal layer interconnect tape for tape automated bonding
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5224022A (en) * 1990-05-15 1993-06-29 Microelectronics And Computer Technology Corporation Reroute strategy for high density substrates
US5189363A (en) * 1990-09-14 1993-02-23 Ibm Corporation Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US5079070A (en) * 1990-10-11 1992-01-07 International Business Machines Corporation Repair of open defects in thin film conductors
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5117275A (en) * 1990-10-24 1992-05-26 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology
US5229328A (en) * 1990-10-24 1993-07-20 International Business Machines Corporation Method for bonding dielectric mounted conductors to semiconductor chip contact pads
US5678301A (en) * 1991-06-04 1997-10-21 Micron Technology, Inc. Method for forming an interconnect for testing unpackaged semiconductor dice
US5121293A (en) * 1991-08-08 1992-06-09 Sun Microsystems, Inc. Method and apparatus for interconnecting devices using tab in board technology
JP2745933B2 (ja) * 1992-02-17 1998-04-28 日本電気株式会社 Ｔａｂ−集積回路
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5295619A (en) * 1992-05-22 1994-03-22 Rohm Co., Ltd. Method and apparatus for performing wire bonding by using solder wire
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US5828031A (en) * 1996-06-27 1998-10-27 International Business Machines Corporation Head transducer to suspension lead termination by solder ball place/reflow
US6046882A (en) * 1996-07-11 2000-04-04 International Business Machines Corporation Solder balltape and method for making electrical connection between a head transducer and an electrical lead
JP3695893B2 (ja) 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
DE19831876A1 (de) * 1997-07-16 1999-02-25 Fraunhofer Ges Forschung Kontakt sowie Verfahren zur Herstellung eines Kontaktes
JP3301355B2 (ja) * 1997-07-30 2002-07-15 日立電線株式会社 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JP3717660B2 (ja) * 1998-04-28 2005-11-16 株式会社ルネサステクノロジ フィルムキャリア及びバーンイン方法
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6103135A (en) * 1999-03-26 2000-08-15 Ga-Tek Inc. Multi-layer laminate and method of producing same
US6198634B1 (en) 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6407927B1 (en) 1999-08-31 2002-06-18 International Business Machines Corporation Method and structure to increase reliability of input/output connections in electrical devices
US6621166B2 (en) * 2000-05-19 2003-09-16 International Rectifier Corporation Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
US6528735B1 (en) 2001-09-07 2003-03-04 International Business Machines Corporation Substrate design of a chip using a generic substrate design
JP3727615B2 (ja) * 2002-06-26 2005-12-14 株式会社新川 ワイヤボンディング用ワイヤのイニシャルボール形成方法およびワイヤボンディング装置
JP2005072523A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置及びその製造方法
US7157309B2 (en) * 2004-04-09 2007-01-02 Tessera, Inc. Manufacture of microelectronic fold packages
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100689860B1 (ko) * 2005-09-15 2007-03-08 삼성전자주식회사 정전기 보호기능을 갖는 반도체장치
US7928585B2 (en) * 2007-10-09 2011-04-19 International Business Machines Corporation Sprocket opening alignment process and apparatus for multilayer solder decal
US8367516B2 (en) * 2009-01-14 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Laser bonding for stacking semiconductor substrates
JP5292556B2 (ja) * 2009-03-17 2013-09-18 株式会社Ｗｅｌｃｏｎ 熱伝導複合材及びその製造方法
US9198278B2 (en) * 2014-02-25 2015-11-24 Motorola Solutions, Inc. Apparatus and method of miniaturizing the size of a printed circuit board
US11909189B1 (en) * 2022-06-14 2024-02-20 Jakub Kodim Flexible wiring conduit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
JPS56110657U (ja) * 1980-10-14 1981-08-27
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62140447A (ja) * 1985-12-16 1987-06-24 Hitachi Maxell Ltd Ｉｃ搭載用配線基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864728A (en) * 1970-11-20 1975-02-04 Siemens Ag Semiconductor components having bimetallic lead connected thereto
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
US3997963A (en) * 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US3943556A (en) * 1973-07-30 1976-03-09 Motorola, Inc. Method of making a high frequency semiconductor package
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
US4231154A (en) * 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
EP0117348B1 (en) * 1982-12-06 1987-03-11 The Welding Institute Bonding leads to semiconductor devices
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
JPS56110657U (ja) * 1980-10-14 1981-08-27
JPS6281744A (ja) * 1985-10-07 1987-04-15 Mitsui Mining & Smelting Co Ltd バンプ付フイルムキヤリヤの製造方法
JPS62140447A (ja) * 1985-12-16 1987-06-24 Hitachi Maxell Ltd Ｉｃ搭載用配線基板及びその製造方法

Also Published As

Publication number Publication date
AU7214387A (en) 1987-11-05
AU590413B2 (en) 1989-11-02
DE3788455T2 (de) 1994-06-23
CA1259425A (en) 1989-09-12
DE3788455D1 (de) 1994-01-27
JPH05211205A (ja) 1993-08-20
EP0244666B1 (en) 1993-12-15
US4814855A (en) 1989-03-21
JPH088278B2 (ja) 1996-01-29
JPH055375B2 (ja) 1993-01-22
EP0244666A3 (en) 1989-07-19
JPH0750725B2 (ja) 1995-05-31
EP0244666A2 (en) 1987-11-11
BR8701658A (pt) 1988-01-26
JPH05283474A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
JPS6332941A (ja) 電子回路用多層配線構造体、その形成方法およびそのための配線テープ
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP2558976B2 (ja) 電子部品の電極とリードとの接合方法
US4587395A (en) Bonding leads to semiconductor devices
JPH10270498A (ja) 電子装置の製造方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP2002280416A (ja) フレキシブル配線板とｉｃチップとのマトリックス接合方法
JP3243906B2 (ja) 半導体装置と外部端子との接合方法
JP2000340594A (ja) 転写バンプシートとその製造方法
Smith et al. Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs
JP2555915B2 (ja) 金属突起物の形成方法，金属ろう材の供給方法およびそれらの治具
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JPH08316641A (ja) 一括接続法による多層配線基板
JPH03184353A (ja) バンプ付フィルムキャリア及びその製造方法
US6884708B2 (en) Method of partially plating substrate for electronic devices
JP3021508B2 (ja) 導電突起の形成方法
JPH06188291A (ja) ボンディング装置
JPH05326804A (ja) 端子の接合構造
JPH04287937A (ja) プリント配線板
JPH06216197A (ja) フリップチップボンディング装置
JP2001007134A (ja) 転写バンプシートとその製造方法
JPH0529402A (ja) 電子部品のリード線接続方法
JPH0883862A (ja) 回路基板および回路基板の製造方法
JPH03238842A (ja) 半導体装置の製造方法
JPH06338540A (ja) 半導体チップ、その製造方法およびそれを実装した半導体装置